JPS63102488A

JPS63102488A - テスト信号発生回路

Info

Publication number: JPS63102488A
Application number: JP24822886A
Authority: JP
Inventors: Hideji Yanase; 柳瀬　秀治
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1988-05-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、テレビジョン受像機等の画像表示装置の検査
に用いられるテスト信号発生回路に関し、特に簡易な回
路構成で種々の斜線パターンを表示することの出来るテ
スト信号発生回路に関するものである。

（従来の技術）高品位テレビジョン（ＨＤＴＶ）は現行のＮＴＳＣ方式
のテレビジョンに比べて高い解像度が得られるテレビジ
ョン方式として注目を浴びており、高品位テレビジョン
の映像信号を衛星放送により伝送するべく、Ｍ　Ｕ　Ｓ
　Ｅ　（ｍｕｌｔｉｐｌｅ　５ｕｂ−Ｎ　ｙｑｕｉｓｔ
ｓａ＋＊ｐｌ　ｉｎｇ　ｅｎｃｏｄｉｎｇ）方式と称さ
れる伝送方式が提案されている。該伝送方式は、ベース
バンド帯域のテレビジョン信号を圧縮することにより、
周波数変調による伝送を可能にするものであるが、これ
によって斜め方向の解像度が低下することが知られてい
る。

このため、高解像度テレビジョン受像機の設計、製造に
於いては、テスト信号発生回路により、例えば第４図に
示す如くテスト画面（９）に任意の角度方向に伸びる斜
線パターンを表示して、斜め方向の解像度の検査を行な
うことが特に重要な検査項目となる。

従来のテスト信号発生回路は、第５図に示す如くテスト
画面全体に対応するパターンデータＤ′を画素毎に記憶
するフレームメモリ（７１）を具え、Ｊｔ振器（１）、
水平アドレスカウンター（２１）及び垂直アドレスカウ
ンター（２２）からなるデータ読出し手段により、メモ
リ（７１）から順次パターンデータＤ′を読み出し、Ｄ
／Ａ変換器（８）を経てテスト信号Ｘ′を作成するもの
である。

又、特に高品位テレビジョン向けに、複数のパターンメ
モリを具え、これを１画面内で選択的に切替えて読み出
すことにより、多種類のテストパターンを生成出来るテ
スト信号発生回路が提案されている（特開昭５９−２２
４９８１（ＨＯ４Ｎ５／１３））。

（解決しようとする問題点）ところが、上記従来回路に於いては、テスト画面全体を
画素毎に記憶する為の大容量のフレームメモリ（７１）
や、多数のパターンメモリが−Ｖ要となり、又これによ
ってメモリアクセスタイムが長くなる問題があった。

（問題点を解決する為の手段）本発明の目的は、メモリ容量の削減が可能な簡易な構成
のテスト信号発生回路を提供することである。

本発明に係るテスト信号発生回路は、テスト画面の１水
平走査線に対応するパターンデータを画素毎に記憶する
ラインメモリ（７）と、該メモリ（７）内のパターンデ
ータを所定の順序で周期的に読み出すデータ読出し手段
と、該読出し手段による読出し開始アドレスを任意の周
期で順次変化せしめる初期アドレス制御手段と、ライン
メモリ（７）から読み出されるパターンデータをテスト
信号に変換して出力する変換手段とから構成される。

（作　用）ラインメモリ（７）には予め、テスト画面の１水平走査
線に対応する基本テストパターンを生成する為のパター
ンデータが書き込まれている。

データ読出し手段は、ラインメモリ（７）からパターン
データを読み出して変換手段へ送出する動作を一定周期
で繰り返す。この際、各読出し周期に於ける読出し開始
アドレスは、初期アドレス制御手段の制御により、例え
ば１水平走査期間の整数倍或は整数分の１に一致する周
期で隣接するアドレスへ順次変更される。変更周期が１
水平走査線のＮ倍の場合は、Ｎ水平走査期間の間は、同
一のアドレスからデータの読出しが開始し、次のＮ水平
走査期間の開始時に読出し開始アドレスが隣接アドレス
へ変更される。又、変更周期が１水平走査期間のＮ分の
１の場合は、１水平走査期間毎に、Ｎに比例した変化幅
で読出し開始アドレスが変更されることになる。

変換手段は、ラインメモリ（７）からのパターンデータ
を例えばアナログのテスト信号に変換して、ＣＲＴ装置
等の画像表示手段へ送出する。

この結果、テスト画面には、前記基本テストパターンが
１水平走査線期間或はその整数倍の期間毎に水平方向に
ずれて表示され、これによって一定の角度方向に伸びる
斜線パターンのテスト画面（９）が生成される。

斜線パターンの角度を変える場合は、初期アドレス制御
手段による読出し開始アドレスの変更周期を変化せしめ
る。即ち、該周期を長くすることにより、斜線パターン
の角度は水平走査線に対して大きく傾き、逆に短くする
ことにより、斜線パターンの角度は小さくなる。従って
、斜線パターンの角度を連続的に変化させつつ、斜め方
向の解像度を検査することが出来る。

（発明の効果）本発明に係るテスト信号発生回路に於いては、１水平走
査線に対応するパターンデータを記憶出来るラインメモ
リを装備すればよいから、°フレームメモリの装備が必
要であった従来に比べて、メモリ容量が大幅に削減され
る。

（実施例）第１図は本発明に係るテスト信号発生回路の一実施例を
示し、第３図のタイミングチャートは該回路の動作を表
している。尚５第３図に於いて、読出しアドレス信号Ａ
Ｈ及びクロック信号ＳＰは、他の信号よりも時間軸を伸
張して描いている。

ラインメモリ（７）は、１水平走査線に対応する基本テ
ストパターンを画素毎に格納出来る小容量の高速ＲＯＭ
であって、第２図（ａ）に示す如く、メモリ内のアドレ
スＡ。−Ａ、、Ａ２、Ａ３、・・・Ａｎには、予め、基
本テストパターンに対応する８ビツトのパターンデータ
Ｄ０、Ｄｌ、Ｄ２、Ｄ７、・−Ｄ　ｎが周知の書込み手
段により書き込まれている。

前記データ読出し手段は、発振器（１）、水平アドレス
カウンター（２）、水平周期カウンター（３）、及び周
知の読出し制御回路（図示省略）から構成し、前記初期
アドレス制御手段は、垂直周期カウンター（４）、可変
分周器（５）、及び初期値推移カウンター（６）から構
成する。又、前記変換手段は、従来回路と同じ（Ｄ／Ａ
変換器（８）によって構成する。

発振器（１）から発生したクロック信号ＳＰは、水平ア
ドレスカウンター（２）、可変分周器（５）及び水平周
期カウンター（３）へ供給される。

水平周期カウンター（３）は、クロック信号ＳＰによっ
て駆動され、１水平走査期間に一致する周期の水平周期
信号ＨＰを作成し、これを水平アドレスカウンター（２
）及び垂直周期カウンター（４）へタイミング信号とし
て供給する。

垂直周期カウンター（４）は、１垂直走査期間（１フレ
ーム走査期間）に一致する周期の垂直周期信号■Ｐを作
成し、これを可変分周器く５〉及び初期値推移カウンタ
ー（６）ヘリセット信号として送出する。

可変分周器（５）は、分周比率を１水平走査期間の整数
倍或は整数分の１に調節することが可能であって、前記
クロック信号ＳＰを、設定された分周比率にて分周して
初期値推移周期信号ＢＰに変換し、これを初期値推移カ
ウンター（６）へクロック信号として送出する。

初期値推移カウンター（６）は、前記初期値推移周期信
号ＢＰ及び垂直周期信号ＶＰの制御により、１垂直走査
期間内にて初期値推移周期Ｈ′に一致する周期でカウン
ト動作を行ない、読出し開始アドレス信号ＡＳを水平ア
ドレスカウンター（２〉へ出力する。

水平アドレスカウンター（２）は、前記読出し開始アド
レス信号ＡＳの入力によりカウント初期値がプリセット
されると共に、前記クロック信号ＳＰの駆動によってカ
ウント動作を行ない、ラインメモリ（７）に対する読出
しアドレス信号ＡＨを作成する。

ラインメモリ（７）から読み出されたパターンデータＤ
は、Ｄ／Ａ変換器（８）を経て第２図（ｂ）に示す如き
テスト信号Ｘに変換されるのである。

第４図に示すテスト画面（９）は、基本テストパターン
Ｐ０を２水平走査線毎に画面左方へずらして斜線パター
ン（ｐ＋、Ｐ２、Ｐｌ、・・・）を生成したものである
。この様なテスト画面（９）を上記テスト信号発生回路
により生成する場合は、第３図に示す如く、可変分周器
（５）の分周率を調節して初期値推移周期信号ＢＰの周
期■−ビを２水平走査期間（２Ｈ）に設定する。

この結果、初期値推移カウンター（６）は、垂直同期信
号ＶＰによってリセットされて、前記周期Ｈ′でカウン
ト動作を行ない、最初の２水平走査期間にて”０“°、
次の２水平走査期間にて“１″、更に次の２水平走査期
間にて“°２°′、・・・と順次カウント数が増加する
読出し開始アドレス信号ＡＳを作成する。

これによって、水平アドレスカウンター（２）は、前記
水平周期信号ＨＰに同期し、且つ前記読出し開始アドレ
ス信号Ａｓに基づいてカウント初期値を設定されつつ、
カウント動作を行なう。即ち、第１及び第２水平走査期
間は、カウント初期値を第２図（ａ）に示すＡｏとして
カウント動作を行ない、ラインメモリ（７）内のアドレ
スＡ０、Ａ１、Ａ２、・・・Ａｎからデータを順次読み
出す為の読出しアドレス信号ＡＨを作成し、第３及び第
４水平走査期間は、カウント初期値をＡ１として、アド
レスＡ１、Ａ２、・・・Ａｎ、Ａｏからデータを読み出
す為の読出しアドレス信号ＡＨを作成する。以後同様に
して、読出し開始アドレスが循環するアドレス信号ＡＨ
が作成され、ラインメモリ（７）へ供給される。

これによって、ラインメモリ（７）からは第１及び第２
水平走査期間にて夫々、Ｄｏ、ＤＩ、Ｄ２、・・・Ｄｎ
の順序でパターンデータが読出され、第３及び第４水平
走査期間にてり５、Ｄ２、・・・Ｄｎ、Ｄ。

の順序でパターンデータが読出される。以？＆同様にし
て、パターンデータＤ、〜Ｄｎが２水平走査期間を周期
として循環的に読出されることになる。

この結果、第４図に示す如き斜線パターンのテスト画面
（９）が生成されるのである。

上記テスト信号発生回路に於いては、可変分周器（５）
の分周率を調節することにより、斜線パターンの角度を
任意に変化せしめて、斜め方向の解像度を検査出来る。

又、初期値推移カウンター（６）をカウントダウン動１
ヤせしめることにより、第４図の示す斜線パターンと対
称方向に沖びる斜線パターンを表示することが可能であ
る。

テスト画面（９）を構成すべき水平走査線の数をＭ〈例
えば１１２５本）とした場合、ラインメモリ（７）に必
要な記憶容量は従来のフレームメモリ（７１）の１／Ｍ
となり、大幅に削減されることになる。

尚、本発明の各部構成は上記実施例に限らず、特許請求
の範囲に記載の技術的範囲内で種々の変形が可能である
ことは勿論である。

【図面の簡単な説明】

第１１２１は本発明に係るテスト信号発生回路のブロッ
ク図、第２ＵｊＵはラインメモリ内のデータ構造とテス
ト信号との対応を説明する図、第３図は第１図の回路動
作を説明するタイミングチャート、第４Ｉ２Ｉは基本テ
ストパターンとテスト画面の構成を説明する図、第５図
の従来回路のブロック図である。（１）・・・発振器（２）・・・水平アドレスカウンター（６）・・・初期値推移カウンター（７）・・・ラインメモリ

Claims

【特許請求の範囲】

（１）テスト画面に任意の角度方向に伸びる斜線パター
ンを表示する為のテスト信号を発生する回路に於いて、
テスト画面の１水平走査線に対応するパターンデータを
画素毎に記憶するラインメモリ（７）と、該メモリ（７
）内のパターンデータを所定の順序で周期的に読み出す
データ読出し手段と、該読出し手段による読出し開始ア
ドレスを任意の周期で順次変化せしめる初期アドレス制
御手段と、ラインメモリ（７）から読み出されるパター
ンデータをテスト信号に変換して出力する変換手段とか
ら構成されることを特徴とするテスト信号発生回路。