JPS6298427A - Associative type micro control system - Google Patents
Associative type micro control systemInfo
- Publication number
- JPS6298427A JPS6298427A JP23727785A JP23727785A JPS6298427A JP S6298427 A JPS6298427 A JP S6298427A JP 23727785 A JP23727785 A JP 23727785A JP 23727785 A JP23727785 A JP 23727785A JP S6298427 A JPS6298427 A JP S6298427A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- register
- associative memory
- associative
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、マイクロプログラマブル・データ処理装置に
おいて、マイクロプログラムを制御する方式に係わり、
特に、マイクロプログラムをダイナミックに制御するの
に好適なマイクロ制御方式〔発明の背景〕
文献:飯塚銀、「ユニバーサル・ホスト・プロセッサ」
、pp109−130 、共立出版、[ダイナミック・
アーキテクチャJ、bit 臨時増刊8゜1980、
に記載の従来のマイクロプログラムをダイナミックに制
御する計N磯では、第1図に示すような方法により命令
語のデコード操作を高速化している。すなわち、命令語
を格納するレジスタ1100とフィールド選択回路12
00を設け、これによって選択されたオフセット値によ
ってあらかじめ高速メモIJ 1000に格納しておい
た対応するマイクロプログラムの先頭アドレス1300
へ分岐する方法である。この方法はフィールド選択回路
1200がほぼ固定化されており自由度が少ないのが欠
点である。すなわち、未定義命令に対する分岐テーブル
1000までも用意しなければならず、高速メモリ10
00の容量によって自由度が制限されてしまう。[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for controlling a microprogram in a microprogrammable data processing device.
In particular, a microcontrol method suitable for dynamically controlling microprograms [Background of the invention] Literature: Gin Iizuka, "Universal Host Processor"
, pp109-130, Kyoritsu Shuppan, [Dynamic
Architecture J, bit special issue 8゜1980,
In the conventional method for dynamically controlling microprograms described in 1999, the decoding operation of instruction words is sped up by the method shown in FIG. That is, a register 1100 for storing instruction words and a field selection circuit 12
00, and the start address 1300 of the corresponding microprogram previously stored in the high-speed memory IJ 1000 according to the selected offset value.
This is a method of branching to This method has the disadvantage that the field selection circuit 1200 is almost fixed and has little flexibility. In other words, even a branch table 1000 for undefined instructions must be prepared, and the high-speed memory 10
The degree of freedom is limited by the capacity of 00.
本発明の目的は、マイクロプログラマブルΦデータ処理
装置において任意の仮想計算機の命令語を最適なマイク
ロプログラムへ展開し効率良く実現し実行するマイクロ
制御方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a microcontrol system that expands the instruction words of an arbitrary virtual machine into an optimal microprogram in a microprogrammable Φ data processing device, and efficiently realizes and executes the program.
本発明では、任意の命令語を連想メモリ装置によってデ
コードし対応するマイクロプログラム先頭アドレスへ分
岐させる。これによって、未定義命令や未定義フィール
ドを不要にでき、小容蓄の連想メモリによって実現でき
る。まだ、命令語のオペランドに相当する部分は、任意
のビット列マツピング変換装置を設けて、装置固定ビッ
ト列パターンへ変換し装置固定制御回路を使ってデコー
ドし高速に実行させる。In the present invention, an arbitrary instruction word is decoded by an associative memory device and branched to the corresponding microprogram start address. This eliminates the need for undefined instructions and undefined fields, and can be implemented using a small-capacity content addressable memory. For the part corresponding to the operand of the instruction word, an arbitrary bit string mapping conversion device is provided to convert it into a device-fixed bit string pattern, and a device-fixed control circuit is used to decode and execute it at high speed.
以下、本発明の一実施例を第1図から第4図により説明
する。An embodiment of the present invention will be described below with reference to FIGS. 1 to 4.
第2図は第1図に示した方式を連想メモリ装置2500
を使って実現したものである。すなわち、第1図の命令
語を格納するレジスタ1100は第2図では2100で
あり、第1図のフィールド選択回路1200及びマイク
ロプログラムの分岐アドレスを格納している高速メモI
J 1000は第2図では連想メモリ2000で構成さ
れる。第1図にはない機能で、連想するフィールドの選
択を自由に行なうために、命令M2100に対してマス
クレジスタ2200を設ける。連想メモリのエントリ’
2010は連想部2012と対応するマイクロプログラ
ム2310の先頭アドレスを示すポインタ部2015か
らなる。任意の66令飴2100はオペコードに相当す
る部分のみがマスクレジスタ2200によって有効化さ
れ、連想メモリ2000において連想デコードされる。FIG. 2 shows the method shown in FIG. 1 in an associative memory device 2500.
This was realized using. That is, the register 1100 in FIG. 1 that stores the instruction word is 2100 in FIG. 2, and the field selection circuit 1200 in FIG.
In FIG. 2, J 1000 is composed of an associative memory 2000. A mask register 2200 is provided for instruction M2100, which is a function not shown in FIG. 1, in order to freely select associated fields. Associative memory entry'
Reference numeral 2010 includes a pointer section 2015 indicating the start address of the microprogram 2310 corresponding to the association section 2012. For any 66-order candy 2100, only the portion corresponding to the opcode is validated by the mask register 2200 and associatively decoded in the associative memory 2000.
デコードされたエン) IJ部が、例えば2030なら
ばポインタ部2035の内容によってマイクロプログラ
ム2300の対応するアドレス2330の先頭へ分岐す
る。If the decoded IJ section is, for example, 2030, the program branches to the beginning of the corresponding address 2330 of the microprogram 2300 depending on the contents of the pointer section 2035.
第3図は命令語2100のオペランドに相当する部分を
高速にデコードするだめに、あらかじめ装置において固
定化されている高速デコード回路のパターン(レジスタ
3100)ヘマソピングする回路を示す。例えば、命令
語レジスタ2100のビット2110の内容は信号線2
115を通して結線部3112によりイ百号線3115
へ導かれ、レジスタ3100のビット3110へ格納さ
れる。FIG. 3 shows a circuit for hemasoping a pattern (register 3100) of a high-speed decoding circuit fixed in advance in the device in order to decode a portion corresponding to an operand of an instruction word 2100 at high speed. For example, the contents of bit 2110 of instruction word register 2100 are
115 and connecting part 3112 to A100 line 3115.
and stored in bit 3110 of register 3100.
レジスタ3200は結線回路3000の回路パターンを
決定するだめの値を格納している。例えば、ビット21
10の内容の格納先を決定する結線位置はレジスタ32
00の321o部の内容を信号$3215より続出して
決定される。The register 3200 stores values for determining the circuit pattern of the wiring circuit 3000. For example, bit 21
The connection position that determines the storage location of the contents of 10 is the register 32.
The contents of part 321o of 00 are determined by successively outputting from signal $3215.
第4図は本発明全体の構成を示す図である。主メモリ4
000、プログラムカウンタ4100があり、主メモI
J 4000の内容をバス4300を通して命令語レジ
スタ210oへ読みだす。マスクレジスタ2200によ
りオペコードに相当する部分を有効化し、連想メモIJ
2000によってデコードする。連想結果のマイクロ
プログラム2300のアドレスはマイクロプログラムカ
ウンタ4600へ格納される。マイクロプログラムの内
容はレジスタ3100へ読みだされる。レジスタ310
0の一部はバス4500を通してレジスタ3200へ渡
される。そして、ビット列マツピング変換装置3000
により装置固定ビット列へ変換されて、その結果はバス
4400を通してレジスタ3100の固定位置へ格納さ
れる。レジスタ3100に格納されたマイクロ命令語は
デコーダ4200によりデコードされる。FIG. 4 is a diagram showing the overall configuration of the present invention. Main memory 4
000, program counter 4100, main memo I
The contents of J 4000 are read out to instruction word register 210o via bus 4300. The mask register 2200 enables the part corresponding to the opcode, and the associative memo IJ
Decode by 2000. The address of the microprogram 2300 resulting from the association is stored in the microprogram counter 4600. The contents of the microprogram are read into register 3100. register 310
Some of the zeros are passed through bus 4500 to register 3200. Then, a bit string mapping conversion device 3000
is converted into a device-fixed bit string by , and the result is stored in a fixed location in register 3100 via bus 4400 . The microinstruction word stored in register 3100 is decoded by decoder 4200.
動作をI9明すると、−まず命令語レジスタ2100に
命令がセットされる。該命令に対応するマイクロ命令が
まずマイクロプログラム2300から読み出される。こ
のマイクロ命令は、バス4300上の命令語のオペラン
ド部分を取シ出して、レジスタ3100の所定位1tに
セットするために、ビット列マツピング変換装置を制御
する。To explain the operation in I9, - First, an instruction is set in the instruction word register 2100. A microinstruction corresponding to the instruction is first read from the microprogram 2300. This microinstruction controls the bit string mapping conversion device in order to extract the operand part of the instruction word on the bus 4300 and set it in a predetermined position 1t of the register 3100.
以降、マイクロプログラム2300から取り出されるマ
イクロ命令は、このようにセットされたオペランドとと
もに、デコーダ4200によりデコードされる。Thereafter, microinstructions taken out from microprogram 2300 are decoded by decoder 4200 together with the operands set in this way.
〔発明の効果〕
本発明によれば、マイクロプログラムをダイナミックに
制御できるために任意の仮想針W機の命令語を高速にデ
コードし実行できるという効果がある。しかも、連想メ
モリによってデコーダを構成するために、未定義部分に
対する連想部を設ける必要がないので無駄がないという
効果がある。[Effects of the Invention] According to the present invention, since the microprogram can be dynamically controlled, the command word of any virtual needle W machine can be decoded and executed at high speed. Furthermore, since the decoder is constructed using an associative memory, there is no need to provide an associative section for undefined portions, so there is no waste.
第1図は、従来の任意の命令語をデコード・実行する方
式を示す図で、第2図は、連想メモリ装置を使って任意
の命令語をデコード・実行する方式を示す。第3図は、
任意のビット・パターンを別ノビット・パターンへマツ
ピング変換する回路を示す図である。第4図は、本発明
全体の構成を示す図である。
1000・・・高速制御メモリ、1100,2100・
・・命令語格納レジスタ、1200・・・フィールド選
択的1路、1300.2300・・・マイクロプログラ
ム部、2000・・・連想メモリ、2200・・・マス
ク・レジスタ、3000・・・ビットパターン拳マツピ
ング回路、2500・・・連想メモリ装置、3100・
・・レジスタ、3200・・・マツピング決定レジスタ
、4000・・・主メモリ、4100・・・プログラム
カウンタ、4200・・・マイクロ命令デコーダ、46
00・・・マイクロプログラムカウンタ。FIG. 1 is a diagram showing a conventional method for decoding and executing an arbitrary instruction word, and FIG. 2 is a diagram showing a method for decoding and executing an arbitrary instruction word using an associative memory device. Figure 3 shows
FIG. 3 is a diagram showing a circuit that performs mapping conversion of an arbitrary bit pattern to another nobit pattern. FIG. 4 is a diagram showing the overall configuration of the present invention. 1000...high speed control memory, 1100, 2100...
...Instruction word storage register, 1200...Field selective 1 path, 1300.2300...Micro program section, 2000...Associative memory, 2200...Mask register, 3000...Bit pattern fist mapping Circuit, 2500...Associative memory device, 3100...
... Register, 3200 ... Mapping determination register, 4000 ... Main memory, 4100 ... Program counter, 4200 ... Microinstruction decoder, 46
00...Micro program counter.
Claims (1)
、任意の命令語をデコードする連想メモリ装置を設け、
対応するマイクロプログラム先頭アドレスへ分岐させる
ことを特徴とする連想型マイクロ制御方式。1. In a microprogrammable data processing device, an associative memory device for decoding arbitrary instruction words is provided,
An associative microcontrol system characterized by branching to the corresponding microprogram start address.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23727785A JPS6298427A (en) | 1985-10-25 | 1985-10-25 | Associative type micro control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23727785A JPS6298427A (en) | 1985-10-25 | 1985-10-25 | Associative type micro control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6298427A true JPS6298427A (en) | 1987-05-07 |
Family
ID=17013004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23727785A Pending JPS6298427A (en) | 1985-10-25 | 1985-10-25 | Associative type micro control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6298427A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013145529A1 (en) * | 2012-03-30 | 2013-10-03 | 日本電気株式会社 | Compuation processing device, computation processing method thereof, and storage medium whereupon computation processing program is stored |
-
1985
- 1985-10-25 JP JP23727785A patent/JPS6298427A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013145529A1 (en) * | 2012-03-30 | 2013-10-03 | 日本電気株式会社 | Compuation processing device, computation processing method thereof, and storage medium whereupon computation processing program is stored |
JPWO2013145529A1 (en) * | 2012-03-30 | 2015-12-10 | 日本電気株式会社 | Arithmetic processing device, arithmetic processing method thereof, and arithmetic processing program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4954943A (en) | Data processing system | |
EP0405318A2 (en) | Microprocessor having cash bypass signal terminal | |
EP0199173B1 (en) | Data processing system | |
JPH0128415B2 (en) | ||
KR100309615B1 (en) | High Speed Programmable Logic Controllers (PLC) | |
JPS5811654B2 (en) | Data storage system | |
JPH0766365B2 (en) | Co-processor control system | |
US4347566A (en) | Data processor with register file and arithmetic logic circuit on one chip and register means directly connected to the chip | |
JPS645330B2 (en) | ||
US5390306A (en) | Pipeline processing system and microprocessor using the system | |
JPS6212529B2 (en) | ||
JP2538053B2 (en) | Control device | |
JP3716604B2 (en) | Information processing device | |
JPS6298427A (en) | Associative type micro control system | |
US5187782A (en) | Data processing system | |
JPS6217773B2 (en) | ||
JP2619425B2 (en) | Sequence controller | |
JPS6057435A (en) | Microprocessor | |
JP2583506B2 (en) | Data processing device | |
JPH0524537B2 (en) | ||
JP2743947B2 (en) | Micro program control method | |
JP3147884B2 (en) | Storage device and information processing device | |
JP2637070B2 (en) | Micro instruction start address generation method | |
JPS63228332A (en) | Control system for executing instruction | |
JPH02103627A (en) | Microprogram conversion device |