JPS6297442A

JPS6297442A - Ｍ２変調信号同期化装置

Info

Publication number: JPS6297442A
Application number: JP60237084A
Authority: JP
Inventors: Keiichi Yamauchi; 慶一山内
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1985-10-23
Filing date: 1985-10-23
Publication date: 1987-05-06
Anticipated expiration: 2009-03-30
Also published as: JPH0624347B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、ディジタル情報伝送における同期方式に関す
る。

背景技術音声信号等のアナログ信号を例えば２進符号に変換して
送信若しくは記録媒体へ記録しそれを受信若しくは再生
して復号化し、再び元のアナログ信号を得るＰＣＭ　（
パルスコード変調）システムにお【ノるディジタルデー
タは連続する複数のフレームで形成されており、複数チ
ャンネル分のデータを含む場合は時分割多重化がなされ
ることが多い。かかるディジタルデータの受信若しくは
再生の際１つのフレームにお【プる最初のデータの到来
に同期して復号化を開始しなければデータが別のチャン
ネルに誤接続されて復号化して得られるアナログ信号が
元のアナログ信号とは異なったものとなる。従って、各
フレームの先頭に複数のビットからなり所定のビットパ
ターンを有する同期信号が設けられ、この同期信号によ
ってフレーム同期がなされるのが通常である。

一方、ディジタルデータを高密度で記録或いは伝送する
ために各種変調方式が提案されている。

これら各種変調方式、特に他の方式に比して高密度で記
録或いは伝送できる方式は、データ列を連続するｍビッ
ト毎のブロックに区分して各ブロックにおけるｍビット
の２進符号をｎビットの２進符号に変換する符号変換と
符号変換後に得られる２進符号列を基本的な変調方式で
あるＮＲＺ　Ｉ（Ｎ　ｏｎ　−Ｒｅｔｕｒｎ　　ｔｏ　
　Ｚ　ｅｒｏ　　Ｊ　ｎｖｅｒｓｅ）或いはＮＲＺで変
調することとの組み合せとして扱うことができる。

一般に、記録媒体に高密度で記録するための変調方式は
次の各条件を満た寸ことが要求される。

（１）　変調後に得られる記録媒体への書込み信号波形
の最小反転間隔（以下Ｔｍ１ｎと記す。）が長くかつ最
大反転間隔（以下Ｔ　ｍａｘと記す。）が短いこと。Ｔ
ｍ１ｎが長いと隣接した反転の干渉が小さくなって高密
度化が可能となり、また、Ｔｍａｘが短いと自己同期が
容易となる。

（２）　記録媒体から再生された信号からの記録ビット
の検出に使うことのできる時間である検出窓幅（以下Ｔ
Ｗと記す。）が広いこと。磁気記録においては再生信号
波形のピーク検出によって記録ビットの検出がなされる
が、ＴＷはピーク位置のズレの許容値となるのでＴＷが
広い方が高密度記録に適する。また、レーザ光による記
録再生装置ではＴＷが広いと検出位置のズレの許容範囲
が広くなると共に検出点での振幅が大きくなって雑音余
裕度が大きくなる。

（３）　変調後に得られる記録媒体への書込み信号に直
流及び低周波成分が存在しないこと。直流及び低周波成
分を伝送できない伝送系を有する装置においてはこれら
の成分を含む信号の波形が歪むことになる。また、レー
ザ光による記録再生装置ではこれらの成分がり一−ボ系
の信頼性を低下させる。逆に、これらの成分が存在しな
ければバイパスフィルタによって低周波の雑音やドリフ
トを除去することが可能となる。

従来提案されてきた変調方式で（１）の条件を満たすも
のとしてＭ　Ｆ　Ｍ　（Ｍ　ｏｄｉｆｉｅｄ　　Ｆ　ｒ
ｅｑｕｅｎａｙ　　Ｍｏｄｕｌａｔｉｏｎ　）方式が知
られている。このＭＦＭ方式における符号変換は次の如
くなされる。

すなわち、例えば第５図（Ａ＞に示す如き入力データビ
ット系列にお【プる各ビットｄｏが１つ前のビットｄ、
　の状態によって２ビットの２進符号ａＯｂＯに変換さ
れて同図（Ｂ）に示す如き符号系列が得られる。得られ
た符号系列がＮＲＺ　Ｉによって変調されて同図（Ｃ）
に示す如き書込み信号＄１が得られる。

ここで、以上の如くして得られた書込み信号における直
流成分を見積るために累積電荷を求めることとする。累
積電荷は、正の最小パルス幅に対して＋１、負の最小パ
ルス幅に対して−１、その２倍のパルス幅に対して±２
というように電荷を仮定し、これを計数して得られる。

この累積電荷の大小により直流成分の量を見積ることが
できる。

今、第５図（Ｃ）に示した書込み信号において入力デー
タ系列゛０１１０　”に対応する部分における高レベル
の区間の合計が１王でありかつ低レベルの区間の合計が
３王となっているので累積電荷は−２となる。尚、■は
データビット転送速度の逆数（ビット周期）を示す。従
って、入力データ系列が“０１１０″の連続であるよう
な場合には累積電荷は負の無限大になり得、直流成分が
存在する場合が生じることとなる。

尚、ＭＦＭ方式においては入力データビット系列を次の
５種類の系列に分類することができる。

〈ω　”　ｏ　ｏ　” ＋ｂ＋　　”　０１・・・１０”（連続する１の個数：
奇数）（Ｃ）　　“Ｏ’　１・・・１０”（連続する１
の個数：偶数）（小　′１・・・・・・“１”　　（連
続する１の個数：奇数）（ｅ）　　“１・・・・・・“
１”　（連続する１の個数：偶数）以上の５種類の系列
のうち（Ｃ）の系列に対応する書込み信号のみに直流信
号が生じる。

そこで、書込み信号に直流成分が生じない変調方式とし
てＭ２（Ｍｏｄｉｆｉｅｄ　　１ｖｌｉｌｌｅｒ　）方
式等が提案れている。Ｍ２方式においては（Ｃ）の系列
に対する符舅変換に改良が加えられでいる。すなわち、
このＭ２方式においてはＭＦＭ方式とほぼ同様な変換が
なされるが、ピッＦ、　ＩＩ　ＯＩＩの後に偶数個のピ
ッド“１”が連続しかつそのビットＩＩ　ＯＩＩまでの
累積電荷が零でない場合は、最後のビットＩＩ　１１＋
には非反転を対応させるような変換がなされる。例えば
、第６図（Δ）に示す如き入ツノデータビット系列にお
（プる各ピッ１へは同図（Ｂ）に示す如く２ピツトの２
進符号に変換される。得られた符号系列がＮＲ７１にＪ
、つＣ変調されて同図（Ｃ）に示す如き書込み信号Ｓ２
が（ワられる。

同図（Ｃ）から明らかな如＜Ｍ’方式においては書込み
信号の累積電荷が零となって直流成分は発生じない。但
し、このＭ２方式においてはＴｍａｘが３王となり、Ｍ
　Ｆ　ＭにおｔノるＴｍａｘ　　（＝２Ｔ）ｋｍ比して
長くなる。

かかるＭ２方式によってディジタルデータの記録再生成
いは伝送をなす際に直流成分が発生しないように同期信
号を負荷して確実に同期がとれるようにすることか望ま
しい。

発明の概要本発明の目的は、Ｍ２方式によってディジタルデータの
記録再生成いは伝送をなす際に出き込み信号に直流成分
を生じさせることなく確実に同期をとることかできる同
期方式を提供することである。

本発明による同期り式は、ｈいに異なる種類のデータを
含む複数のブロックの各々に対応Ｊる変調信号の各部に
、発生後データの種類に応じた時間が経過したとき２．
５ビット幅に相当する周期で所定回数反転づ−る信号を
同期信号としてイ」加づ−ることを特徴としている。

実　　施　　例以下、本発明の実施例につぎ第１図乃至第４図を参照し
て詳細に説明する。

第１図は、本発明による同期方式に基づい−Ｃ同期信号
を生成しつつ符号化を行なう符号器を示すブロック図で
ある。同図において、音声情報等の情報を含むデータビ
ット系列における各ビットが所定の周期をもってバッフ
ァメモリ１のデータ入力端子に順次印加される。バッフ
ァメモリ１のアドレス信号及びモード制御信号は制御回
路２から出力される。制御回路２にはバッフアメ七り１
のデータ入力端子に印加されるデータビットに同期して
発生するクロックＣＩがクロック発生回路３から供給さ
れている。制御回路２は、クロックＣ１に同期してバッ
ファメモリ１にデータが１ビットずつ順次書き込まれる
と同時に書込まれたデータが１ビットずつ順次読み出さ
れるようにアドレス信号及びモード制御信号を変化させ
かつ所定数バイト分のデータの読み出し開始直前及び読
み出し終了直後にデータ生成指令信号を発生するように
構成されている。

バッファメモリ１から読み出されたデータはマルチプレ
クサ４の一方の入力端子に１ビットずつ順次印加される
。マルチプレクサ４の使方の入力端子にはデータ発生器
５の出力が印加される。デ一タ発生器５は、例えばＲＯ
Ｍを含んで形成されており、このＲＯＭに予め書込まれ
ているデータを制御回路２から出力されるデータ生成指
令借りの存在期間に亘って順次読み出して１ビットずつ
出力するように構成されている。マルチプレクサ４のデ
ータ切換制御入力端子には制御回路２から出力されるデ
ータ生成指令信号が印加される。マルチプレクサ４から
制御回路２の出力に応じてバッファメモリ１の出力デー
タ及びデータ発生器５の出力データのうちの一方が選択
的に出力される。

このマルチプレクサ４の出力はＭ２記録ビット発生器６
のデータ入力端子に印加される。Ｍ２記録ビット発生器
６のクロック入力端子にはり［１ツクＣ１が印加されて
いる。Ｍ２記録ピッ（へ発生器６は、例えば入力ビット
系列における′Ｏ″とｉｔ　ＯＩＩの間の亙いに隣接す
る“１”の数が偶数のとぎＩＩ　ＯＩＩとなる出力Ｐ（
Δ）を発生ずるＰ（Δ）を発生器と、＋１１１＋を囲む
′０″のうちの最初の１１０　ＩＩまでの累積電荷が零
のとぎＩＩ　ＯＩＩとなる出力Ｐ（Ｂ）を発生ずるＰ（
Ｂ）発生器と、ＲＯＭ等からなりかつ下表の如き変換表
に基づいて符号変換を行なう変換器とで形成されている
。

このＭ２記録ピッ１へ発生器６にお（）る変換器よりａ
□、ｂ□の各ビットからなるデータが出力されて２ビッ
トのシフトレジスタ７の並列入力端子に印加される。シ
フトレジスタ７の並列セットクロック入力端子にはクロ
ックｃ１が印加されかっこのシフトレジスタ７のシフト
ク目ツク十入力端子にはクロックＣ１の１／２の周期で
クロック発生回路３から出力されるクロックｃ２が印加
されている。このシフトレジスタ７にはクロックｃ１に
よってＭ２記録ビット発生器６における変換器の出力デ
ータが２ビット同時にセットされる。その後、このシフ
トレジスタ７にセットされたデータを形成する各ビット
ａ□、ｂ□がクロックｃ２によって順次直列出力端子か
ら出力されてＡＮＤ（論理積）ゲート８の一方の入力端
子に供給される。ＡＮＤゲート８の他方の入力端子には
ゲート信号発生回路９の出力が供給されている。ゲート
信号発生回路９は、例えば制御回路２から出力されるデ
ータ生成指令信号の存在期間に亘ってクロックＣ２によ
って計数値が変化するカウンタを含み、このカウンタの
目数値が所定値に等しくなったとぎ出力が低レベルとな
るように構成されている。

ＡＮＤゲート８の出力は排他的論理和ゲート１０の一方
の入力端子に印加される。排他的論理和ゲー１〜１０の
出力はＤ形フリップフロップ１１のＤ入力端子に印加さ
れる。Ｄ形フリップフロップ１１のクロック入力端子に
はクロックｃ２が印加されている。このＤ形フリップフ
ロップ１１のＱ出力は排他的論理和ゲート１０の他方の
入力端子に印加されている。これら排他的論理和ゲート
１０及びＤ形フリップ７０ツブ１１によってＮＲＺＩ変
調器が形成されており、１〕形フリツプフロツプ１１の
Ｑ出力が害ぎ込み信号どして出力される。

以上の構成において、制御回路２からデータ生成指令信
号が出力されているとぎデータ発生器５から次の如きデ
ータが順次出力されるようにＲＯＭ内に予めこれらデー
タが書込まれているものとづる。すなわち、データ生成
指令信号の存在時にデータ発生器５から順次出力される
データがビット同期用のデータＤ１、アドレスマーク１
を形成するデータＤ２、識別データどしてのデータＤ３
、ギャップを形成するデータＤ４、ピッ１ル同期用のデ
ータＤ５、アドレスマーク２を形成するデータＤ６、及
びギャップを形成するデータＤ８であるものとすれば、
データＤ１〜Ｄ６の出力終了時にデータ生成指令信号が
消滅してバッファメモリ１から所定数バイト分のデータ
Ｄ７が読出されたのち再びデータ生成指令信号が発生す
るようにしたとき第２図に示す如きフォーマットで記録
ディスり上の各セクタにデータを書込むための書き込み
信号が得られる。

第２図に示す如く、データＤ１〜Ｄ３はアドレスを示す
ＩＤフィールドに書込まれ、データＤ５〜Ｄ７はデータ
フィールドに書込まれる。また、アドレスマーク１を形
成するデータＤ２は、〔２１）Ｈ，（ＦＦ）ｔ−１，（
２１）Ｈ，（ＦＯ）ｆ−（ｒある。この４バイト分のデ
ータＤ２における〔２１）Ｈは、同期信号生成用のデー
タであり、〔ＦＦ）Ｈは、アドレスマークの識別用のデ
ータである。また、アドレスマーク２を形成する４バイ
ト分のデータＤ７は、（０８）Ｈ，（ＡΔ〕Ｈ１（０８
）ｌ−１，（Ａ５）Ｈである。この４バイト分のデータ
Ｄ７における（０８）Ｈは、同期信号生成用のデータで
あり、（ＡＡ）ｌ−１は、アドレスマークの識別用のデ
ータである。

同期信号生成用のデータ（２１）　ｌ−１がデータ発生
器５から第３図（Ａ）に示す如く最上位ビットから１ビ
ットずつ順次出力されＩｃとぎ、Ｍ２記録ビット発生器
６から第４図（Ｂ）に示す如きピット系列が２ビットず
つ順次出力される。このＭ２記録ピット発生器６の出力
データは、シフトレジスタ７によって１ビットずつ順次
ＡＮＤゲート８の一方の入力端子に印加される。このシ
フトレジスタ７の出力はデータビットに対応する第３図
（Ｃ）に示す如き信号と、クロックビットに対応する同
図（Ｄ）に示す如き信号とを合成して得られる信号とな
る。ここで、シフトレジスタ７より（２１）Ｈに対応す
る出力データにおける最上位ビットから９番目及び１３
番目のビットが出力されるときゲート信号発生器９の出
力が第３図（Ｅ）に示す如く低レベルになるようにすれ
ば、ＡＮＤゲート８より（２１）Ｈに対応するシフトレ
ジスタ７の出力データにお【ノる最上位ビットから９番
目及び１３番目のビットに対応するクロックビットを０
″にして１ｑられる第３図（Ｆ）に示す如きデータが１
ビットずつ順次出力される。このＡＮＤゲート８の出力
データが排仙的論理和ゲート１０の一方の入力端子に印
加されることにより第３図（Ｇ）に示す如く発生時から
クロックＣ２の５周期分の時間が経過したのち２．５ビ
ット幅に相当する周期で反転する書ぎ込み信号Ｓ３が得
られる。

また、同期信号生成用のデータ（０８）Ｈがデータ発生
器５から第４図（Ａ）に示す如く最上位ビットから１ビ
ットずつ順次出力されたときは、Ｍ２記録ビット発生器
６から第４図（Ｂ）に示す如きビット系列が２ビットず
つ順次用ノ〕される。

このとき、シフトレジスタ７の出力は、データビットに
対応する第４図（Ｃ）に示す如き信号と、クロックビッ
トに対応する第４図（Ｄ）に示す如き信号とを合成して
得られる信号となる。ここで、シフトレジスタ７より（
０８）Ｈに対応する出力データにお（プる最上位ビット
から７番目及び１３番目のビットが出力されるときゲー
ト信号発生器９の出力が第４図（Ｅ）に示す如く低レベ
ルになるにうにずれば、ＡＮＤゲート８より〔０８）Ｈ
に対応するシフトレジスタ７の出力データにおける最上
位ビットから７番目及び１３番目のビットに対応づるク
ロックビットを０″にして（ｑられる第４図（Ｆ）に示
す如きデータが１ビットずつ順次出力される。そうする
と、第４図（Ｇ）に示す如く発生時からクロックＣ２の
４周期分の時間が経過したのも２．５ビット幅に相当す
る周期で反転する書き込み信号Ｓ４が得られる。

これら書き込み信号８３．８４が各セクタのＩＤフィー
ルド及びデータフィールドに同期信号として書ぎ込まれ
た記録ディスクの記録データの再生時に書ぎ込み信号３
３．８４の各ビットパターンを検出したとき復号化を開
始するようにすれば、これら同期信号としての書き込み
信号Ｓ３　、８４はＭ２変変調式におけるイレギュラパ
ターンに対応するものなので、データと同期信号とを誤
認することがなく、確実に同期をとることかできること
となる。また、書き込み信号３３．８４のビットパター
ンは互いに異なるので、同期信号のみによってＩＤフィ
ールドのアドレスマークかデータフィールドのアドレス
マークかの識別を行なうことができ、同期信号の次の識
別データ（ＦＦ）Ｈ。

（ＡＡ）Ｈに対応する部分がドロップアウトによっで欠
落しても記録データの再生処理を誤りなく行なうことが
できることとなる。

以上、記録ディスクの各ＩＤフィールドへのデータの書
き込みと各データフィールドへのデータの書き込みとを
交互に行なって情報の記録を行なう場合について説明し
たが、記録ディスクの全セクタのＩＤフィールドのデー
タのみを予め書込んでおき、予め書き込んでおいたＩＤ
フィールドのデータを読出したのちにデータ生成指令信
号を発生させ各データフィールドへのデータの書き込み
を行なう場合にも本発明を適用することができる。

発明の効果以上詳述した如く本発明による同期方式は、互いに異な
る種類のデータを含む複数のブロックの各々に対応する
変調信号の各部に、発生後データの種類に応じた時間が
経過したとき２．５ビット幅に相当する周期で所定回数
反転する信号を同期信号として付加するので、同期信号
区間における累積電荷を零にして直流成分の発生を防止
することができる。また、同期信号のビットパターンが
Ｍ２方式にお（）るイレギコラパターンとなるので、同
期信号とデータとの誤認が生じることなく確実に同期を
とることができることとなる。Ｊ、た、Ｈいに異なる種
類のデータを含む複数のブロックに付加される同期信号
のビットパターンが互いに異なることとなり、同期信号
のみに」：ってブ［］ツクの識別を行なうことができる
ようになってドロップアウトによる誤ったデータ処理を
防止することができることとなる。また、同期信号区間
におりる反転間隔がＭ２方式におＩＪる最大反転間隔以
下となるので、自己同期を困難にづることはない。

また、符号器にり［１ツクピツｉ〜を０″にするための
回路を付加するのみで容易に同期信号を生成することが
できることとなる。

【図面の簡単な説明】

第１図は、本発明による方式に基づいて同期信号を生成
しつつ符号変換を行なう符号器を示す回路ブロック図、
第２図は、本発明の方式に基づいて記録ディスクにデー
タを書込むときのフォーマットの一例を示す図、第３図
及び第４図は、第１図の装置の同期信号作成時の各部の
動作を示Ｊ−図、第５図は、ＭＦＭ方式における符号変
換の一例を示す図、第６図は、Ｍ２方式にお（プる符号
変換の一例を示す図である。

Claims

【特許請求の範囲】

（１）互いに異なる種類のデータを含む複数のブロック
に分割し得るデータ系列におけるビット値“０”のビッ
トをそのビットより１つ前のビットのビット値に応じて
“００”及び“１０”のうちのいずれか一方のビットパ
ターンを有する２ビットの２進符号に変換しかつ前記デ
ータ系列におけるビット値“１”のビットをそのビット
より前のビット列の状態に応じて“０１”及び“００”
のうちのいずれか一方のビットパターンを有する２ビッ
トの２進符号に変換し、得られたデータ系列の“１”を
反転に対応させかつ“０”を非反転に対応させて得られ
る変調信号によるデータ伝送時の同期方式であって、前
記変調信号における前記複数のブロックの各々に対応す
る部分の各々に、発生後データの種類に応じた時間が経
過したとき２．５ビット幅に相当する周期で所定回数反
転する信号を同期信号として付加することを特徴とする
同期方式。
（２）前記所定回数は、２であることを特徴とする特許
請求の範囲第１項記載の同期方式。