JPS6297032A - プレシフタを備えたコンピユ−タ - Google Patents
プレシフタを備えたコンピユ−タInfo
- Publication number
- JPS6297032A JPS6297032A JP25278386A JP25278386A JPS6297032A JP S6297032 A JPS6297032 A JP S6297032A JP 25278386 A JP25278386 A JP 25278386A JP 25278386 A JP25278386 A JP 25278386A JP S6297032 A JPS6297032 A JP S6297032A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- data
- preshifter
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プレシフタを備えたコンピュータに係り、特
に算術論理演算袋！（ＡＬｔＪ）の１つの入力に接続さ
れたプレシフタを備え、ユニットインデキシング（ｕｎ
ｉｔ ｉｎｄｅｘｉｎｇ）や、シフト−加算の基本演算
を１つの命令サイクルで実行することができるコンピュ
ータに関する。
に算術論理演算袋！（ＡＬｔＪ）の１つの入力に接続さ
れたプレシフタを備え、ユニットインデキシング（ｕｎ
ｉｔ ｉｎｄｅｘｉｎｇ）や、シフト−加算の基本演算
を１つの命令サイクルで実行することができるコンピュ
ータに関する。
従来一般的に、算術演算命令はシフト命令とは別の命令
サイクルで実行されていた。即ち、シフト命令も算術演
算命令もそれぞれ一つの命令サイクルで実行されていた
。シフト及び算術演算の両方を一つの命令サイクルで実
行することができないために、ユニット・インデキシン
グ、あるいはシフト及び加算乗算の基本演算を行う命令
を一つの命令サイクルで実行することができなかった。
サイクルで実行されていた。即ち、シフト命令も算術演
算命令もそれぞれ一つの命令サイクルで実行されていた
。シフト及び算術演算の両方を一つの命令サイクルで実
行することができないために、ユニット・インデキシン
グ、あるいはシフト及び加算乗算の基本演算を行う命令
を一つの命令サイクルで実行することができなかった。
従来例では、ユニット・インデキシングを行うよりむし
ろ、コンピュータ命令が、アドレス可能なメモリの最小
のユニットを１キヤラクタあるいは１バイトにすること
によって、キャラクタを扱うのに一番能率的に働くよう
になっていた。しかし、メモリ参照の大多数は、１バイ
トの倍数（例えば、２・４・８倍）の長さをもったユニ
ットに対してなされる。このような構成では、レジスタ
の内容が、各要素が複数のバイトからなるような配列へ
のインデックスとして用いられるときに、問題が生じる
場合がある。各インデックスは、バイト単位で表現され
ているので、配列の要素の番号に要素当たりのバイト数
を掛けなければならなかった。
ろ、コンピュータ命令が、アドレス可能なメモリの最小
のユニットを１キヤラクタあるいは１バイトにすること
によって、キャラクタを扱うのに一番能率的に働くよう
になっていた。しかし、メモリ参照の大多数は、１バイ
トの倍数（例えば、２・４・８倍）の長さをもったユニ
ットに対してなされる。このような構成では、レジスタ
の内容が、各要素が複数のバイトからなるような配列へ
のインデックスとして用いられるときに、問題が生じる
場合がある。各インデックスは、バイト単位で表現され
ているので、配列の要素の番号に要素当たりのバイト数
を掛けなければならなかった。
典型的な従来例では、乗算演算は命令セントに含まれて
いる。そのようなコンピュータ・アーキテクチャ−では
、特殊なハードウェアを用いたり、マイクロコード制御
や多様なデータ・バスを用いて乗算を実行していた。
いる。そのようなコンピュータ・アーキテクチャ−では
、特殊なハードウェアを用いたり、マイクロコード制御
や多様なデータ・バスを用いて乗算を実行していた。
本発明は、上記した従来技術の問題点を解決するために
なされたものであって、その目的とするところは、ユニ
ット・インデキシングを行うことによる配列の要素など
へのアクセスの高速化を図り、シフト−加算命令を用い
た乗算等の高速化を図ることである。
なされたものであって、その目的とするところは、ユニ
ット・インデキシングを行うことによる配列の要素など
へのアクセスの高速化を図り、シフト−加算命令を用い
た乗算等の高速化を図ることである。
本発明の実施例によるコンピュータは、ＡＬＵの入力の
１つに接続されたプレシフタを備えている。コンピュー
タ命令の中に符号化されたデータフィールドは、プレシ
フト動作が実行されるべきか否か、および実行されるべ
きプレシフトの量を示している。
１つに接続されたプレシフタを備えている。コンピュー
タ命令の中に符号化されたデータフィールドは、プレシ
フト動作が実行されるべきか否か、および実行されるべ
きプレシフトの量を示している。
インデックス修飾されたロード命令又はストア命令を実
行する命令は、インデックスレジスタがアクセスされた
データの各ユニットに含まれたバイトの数で乗算するべ
きか否かを示す。
行する命令は、インデックスレジスタがアクセスされた
データの各ユニットに含まれたバイトの数で乗算するべ
きか否かを示す。
この乗算は、ＡＬＵによってアドレスの計算を行う前に
、インデックスレジスタの内容をプレシフトすることに
よって実行される。
、インデックスレジスタの内容をプレシフトすることに
よって実行される。
乗算は、シフト、加算、減算、シフト−加算命令を用い
ることにより達成される。乗算が必要な場合には、サブ
ルーチンが２つの演算数のうち小さい方を選択してその
演算数を、例えば３ビットのセグメントに分割する。各
３ビットの区分は、０．１．或いはそれ以上のシフト、
加算、減算、又はシフト−加算命令を実行することによ
って、より大きい方の演算数と掛は合わせることができ
る。各３ビットの区分に使用されるシフト命令、加算命
令、減算命令、及びシフト−加算命令を決定するために
、表にアクセスしてよい。
ることにより達成される。乗算が必要な場合には、サブ
ルーチンが２つの演算数のうち小さい方を選択してその
演算数を、例えば３ビットのセグメントに分割する。各
３ビットの区分は、０．１．或いはそれ以上のシフト、
加算、減算、又はシフト−加算命令を実行することによ
って、より大きい方の演算数と掛は合わせることができ
る。各３ビットの区分に使用されるシフト命令、加算命
令、減算命令、及びシフト−加算命令を決定するために
、表にアクセスしてよい。
以下、本発明を図面に示す実施例に基づいて説明する。
第１図において、命令１１０は、オペレーションコード
・フィールド１１１ と、シフト量・フィールド１１３
と、プレシフタ・イネーブル・フィールド１１２ とを
備えている。プレシフタ・イネーブル・フィールド１１
２は、デコーダ１０４に対して、プレシフタ１０３をイ
ネーブルにするか否かを示す。
・フィールド１１１ と、シフト量・フィールド１１３
と、プレシフタ・イネーブル・フィールド１１２ とを
備えている。プレシフタ・イネーブル・フィールド１１
２は、デコーダ１０４に対して、プレシフタ１０３をイ
ネーブルにするか否かを示す。
オペレーションコード・フィールド１１１及びシフト量
・フィールド１１３の中に符号化された情報は、デコー
ダ１０４に対してプレシフタ１０３が動作する場合実行
すべきシフト量を示す。プレシフタ１０３は、複数のレ
ジスタ１０１からＡＬＵ１０２に対して転送されるデー
タをインターセプトする。複数のレジスタ１０１からの
データは、シフタ１０５を介する経路をも有する。、（
第４図においては、最上位３ビットのパターンを分類す
るために一連のチェックを行うものを示しているが、そ
のかわりに、８つのコードセグメントの１つへ計算によ
る分岐をしてもよい。） 例えば、複数のレジスタ群１０１の中の、一つの汎用レ
ジスタ１０１１は、配列の中へのインデックス・アドレ
スとして用いることができる。もし、命令１１０がイン
デックス修飾されたロード、またはストア命令を含んで
いる場合、オペレーションコード・フィールド１１１
は、ロードまたはストアが実行されるべきものであるこ
とを示す。ブレシフタ・イネーブル・フィールド１１２
は、汎用レジスタ１０１１からのデータに対してシフト
が実行されるべきことを示す。シフト量・フィールド１
１３は、汎用レジスタ１０１１からのデータに対して実
行されるべきシフトの量を示す。例えば、命令１１０が
インデックス修飾されたバイトのロードである場合、シ
フト量フィールド１１３は「０」となる。命令１１０が
、１６ビットの半語長のロードである場合、シフト量フ
ィールド１１３には「１」が入る。もし、命令１１０が
、インデックス修飾された３２ビットのロードである場
合、シフト量フィールド１１３には「２」が入る。もし
、命令１１０が６４ビット倍語長のロードである場合、
シフト量・フィールド１１３には「３」が入る。シフト
は、データがレジスタ１０１１を離れた後起こるので、
レジスタ１０１１に残ったデータは変化しない。汎用レ
ジスタ１０１１から出てシフトされたデータは、汎用レ
ジスタ１０１２の内容に加えられる。
・フィールド１１３の中に符号化された情報は、デコー
ダ１０４に対してプレシフタ１０３が動作する場合実行
すべきシフト量を示す。プレシフタ１０３は、複数のレ
ジスタ１０１からＡＬＵ１０２に対して転送されるデー
タをインターセプトする。複数のレジスタ１０１からの
データは、シフタ１０５を介する経路をも有する。、（
第４図においては、最上位３ビットのパターンを分類す
るために一連のチェックを行うものを示しているが、そ
のかわりに、８つのコードセグメントの１つへ計算によ
る分岐をしてもよい。） 例えば、複数のレジスタ群１０１の中の、一つの汎用レ
ジスタ１０１１は、配列の中へのインデックス・アドレ
スとして用いることができる。もし、命令１１０がイン
デックス修飾されたロード、またはストア命令を含んで
いる場合、オペレーションコード・フィールド１１１
は、ロードまたはストアが実行されるべきものであるこ
とを示す。ブレシフタ・イネーブル・フィールド１１２
は、汎用レジスタ１０１１からのデータに対してシフト
が実行されるべきことを示す。シフト量・フィールド１
１３は、汎用レジスタ１０１１からのデータに対して実
行されるべきシフトの量を示す。例えば、命令１１０が
インデックス修飾されたバイトのロードである場合、シ
フト量フィールド１１３は「０」となる。命令１１０が
、１６ビットの半語長のロードである場合、シフト量フ
ィールド１１３には「１」が入る。もし、命令１１０が
、インデックス修飾された３２ビットのロードである場
合、シフト量フィールド１１３には「２」が入る。もし
、命令１１０が６４ビット倍語長のロードである場合、
シフト量・フィールド１１３には「３」が入る。シフト
は、データがレジスタ１０１１を離れた後起こるので、
レジスタ１０１１に残ったデータは変化しない。汎用レ
ジスタ１０１１から出てシフトされたデータは、汎用レ
ジスタ１０１２の内容に加えられる。
第３図は、ユニットインデキシングを使用するプログラ
ムのフローチャートである。配列２に書かれた最初の１
００個の内容が、配列１にロードされる。バイト毎のア
ドレスしかできないコンピュータシステムにおいては、
もし、配列１と配列２とが３２ビットワードからなる場
合には、コンピュータが、配列１又は配列２のロケーシ
ョンに対するアクセスがなされる毎にインデックスに４
を掛けて使用することが必要である。本発明では、２ビ
ットのシフトを行うユニット・インデキシング命令によ
り、配列ｌ及び配列２の各ロケーションへの速やかなア
クセスができるようになる。
ムのフローチャートである。配列２に書かれた最初の１
００個の内容が、配列１にロードされる。バイト毎のア
ドレスしかできないコンピュータシステムにおいては、
もし、配列１と配列２とが３２ビットワードからなる場
合には、コンピュータが、配列１又は配列２のロケーシ
ョンに対するアクセスがなされる毎にインデックスに４
を掛けて使用することが必要である。本発明では、２ビ
ットのシフトを行うユニット・インデキシング命令によ
り、配列ｌ及び配列２の各ロケーションへの速やかなア
クセスができるようになる。
プレシフタ１０３は、ソフトウェアにより高速乗算を行
うためのシフト−加算命令を供給するためにもＡＬＵに
接続されて使用される。たとえば、第４図は、３０ビッ
トの整数Ｍｌ及び３０ビットの整数Ｍ２の掛は算を実行
するための、シフト、加算、及びシフト−加算命令を使
ったプログラムのフローチャートである。ステップ４０
２においてプログラムは、カウンタＣ及び結果Ｒを初期
化する。結果Ｒは、少なくとも、６０ビットの整数であ
る。ステップ４０３から４０９で、整数Ｍ１の最上位３
桁が、チェックされる。その値は、０から７までの整数
となる。もし、整数Ｍ１の最上位３桁が全て０では無い
場合、結果Ｒはステップ４１４乃至４２０の１つによっ
て変更される。
うためのシフト−加算命令を供給するためにもＡＬＵに
接続されて使用される。たとえば、第４図は、３０ビッ
トの整数Ｍｌ及び３０ビットの整数Ｍ２の掛は算を実行
するための、シフト、加算、及びシフト−加算命令を使
ったプログラムのフローチャートである。ステップ４０
２においてプログラムは、カウンタＣ及び結果Ｒを初期
化する。結果Ｒは、少なくとも、６０ビットの整数であ
る。ステップ４０３から４０９で、整数Ｍ１の最上位３
桁が、チェックされる。その値は、０から７までの整数
となる。もし、整数Ｍ１の最上位３桁が全て０では無い
場合、結果Ｒはステップ４１４乃至４２０の１つによっ
て変更される。
たとえば、整数Ｍ１の最上位３桁の値が１であった場合
、整数Ｍ２の値がその時のＲの値に加算され、その結果
はＲにストアされる。整数Ｍ１の最上位３桁の値が２で
あった場合、整数Ｍ２の値は１ビットシフトされ、その
時のＲの値に加算され、その結果がＲにストアされる。
、整数Ｍ２の値がその時のＲの値に加算され、その結果
はＲにストアされる。整数Ｍ１の最上位３桁の値が２で
あった場合、整数Ｍ２の値は１ビットシフトされ、その
時のＲの値に加算され、その結果がＲにストアされる。
もし、整数Ｍ１の最上位３桁の値が３であった場合、整
数Ｍ２の値はその時のＲの値に加算され、整数Ｍ２の値
が１ビットシフトされ、その時のＲの値に加算され、そ
の結果がＲにストアされる。もし、整数Ｍ１の最上位３
桁の値が４であった場合、整数Ｍ２の値は２ビットシフ
トされ、その時の只の値に加算され、その結果がＲにス
トアされる。もし、整数Ｍｌの最上位３桁の値が５であ
った場合、整数Ｍ２の値は２ビットシフトされ、その時
のＲの値に加算され、整数Ｍ２の値がその時のＲの値に
加算され、その結果がＲにストアされる。もし、整数Ｍ
１の最上位３桁の値が６であった場合整数Ｍ２の値は２
ビットシフトされ、その時の只の値に加算され、整数Ｍ
２の値は１ビットシフトされ、その時のＲの値に加算さ
れ、その結果がＲにストアされる。もし、整数Ｍ１の最
上位３桁の値が７であった場合、整数Ｍ２の値は２ビッ
トシフトされ、その時のＲの値に加算され、整数Ｍ２の
値が１ビットシフトされ、その時のＲの値に加算され、
整数Ｍ２の値がその時のＲの値に加算され、その結果が
Ｒにストアされる。
数Ｍ２の値はその時のＲの値に加算され、整数Ｍ２の値
が１ビットシフトされ、その時のＲの値に加算され、そ
の結果がＲにストアされる。もし、整数Ｍ１の最上位３
桁の値が４であった場合、整数Ｍ２の値は２ビットシフ
トされ、その時の只の値に加算され、その結果がＲにス
トアされる。もし、整数Ｍｌの最上位３桁の値が５であ
った場合、整数Ｍ２の値は２ビットシフトされ、その時
のＲの値に加算され、整数Ｍ２の値がその時のＲの値に
加算され、その結果がＲにストアされる。もし、整数Ｍ
１の最上位３桁の値が６であった場合整数Ｍ２の値は２
ビットシフトされ、その時の只の値に加算され、整数Ｍ
２の値は１ビットシフトされ、その時のＲの値に加算さ
れ、その結果がＲにストアされる。もし、整数Ｍ１の最
上位３桁の値が７であった場合、整数Ｍ２の値は２ビッ
トシフトされ、その時のＲの値に加算され、整数Ｍ２の
値が１ビットシフトされ、その時のＲの値に加算され、
整数Ｍ２の値がその時のＲの値に加算され、その結果が
Ｒにストアされる。
ステップ４１１で、カウンタＣは、プログラムが１０回
まわったかどうかを監視する。１０回まわった場合、プ
ログラムは終了する。そうでないときには、ステップ４
１２で、カウンタＣは増加し、Ｍｌは３桁分左にシフト
して、最上位３桁が消える。そして、結果は３桁分左に
シフトして、最上位３桁がセーブされる。更に、プログ
ラムは、図示のようにループして戻る。
まわったかどうかを監視する。１０回まわった場合、プ
ログラムは終了する。そうでないときには、ステップ４
１２で、カウンタＣは増加し、Ｍｌは３桁分左にシフト
して、最上位３桁が消える。そして、結果は３桁分左に
シフトして、最上位３桁がセーブされる。更に、プログ
ラムは、図示のようにループして戻る。
本発明は、上記のように構成され、作用するものである
から、ユニット・インデキシングを行うことによって配
列の要素などへのアクセスを高速化することができ、シ
フト−加算命令を用いて乗算を高速に実行することがで
きるという効果が得られる。
から、ユニット・インデキシングを行うことによって配
列の要素などへのアクセスを高速化することができ、シ
フト−加算命令を用いて乗算を高速に実行することがで
きるという効果が得られる。
図面は本発明の実施例に係り、第１図は算術論理演算装
置による処理の前にプレシフタによる可変シフトを行う
コンピュータシステムのブロック図、第２図は第１図実
施例の代替実施例を示すブロック図、第３図は本発明に
よるユニット・インデキシングのフローチャートを示す
図、第４図はシフト−加算命令による乗算の実行を行う
フローチャートを示す図である。 １０１：レジスタ群、 １０１１ ：第１のレジスタ
、１０１２ ：第２のレジスタ、 １０２：算術論理演算装置（Ａ Ｌ Ｕ）、１０３ニブ
レジフタ、 １０４：デコーダ、１０５ニジフタ、
１０８ニジフタ、１１０：命令、 １１１ ：オペレーションコード・フィールド、１１
２ニブレジフタ・イネーブル・フィールド、１１３：シ
フト量・フィールド。
置による処理の前にプレシフタによる可変シフトを行う
コンピュータシステムのブロック図、第２図は第１図実
施例の代替実施例を示すブロック図、第３図は本発明に
よるユニット・インデキシングのフローチャートを示す
図、第４図はシフト−加算命令による乗算の実行を行う
フローチャートを示す図である。 １０１：レジスタ群、 １０１１ ：第１のレジスタ
、１０１２ ：第２のレジスタ、 １０２：算術論理演算装置（Ａ Ｌ Ｕ）、１０３ニブ
レジフタ、 １０４：デコーダ、１０５ニジフタ、
１０８ニジフタ、１１０：命令、 １１１ ：オペレーションコード・フィールド、１１
２ニブレジフタ・イネーブル・フィールド、１１３：シ
フト量・フィールド。
Claims (1)
- 【特許請求の範囲】 １ 第１のレジスタ及び第２のレジスタを含む複数のレ
ジスタ群と、前記第１のレジスタにストアされたデータ
と前記第２のレジスタにストアされたデータとの算術演
算を実行する算術論理演算装置と、命令のデコードを行
うデコーダと、前記算術論理演算装置と前記デコーダと
前記複数のレジスタ群とに接続され前記第１のレジスタ
にストアされたデータを受けて該データを前記命令によ
って指定された量だけシフトさせ該シフトされたデータ
を前記算術論理演算装置に供給するためのプレシフタと
を備えたことを特徴とするプレシフタを備えたコンピュ
ータ。 ２ 前記命令の１ビットは、前記プレシフタの付勢状態
又は非付勢状態を指定するものであることを特徴とする
特許請求の範囲第１項に記載のプレシフタを備えたコン
ピュータ。 ３ 前記プレシフタは、データシフタに含まれ、該デー
タシフタは、前記第１のレジスタにストアされたデータ
を受けることができ、前記第１のレジスタにストアされ
たデータは２つのデータパスに振り向けることができ、
該第１のデータパスはプレシフタを介して前記算術論理
演算装置に接続されており、該第２のデータパスはプレ
シフタと前記データシフタの他の部分とを介して複数の
レジスタ群に接続されていることを特徴とする特許請求
の範囲第１項に記載のプレシフタを備えたコンピュータ
。 ４ 前記命令は、ユニット・インデキシング命令である
ことを特徴とする特許請求の範囲第１項に記載のプレシ
フタを備えたコンピュータ。 ５ 前記命令は、シフト−加算命令であることを特徴と
する特許請求の範囲第１項に記載のプレシフタを備えた
コンピュータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79058185A | 1985-10-23 | 1985-10-23 | |
| US790581 | 1985-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6297032A true JPS6297032A (ja) | 1987-05-06 |
Family
ID=25151140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25278386A Pending JPS6297032A (ja) | 1985-10-23 | 1986-10-23 | プレシフタを備えたコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6297032A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02287618A (ja) * | 1989-04-28 | 1990-11-27 | Nec Corp | データ処理装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147249A (ja) * | 1974-05-15 | 1975-11-26 | ||
| JPS57212549A (en) * | 1981-06-25 | 1982-12-27 | Fujitsu Ltd | Information processing device |
| JPS59114637A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | デ−タ処理装置 |
| JPS59225454A (ja) * | 1983-06-07 | 1984-12-18 | Fujitsu Ltd | オペランドフエツチ制御方式 |
-
1986
- 1986-10-23 JP JP25278386A patent/JPS6297032A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147249A (ja) * | 1974-05-15 | 1975-11-26 | ||
| JPS57212549A (en) * | 1981-06-25 | 1982-12-27 | Fujitsu Ltd | Information processing device |
| JPS59114637A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | デ−タ処理装置 |
| JPS59225454A (ja) * | 1983-06-07 | 1984-12-18 | Fujitsu Ltd | オペランドフエツチ制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02287618A (ja) * | 1989-04-28 | 1990-11-27 | Nec Corp | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001662A (en) | Method and apparatus for multi-gauge computation | |
| US5859789A (en) | Arithmetic unit | |
| US8074058B2 (en) | Providing extended precision in SIMD vector arithmetic operations | |
| JP3578502B2 (ja) | 単一プロセッサにおいて並列データ処理を実行する方法 | |
| EP0755015B1 (en) | Combining data values | |
| US7716269B2 (en) | Method and system for performing parallel integer multiply accumulate operations on packed data | |
| US6128614A (en) | Method of sorting numbers to obtain maxima/minima values with ordering | |
| GB2355084A (en) | Conditional instruction execution | |
| EP0171190A2 (en) | Extended-function arithmetic-logic unit | |
| US4713750A (en) | Microprocessor with compact mapped programmable logic array | |
| US4755962A (en) | Microprocessor having multiplication circuitry implementing a modified Booth algorithm | |
| US5440702A (en) | Data processing system with condition code architecture for executing single instruction range checking and limiting operations | |
| US7308559B2 (en) | Digital signal processor with cascaded SIMD organization | |
| JP2002149400A (ja) | 複数レジスタ指定が可能なｓｉｍｄ演算方式 | |
| US5854939A (en) | Eight-bit microcontroller having a risc architecture | |
| JPH07168697A (ja) | 倍精度除算回路および方法 | |
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| US5363322A (en) | Data processor with an integer multiplication function on a fractional multiplier | |
| GB2352308A (en) | Conditional instruction execution | |
| US5546551A (en) | Method and circuitry for saving and restoring status information in a pipelined computer | |
| KR19980041758A (ko) | 축소 데이타 경로 폭을 갖는 2-비트 부스 곱셈기 | |
| US5386534A (en) | Data processing system for generating symmetrical range of addresses of instructing-address-value with the use of inverting sign value | |
| JPH034936B2 (ja) | ||
| US6223275B1 (en) | Microprocessor with reduced instruction set limiting the address space to upper 2 Mbytes and executing a long type register branch instruction in three intermediate instructions | |
| US4947364A (en) | Method in a computing system for performing a multiplication |