JPS6295676A - プログラマブル・マルチ・メンバ−シツプ関数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 少なくとも１つの２関数回路、少なくとも１つ゛　のＳ
関数回路、およびＺ関数回路の出力とＳ関数回路の出力
のファジィ論理を演算するファジィ論理回路を備えてい
ることを特徴とするプログラマブル・マルチ争メンバー
シップ関数回路。ファジィ論理にはＭＡＸおよびＭＩＮ
がある。

実施例は第１９図および第２１図。

目　　次 （１）発明の背景 （１，１）技術分野 （１，２）ディジタル・コンピュータの限界と電流モー
ドで動作する新しいプアジイ論理回路（１，３）メンバ
ーシップ関数回路とファジィ制御システムの概念（第１
図、第２図） （１，４）学習機能を備えたファジィ・システムの概念
（第３図） （２）発明の概要 （２，１）発明の目的 （２，２）発明の構成と効果 （３）実施例の説明 （３，１）種々のタイプのメンバーシップ関数とそれら
の定義（第４図） （３，２）Ｚ関数回路（第５．６，７．８図）（３，３
）　Ｓ関数回路（第９．１０．　ＬＬ　Ｌ２図）（３，
４）使用時における勾配の任意設定（第１４゜１５図） （３，５）勾配の切替制御（第１５．１６．１７．１８
図）（３，６）プログラマブル・マルチ・メンバーシッ
プ関数回路（第１９．２０．２１図） （３，７）旧Ｎ回路とＭＡＸ回路（第２２．２３．２４
．２５゜２Ｇ、　　２７．　２８図） （３，６）簡略化されたプログラマブル・マルチ・メン
バーシップ関数回路（第２９．３０図）（３，９）拡張
されたプログラマブル・マルチ・メンバーシップ関数回
路（第３１．３２．３３図）（３，１０）クリスプ集合
に適用可能なＳ関数回路（第３４．　３５図） （３，１１）クリスプ集合に適用可能な上り勾配関数回
路（第３１３．３７図） （３，１２）クリスプ集合に適用可能なプログラマブル
争マルチ番メンバーシップ関数回路 （第３８図） （１）発明の背景 （１，１）技術分野 この発明は、新しいファジィ制御システムの構築のため
に不可欠なメンバーシップ関数回路、とくに外部からの
制御信号によって種々のメンバーシップ関数を出力する
ことのできるプログラマブル・マルチ・メンバーシップ
関数回路に関する。

（１，２）ディジタル・コンピュータの限界と電流モー
ドで動作する新しいファジィ論理回路ファジィ論理はフ
ァジネスすなわち「あいまいさ」を取扱う論理である。

人間の思考や行動にはあいまいさがつきまとっている。

そこで、このようなあいまいさを数量化したり理論化で
きれば。

交通管制、緊急、応用医療体制等の社会システム、人間
を模倣してつくられるロボット等の設計に応用できる筈
である。１９６５年にり、　Ａ、　Ｚａｄｅｈによって
ファジィ集合の概念が提唱されて以来、このような観点
から「あいまいさ」を取扱う一つの手段としてファジィ
論理の研究が行なわれてきた。しかしながらこのような
研究の多くがディジタル計算機を用いたソフトウェア−
システムへの応用に向けられているのが現状である。デ
ィジタル計算機は０と１とからなる２値論理に基づく演
算を行なうものであり、その演算処理はきわめて厳密で
はあるが、アナログ量の入力にはＡ／Ｄ変換回路を付加
する必要があり、このために膨大な情報を処理させよう
とすると最終結果が得られるまでに長い時間を要すると
いう問題がある。また、ファジィ論理の応用のためのプ
ログラムはきわめて複雑にならざるを得ず、複雑な処理
のためには大型ディジタル計算機が必要となり経済的で
ない。

そもそもファジィ論理は０から１までの区間の連続的な
値（０，１）を扱う論理であるから、２値論理を基礎と
するディジタル計算機にはなじまないという面をもって
いる。またファジィ論理は巾のあるあいまいな量を取扱
うものであるから。

ディジタル計算機による演算はどの厳密性は要求されな
い。ファジィ論理を取扱うのに適した新しい回路の実現
が望まれる理由がここにある。

このような要請にこたえるために１発明者は既に、電流
モードで動作する数多くのファジィ論理回路を提案して
いる（たとえば、特願昭５９−５７１２１など）。発明
者が提案したファジィ論理回路には、限界差回路、論理
補回路、限界和回路、限界積回路、論理和（ＭＡＸ）回
路、論理積（旧Ｎ）回路。

絶対差回路、含意回路、対等回路等があり、これらの回
路はいずれも電流モードで動作する。上記のすべてのフ
ァジィ論理回路は、１または複数の限界差回路と加算（
減算）回路の組合せによって構成されるという特徴をも
つ。電流モードにおいては加、減算は単なる結線によっ
て実現できるので（ワイヤード・サムまたはワイヤード
・サブトラクト）、上記のすべてのファジィ論理回路は
基本的にはファジィ限界差回路をその唯一の構成単位と
するということができる。した−がって、電流モードで
動作するファジィ論理回路は、その回路設計においても
、ＩＣの作製においても、多くの点で有利である。

（１，３）メンバーシップ関数回路とファジィ制御シス
テムの概念（第１図、第２図） ファジィ集合Ａはメンバーシップ関数μＡ（Ｘ）によっ
て特性づけられる。メンバーシップ関数μａ　（Ｘ）と
はその変数Ｘがファジィ集合Ａに属している度合を表わ
すものであり、この度合は０がら１までの区間の連続的
な値［０，１］によって表わされる。メンバーシップ関
数μＡ　（ｘ）の−例が第１図（Ａ）に示されている。

メンバーシップ関数回路は、ある値の変数Ｘが入力とし
て与えられたときに、そのＸがファジィ集合Ａに属する
度合いを表わす値μｈ　（ｘ）を出力する回路である。

上述のようなファジィ論理回路およびメンバーシップ関
数回路を用いたファジィ制御システムの概念の一例が第
２図に示されている。

ファジィ制御の応用の一例として、従来から人間が豊富
な経験と感とに基づいて操作ないしは制御していた系の
制御を自動化することが考えられている。人間の行なっ
てきた制御の大系はきわめて複雑であるが、それを単純
化していくと、いくつかのまたは数多くの経験則の組合
せとして把握することができる。この経験則は、「Ｏ○
（の状態等）が××であるならば、ΔΔ（の状態等）を
０口せよ」と端的に表現することができる。この経験則
をもう少し複雑にして、「○○が××で。

かつ（または）○×が×Ｏであるならば、△△を０口せ
よ」と発展させるとより一般的となる。この一般的な経
験則の命題形式をファジィ制御システムでは制御則と呼
ぶ。

フィードバック制御システムの用法にしたがって、被制
御系の出力ｅおよびその偏差Δｅを制御入力とし、被制
御系に与える制御出力をΔＵとする。

第２図において、制御則の一例として、制御則１「ｅが
負の小さな値で、かっΔｅが正の小さな値ならば、ΔＵ
を正の小さな値にせよ」が与えられている。この制御則
１を。

ｅ　＃　Ｎ　Ｓ　ａｎｄΔｅ−ＰＳ　　−ａ−ΔｕｍＰ
Ｓと表現する。ここでＮＳは負の小さな値（ｎｅｇａ−
ｔｌｖｅ　ｓｍａｌｌ）を、ｐｓは正の小さな値（ｐＯ
８ｉｔｉＶｅｓｓａｌｌ）を、　ａｎｄは「かっ」をそ
れぞれ意味している。

制御則２として「ｅが正の小さな値で、かっΔｅが負の
小さな値ならば、ΔＵを負の小さな値にせよ」が与えら
れている。これは次のように表現される。

ｅ　−Ｐ　Ｓ　ａｎｄΔｅ−ＮＳ　　→　　Δｕ−”Ｎ
Ｓその他にもいくつかの、ないしは多数の制御則が設定
されている。

制御則１における「ｅが負の小さな値」を判断する上で
、与えられた制御入力ｅ−ｅｏがどの程度の度合で負の
小さな値であるといえるのか。

という設問に対する答がメンバーシップ関数ＩＡ＜ＭＳ
関数ＩＡ＞によって与えられる。メンバーシップ関数Ｉ
Ａはメンバーシップ関数回路（図示路）から得られ、制
御入力ｅが「負の小さな値の集合」に属する度合を表わ
している。第２図にはメンバーシップ関数ＩＡとして、
ｅが負のある値でピークをもつ三角形状の関数が与えら
れており、この関数ＩＡによると、ある制御入力ｅ−ｅ
　ｏ　＝　−０、２がこの集合に属する度合は０．８で
ある。

同じように、制御入力Δｅが「正の小さな値の集合」に
属する度合を表わすメンバーシップ関数１　　＜ＭＳ関
数ＩＢ〉が第２図に示されている。この関数ＩＢもまた
Δｅがある正の値のときにピークとなる三角形状のもの
である。図示しないメンバーシップ関数回路から出力さ
れるこのメンバーシップ関数ＩＢによると、ある制御入
力Δｅ−Δｅｏ−＋０．１がこの集合に属する度合は０
．６である。

制御則１における「ｅが負の小さな値で虹２Δｅが正の
小さな値」の「かつ」の条件は一般にはファジィ論理積
（旧Ｎ）で演算される。この演算ＭＩＮは、具体的には
、その２つの変数のうちの小さい方を選択するものであ
る。したがって、上述のメンバーシップ関数１　の値０
．８と同ＩＢの値０．６とから、旧Ｎの演算結果を表わ
すものとして　０．６が得られる。

制御則１における「ΔＵを正の小さな値にせよ」という
指令もまたメンバーシップ関数く原指令１〉で与えられ
る。この原指令１を表わす関数もまた。ΔＵがある正の
値のときにピーク値１となる三角形状のものが一例とし
て示されている。

原指令１を表わす関数は、メンバーシップ関数発生回路
（図示路）から発生する。

制御則１における「ならば」は、たとえば乗算によって
実行される。上述の旧Ｎ演算によって値０．６が得られ
ている。原指令１の関数にこの０．６を乗じると、ピー
ク値が０．６の三角形状の関数く指令１〉がつくられる
。

「ならば」の演算をＭＩＮによって行なうようにしても
よい。この場合には、破線で示すような台形状の関数が
指令１として得られるであろう。

制御則２においても同じように、与えられた制御入力ｅ
およびΔｅにこの制御則２を適用することにより、く指
令２〉が作成される。他の制御則の適用によって同じよ
うに他の指令も作成されよう。

１つの被制御系に対して上述のように複数の制御則が設
定されるのが一般的である。これらの制御則から導かれ
たそれぞれの指令が、制御出力ΔＵを最終的に得るため
に利用される。そこで。

各制御則から導かれた指令についてファジィ論理和（Ｍ
ＡＸ）の演算が行なわれる。第２図に示されたく推論結
果〉のグラフは、く指令１〉とく指令２〉のＭＡＸ演算
結果を示している。そのうち実線のグラフは、各制御則
の「ならば」の条件として乗算が用いられたもの、破線
の°グラフは「ならば」の条件として旧Ｎの演算が行な
われたものをそれぞれ示している。

このような推論結果を用いて、最後に制御出力ΔＵが決
定される。これをデファジフィケーション（ｄｅｆｕｚ
ｚｉｆｉｃａｔｉｏｎ）という。メンバーシップ関数の
生成を含めて上述の各演算は、ファジィ論理にしたがつ
て「あいまいさ」を包含した状態で行なわれているが、
この段階においては確定した１つの値をもつ制御出力Δ
Ｕを決定しなければならない。

デファジフィケーションは、たとえばく推論結果〉を示
す関数の重み付き平均をとることによって、すなわち重
心の位置を求めることによって行なうことができる。こ
の実施例では、最終的に制御出力ΔＵ−Δｕ　ｏ　−”
０　、１に決定されている。

「ならば」の演算として旧Ｎが行なわれた場合にも、は
ぼ同じ結果が得られるであろう。

く指令１〉の重心の位置とく指令２〉の重心の位置とを
先に求め、これら２つの位置のさらに重みつき平均をと
ることによってデファジフィヶーションを行なってもよ
い。

メンバーシップ関数１．１　等は可変であるＢ ことが好ましい。すなわち、上述のようにして決定され
た制御出力ΔＵによって被制御系の制御を継続する過程
において、制御が適確に行なわれているかどうかを監視
する。もし最適な制御が行なわれていなければ、メンバ
ーシップ関数（その値またはグラフの形）を変更して、
最適な制御を可能とするメンバーシップ関数を追求して
いく。これを一般に「学習機能」という。

（１，４）学習機能を備えたファジィ・システムの概念
（第３図） 第３図は、上述したような学習機能を備えたファジィ・
システムの一例を概略的に示している。

何らかの物理的入力、たとえば上述の制御入力やキー入
力されたデータ等が、入力変換回路１１によって必要に
応じて正規化され、または適当な形態の信号に変換され
る。この変換回路１１は場合によっては不要となろう。

メンバーシップ関数回路群１２には、パラメータ可変の
メンバーシップ関数回路が多数設けられており、変換回
路１１からの入力信号に応じて所定のものが１または複
数個選択され、かつ入力信号に応じたメンバーシップ関
数を表わす信号が出力される。

他方、１または複数のメンバーシップ関数を発生する回
路１５が設けられている。これらの回路１２および１５
からのメンバーシップ関数出力はファジィ論理回路網■
３に入力し、ここで所定のファジィ論理にしたがった演
算が行なわれ、その演算結果が出力される。この回路網
１３の論理およびメンバーシップ関数発生回路１５のパ
ラメータも必要に応じて変更できるものであることが好
ましい。

ファジィ論理回路網１３から出力されるファジィ情報は
そのまま出力となることもあるが、場合によっては上述
のデファジフィケーション回路１４によって何らかの決
定が行なわれ、これが出力となる。

この出力は１表示されたり、上述の制御出力ΔＵとなっ
たり１種々の用途に用いられよう。

ファジィ論理回路網１３またはデファジフィケーション
回路１４の出力は、参照（基準、標準）入力と比較され
る。この参照入力は、学習の正解を表わすものであり、
たとえば熟練したエキスパート、ディジタル・コンピュ
ータによるシミレーション等によって与えられるであろ
う。

制御、記憶回路１６は、上記比較結果に応じて。

その偏差が零になるように、メンバーシップ関数回路ｆ
ｆＦ１２およびメンバーシップ関数発生回路１５の各メ
ンバーシップ関数の形状やパラメータ等を変えたり、フ
ァジィ論理回路網■３内の論理関数の種類や接続を変更
したりする。

このようにして、このファジィφシステムは学習するこ
とによって、常に正しい出力（正解）を発生するように
調整、変更されていく。

（２）発明の概要 （２，１）発明の目的 この発明の目的は、上記（１，３）、（１，４）で述べ
たシステムにおいて用いられるメンバーシップ関数を得
るための回路であって、しかも上記（１，２）で述べた
電流モードで動作するファジィ論理回路に適したメンバ
ーシップ関数回路、とくに外部からの制御信号に応じて
、出力するメンバーシップ関数を変化させることのでき
るプログラマブル・マルチ・メンバーシップ関数回路を
提供することにある。

（２，２）発明の構成と効果 この発明によるプログラマブル・マルチ・メンバーシッ
プ関数回路は、少なくとも１つの２関数回路、少なくと
も１つのＳ関数回路、およびＺ関数回路の出力とＳ関数
回路の出力のファジィ論理を演算するファジィ論理回路
を備えていることを特徴とする。

２関数回路とＳ関数回路に同じ値の入力を与えるために
マルチ・ファンアウト回路を設けることが望ましい。

ファジィ論理回路は、たとえばＭＡＸ　（論理和）回路
、ＭＩＮ　（論理積）回路またはこれらの組合せ等から
構成される。

たとえば、ファジィ論理回路がＭＩＮ回路であれば、こ
のプログラマブル・マルチーメンバーシップ関数回路か
らは、φ関数、１関数、Ｚ関数、Ｓ関数およびπ関数出
力を得ることができる。

また、ファジィ論理回路がＭＡＸ回路であれば、このプ
ログラマブルφマルチ中メンバーシップ関数回路からは
、φ関数、１関数、２関数、Ｓ関数およびＵ関数出力を
得ることができる。

さらにこの発明を発展させ、２組のＺ関数回路とＳ関数
回路を設けると、さらに数多くの種類のメンバーシップ
関数を発生させることができる。

すなわち、第１のＺ関数回路の出力と第１のＳ関数回路
の出力をＭＩＮ回路（またはＭＡＸ回路）の入力として
与え、第２のＺ関数回路の出力と第２のＳ関数回路の出
力とＭＩＮ回路（またはＭＡＸ回路）の出力とをＭＡＸ
回路（またはＭＩＮ回路）にその入力として与える。こ
のように構成することにより、９種類のメンバーシップ
関数を表わす出力をＭＡＸ回路（またはＭＩＮ回路）か
ら得ることができる。

上述のφ関数、１関数、２関数、Ｓ関数、π関数、Ｕ関
数、その他の関数の定義については実施例の説明におい
て詳述する。

この発明によると、上述のように外部から与えられる制
御入力によって種々のファジィ・メンバーシップ関数を
出力させることができるので。

上述したファジィ制御システムのためにきわめて有用で
ある。しかもこのプログラマブル・マルチ争メンバーシ
ップ関数回路は電流モードで動作する。

以下に、この発明の実施例について詳細に説明する。

以下の実施例の説明では、まず種々のタイプのメンバー
シップ関数を明らかにした上で（第４ヒ 図）、基礎となる回路であるＺ関数回路１ｓ関数回路に
ついて説明するとともに（第５図〜第１２図）、勾配の
変更および切替について説明しく第１３薗〜第１８図）
、これらを前提としてこの発明の実施例であるプログラ
マブル・マルチ・メンバーシップ関数回路を明らかにす
る（第１９図〜第２８図）。最後に、参考のために他の
形態のプログラマブル・マルチ・メンバーシップ関数回
路についても説明する（第２９図〜第３８図）。

（３）実施例の説明 （３，１）種々のタイプのメンバーシップ関数とそれら
の定義（第４図） メンバーシップ関数は、一般的には、第１図（Ａ）にそ
の−例が示されているように９曲線で表現されることが
多い。しかし１曲線で表現されるべきかどうかはメンバ
ーシップ関数にとって本質的なことではない。メンバー
シップ関数のより重要な特徴は、それがθ〜１までの連
続的な値をとるというどとである。

他方１回路設計上の観点からいうと、第１図（Ｂ）に示
されているように、メンバーシップ関数を直線の折線で
表現する方が取扱いが容易であり、少数のパラメータで
メンバーシップ関数を特性づけることができ、さらに設
計も簡単となる。

しかも、メンバーシップ関数を折線で表わしても、上記
の特徴が失なわれることはない。

したがって、以下の説明では、すべてのメンバーシップ
を直線またはその折線で表現することとする。

第１図（Ｂ）に示されたメンバーシップ関数は一例にす
ぎない。メンバーシップは他に多くのタイプのものがあ
る。以下にそれらの定義について説明する。

第４図には、　１０種類のメンバーシップ関数が示され
ている。

第１のものは変数Ｘの値に関係なく常に０の値をとる関
数であり、これをφ関数と定義する。

第２のものは、常に１の値をとる１関数と定義されるも
のである。

第３のものは、変数Ｘが小さい領域では１の値をとり、
ある値ＺＢに達すると、一定の勾配で減少し、遂に０に
達し、Ｘがそれよりも大きい領域では常に０の値をとる
関数である。すなわち変数Ｘ軸上に１つの下り勾配をも
つ。これはＺ関数と名付けられる。ｘ−２Ｂをブレーク
・ポイントと呼ぶ。勾配は任意の値をとりうる。Ｚ関数
はブレーク・ポイントＺ８と勾配とによって規定するこ
とができる。ｚ　　−ｏ、ｚＢ＜ｏであっても。

Ｂ これをＮ関数に含ませる。

第４のものは、Ｎ関数を反転した形のものであり、これ
をＳ関数と定義する。すなわち、Ｘ軸上に１つの上り勾
配をもつ。Ｓ関数もブレーク・ポイントＳＢと勾配とに
よって規定される。

第５のものはπ関数と呼ばれるもので、変数Ｘがある領
域にあるときに１の値をとり、Ｘがブレーク・ポイント
ＳＢ２より小さくなるかまたはＺＢ□より大きくなると
一定の勾配で減少し、遂にはＯの値をとり、それよりも
Ｘが小さいおよび大きい領域では常にＯである関数であ
る。台形状の関数ということもできる。π関数は２つの
ブレーク・ポイントＳ　、Ｚ　と勾配とによって特徴づ
Ｂ２　　　Ｂ２ けられる。

特殊な場合にはＳ８２”　ＺＢ□となり、鎖線で示すよ
うに三角形状になる。

第６のものは、π関数を反転したＵ関数と定義されるも
のである。１つの谷をもつ関数ということもできる。Ｕ
関数は、２つのブレーク・ポイントｚ　、Ｓ　および勾
配によって規定され旧　　Ｂｌ る。特殊な場合には鎖線で示す形となる（　Ｚ　、１−
８Ｂｌ）。

メンバーシップ関数の形はさらに復雑になる。

第７番目のものは２台形関数（π関数）に、それよりも
Ｘの大なる領域において上り勾配の関数（Ｓ関数）を組
合せたものであり、Ｎ関数と定義される。これはまた見
方をかえて、谷をもつ関数（Ｕ関数）に、それよりもＸ
の小なる領域において上り勾配の関数（Ｓ関数）を組合
せたものということもできる。いずれにしても、このＮ
関数は３つのブレーク・ポイントＳ　　Ｚ　　Ｓ　およ
り２’　　８２′　Ｂｌ び勾配によって規定される。

第８番目のものはＮ関数を反転したものであってＮ関数
と定義される。これもまた３つのブレーク・ポイントＺ
　　、Ｓ　　、Ｚ　　および勾配によつＢＩ　　　Ｂ２
　　　Ｂ２ て規定される。

第９番目のものはＷ関数と呼ばれ、これは、谷をもつ関
数（Ｕ関数）を２つ組合せたものということもできるし
２台形の関数（π関数）に下り勾配をもつ関数（Ｎ関数
）と上り勾配をもつ関数（Ｓ関数）を組合せたものとい
うこともできるし、さらにＮ関数に２関数を組合せたも
のまたはｌ関数にＳ関数を組合せたものということも可
能である。いずれにしてもＷ関数は、４つのブレーク拳
ポイントｚ　　、ｓ　　、ｚ　　、ｓ　　および勾配Ｂ
Ｉ　　　Ｂ２　　８２　　　Ｂｌ によって規定される。

最後のものはＷ関数を反転したもので１Ｍ関数と定義さ
れる。これもまた４つのブレーク・ポイントｓ　　、ｚ
　　、ｓ　　、ｚ　　および勾配によってＢＩ　　　Ｂ
２　　８２　　　Ｂｌ 規定される。

さらに上記の２以上の関数を適宜組合せることにより、
一層復雑にしたメンバーシップ関数も定義されうろこと
は容易に理解できよう。

第４図においては、変数Ｘの正の領域のみが図示されて
いるが、Ｘの負の領域にも拡張できることはいうまでも
ない。この場合に、上述のブレーク・ポイントも一般的
には負の値をとりうる。

上り勾配、下り勾配１台形、谷等の勾配は任意にとるこ
とが可能であるが１回路設計上は勾配を１（または−１
）とすることが最も簡素となる。

後述するように勾配が１であっても９回路を使用すると
きに縦軸および横軸のレンジを変えることにより任意の
勾配を得ることができる。勾配をあらかじめ定めておく
と、上述の１０の関数は１または複数のブレーク・ポイ
ントのみによって一義的に定めることが可能となる。

（３，２）　Ｚ関数四路（第５図、第６図、第７図、第
８図） 第５図はＮ関数を出力するメンバーシップ関数回路の一
例を示している。ここでは入力変数はｚ、Ｎ関数はｆｚ
で表わされている。また、この回路は電流モードで動作
し、吸い込み入力、吐き出し出力の回路である。吸い込
み入力とは入力端子が回路に流入する形態であり、吐き
出し出力とは出力電流が回路から流出する形態をいう。

電流モードにおいては、変数および関数の正、負は電流
の方向によって、それらの絶対値は電流値によってそれ
ぞれ表わされる。

第５図のメンバーシップＮ関数回路は、プレーり争ポイ
ントＺ、を表わす電流を与える電流源（回路に吐き出し
入力電流を与える）２３と、′ｒｉ流ミラー（ＣＭ）２
５と、１の値の電流を与える電流源（回路に吸い込み入
力電流を与える）２６と、ダイオード２８とから構成さ
れている。電流ミラー２５は２個のＮ　−ＭＯＳ　ＰＥ
Ｔにより構成されている。第５図の回路の各部分を流れ
る電流を表わすグラフが、電流の向きを示す矢印に対応
して示されている。また、出力電流ｆ２のグラフは第６
図に示されている。

入力端子２１には入力変数Ｚ（Ｚ≧０とする）の値を表
わす電流が流入している。入力端子２１と電流ミラー２
５の入力側との間にはワイヤード０Ｒ２４によって電流
源２３が接続され、このワイヤード０Ｒ２４から値Ｚ、
（ＺＢ≧０とする）の電流が流出する。したがって、ワ
イヤード０Ｒ２４から電流ミラー２５に向かってＺとＺ
　との差（Ｚ−ＺＢ）を表わす電流が流れようとする力
七、実際は電流ミラー２５が逆方向電流に対して電流阻
止ダイオードとして働くので、限界差（ＺｅＺ、’）の
電流が流れることになる（グラフ参照）。ここでθはフ
ァジィ限界差の演算を表わし、限界差は次の内容をもつ
。

・・・（１） 電流ミラー２５の出力側からは同じ値の吸い込み電流が
出力される。電流ミラー２５の出力側と出力端子２２と
の間には電流源２６がワイヤード０Ｒ２７によって接続
されている。したがって、ワイヤード０Ｒ２７で４；ｉ
ｌ　−（ＺｅＺＢ）７７）演算カ行すｈ　ｈ　。

この値の電流が出力端子２２から吐き出されるかまたは
吸い込まれようとする（グラフ参照）。しかしながら、
ワイヤード０Ｒ２７と出力端子２２との間には、吐き出
し出力に対して順方向となるダイオード２８が接続され
ているので、端子２２に現われようとする吸い込み出力
電流は０となる。これは１ｅ（ＺｅＺＢ）の演算と等価
である。

以上の動作をまとめると次のようになる。

・・・（２） この動作をグラフで表わしたのが、第６図である。この
２関数の下り勾配は−１である。

なお、ダイオード２８はダイオード接続ＭＯ８ＦＥＴで
代えることができる。

入力電流Ｚが負の場合には（ただしＺｎ≧０）。

電流ミラー２５からワイヤード０Ｒ２４に向かって（Ｚ
＋Ｚ　　）の電流が流れようとするが、電流ミラー２５
がこの電流の流出を阻止するので、電流ミラー２５とワ
イヤード０Ｒ２４との間に流れる電流は０である。した
がって、電流ミラーの出力電流も０であり、出力端子２
２には電流源２６の１の値の電流がそのまま吐き出され
る。

ブレーク・ポイントＺｎが負の場合（ただし２≧０）に
は、ワイヤード０Ｒ２４から電流ミラー２４に（Ｚ＋１
ＺＢｌ）の電流が流入するので、電流ミラー２５の吐い
込み出力電流も（Ｚ＋１ＺＢｌ）となる。したがって、
出力は次のように表わされる。

・・・（３） 第（３）式は、ＺＢが負側にくるように第６図のグラフ
をそのまま左シフトした動作を表わしている。

ブレーク・ポイントＺＢおよび入力電流Ｚがともに負の
場合には、ワイヤード０Ｒ２４から電流ミラー２５７．
：向かッ”Ｃ（ｌ　Ｚ　ｎ　１（１）　Ｉ　Ｚ　ｌ　）
　ノミ流が流入する。したがって、電流ミラー２５の吸
い込み出力電力も（ＩＺＢＩｅｌＺｌ）で与えられ、吐
き出し出力電流は次式で表現される。

・・・（４） 第（４）式もまた。第６図のグラフを左側にシフトした
状態を表現している。

このようにして、第５図の回路はすべてのＺの値および
ＺＢの値に対して適用可能である。

第７図は、バイポーラ・トランジスタ・アレイ（ＲＯＩ
ＩＭ社製ＴＡ７６）を用いて実現した２関数回路を示し
ている。第５図の電流源、電流ミラー等に対応する回路
には同一符号が付けられている。

また、第５図の入力端子２１に代えて入力回路２１Ａが
、出力端子２２に代えて出力回路２２Ａが設けられてい
る。ダイオード２８としては、　ＮＰＮ　トランジスタ
（ＴＡ７８中の１個）のベース・エミッタ間のダイオー
ドが利用されている。

第８図は、第７図の回路を用いて測定した実験結果を示
している。３つの異なるｚＢ　（パラメータ）について
実験が行なわれた。入力端子Ｚ。

ブレーク・ポイント電流Ｚ　　、１の値の電流おより び出力電流ｆｚは、それぞれの回路における抵抗の降下
電圧として測定された。ｆｚ−１０μＡがμｍ１に、ｆ
ｚ−０μ八がμｍ０にそれぞれ対応している。

このグラフから分るように、第７図の回路はきわめです
ぐれた直線性を有しているとともに２回路構成も簡素で
ある。このようなすぐれた直線性は、電圧モードの簡単
な回路では実現不可能であり、これが、電流モードの回
路でメンバーシップ関数回路を実現した大きな理由でも
ある。またー。

第７図の回路では電流ミラーが使用されているので温度
安定性がよく、電流源を除いて抵抗を使用していないか
ら集積化に適している等の特徴がある。

また、第７図および第８図からも分るように。

Ｚ関数回路はＭＯＳ　ＰＥＴのみならずバイポーラ素子
によっても、実用性のきわめて高いものが実現できる。

（３，３）　Ｓ関数回路（ｍ９図、第１０図、第１１図
。

第１２図） メンバーシップＳ関数回路の一例が第９図に示されてい
る。入力変数（入力電流）はＳで、Ｓ関数出力（出力電
流）はｆ８でそれぞれ示されている。ブレーク・ポイン
トを表わす電流Ｓｎは電流源３８によって、値１を表わ
す電流は電流源３６によってそれぞれ与えられる。

Ｓ関数回路と２関数回路との基本的な相違は。

ワイヤード０Ｒ３４（第５図のワイヤード０Ｒ２４に対
応）に入力する電流の向きにある。このワイヤード０Ｒ
３４には、入力電流Ｓが吐き出し入力として、またブレ
ーク・ポイント電流ＳＢが吸い込み入力として与えられ
ている。このために、入力端子３Ｉに与えられる吸い込
み入力電流は電流ミラー３９によってその向きが反転さ
れている。また、ブレーク・ポイント電流源３３は回路
に対して吸い込み入力を与えるものとなっている（第５
図の電流源２３と比較せよ）。

ワイヤード０Ｒ３４と電流ミラー３５とにより５ｎｅｓ
の演算が行なわれる。さらに、ワイヤード０Ｒ３７によ
って１−（ＳＢθＳ）の演算が行なわれる。ダイオード
として作用するダイオード接続ＭＯ３ＰＥＴ　３８によ
って吸い込み出力方向の電流が阻止されるから、結局出
力電流としてｆ　ｓ　””　１　ｅ（ＳＢ□Ｓ）を表わ
す吐き出し出力電流が得られる。この出力電流のグラフ
が第１Ｏ図に示されている。

このＳ関数回路において、ブレーク・ポイントＳ、を負
の値に設定することも可能であるが。

ＳＢく０の場合には、Ｓ≧０の領域では出力電流ｆ　は
常に１の値をとるので、Ｓ、゛を負に設定することに格
別の意味を見い出すことはできない。

Ｓ　Ｂ”０とすれば足りる。

バイポーラ・トランジスタを用いて実現したＳ関数回路
が第１１図に示されている。この図においても、第９図
に示すものと同一機能をもつ回路については同一符号が
付けられている。符号３１Ａは入力端子３１に対応する
入力回路であり、符号３２Ａは出力端子３２に対応する
出力回路である。第１１図の回路の測定された特性（Ｓ
Ｂをパラメータとする）が第１２図に示されている。こ
のＳ関数回路もすぐれた直線を有していることが分る。

（３，４）使用時における勾配の任意設定（第１３図。

第１４図） 第３図において変換回路１１が示されているように、一
般にメンバーシップ関数の議論においては、物理的量の
入力値をその最大値（または回路の許容値）を用いて正
規化し、その正規化された値が入力値として用いられる
。たとえば、身長Ｈを取扱う場合には、その最大値（た
とえば２ｍ）Ｈを用いて、身長入力が、　Ｈ／Ｈで正規
ｓａｘ　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　ｗａｘ化される。

一例として、集合「背の高い人」のメンバーシップ関数
μ８１１が第１３図（Ａ）にＳ関数として、集合「背の
低い人」めメンバーシップ関数μＺｌｌが第１３図（１
３）に２関数としてそれぞれ示されている。

これらのメンバーシップ関数の横軸（変数）はＳ−Ｈ／
Ｈ、Ｚ−Ｈ／Ｈとして表現されａｌａＸ　　　　　　　
　　　　　　　　　■ａｘている。

したがって１回路上において、最大値Ｈ４ＩａＸ 何μＡに対応させ、関数のグレード１を何μＡに対応さ
せるかによって、メンバーシップ関数の実効的な勾配、
すなわちＳ関数の上り勾配およびＺ関数の下り勾配を任
意の値に設定することが可能である。上述した電流ミラ
ーを用いた２関数回路およびＳ関数回路では、（出力電
流）／（入力電流）の勾配は必ず−１または１となって
いるが。

その使い方次第で任意の勾配を得ることができる訳であ
る。

勾配を実質的に変化させた例が２関数を用いて第１４図
に示されている。第１４図（Ａ）は、Ｈを１ａＸ １００μＡに、グレード１をｌＯμＡにそれぞれ対応さ
せたときの集合「背の低い人」のメンバーシップ関数を
示している。このようなメンバーシップ関数に対して勾
配をそのＬ／２にしたいときには。

ｍ１４図（Ｂ）に示すように、Ｈを５０μＡに対応ｆｌ
ａｘ させればよい。また、勾配を１／４にしたいときには、
第１４図（Ｃ）に示すように、Ｈを２５μＡに瞑ａｘ 対応させればよい。

以上のようにして、上述したメンバーシップ関数発生回
路の勾配が＋１または−１に固定されていたとしても９
その使い方次第で任意の勾配を設定できることが分る。

（３，５）勾配の切替制御（第１５図、第１６図、第１
７図。

第１８図） 回路構成上においてメンバーシップ関数の勾配を変化さ
せることも可能であることを次に説明する。

第１５図は、第５図に示されたＺ関数回路における電流
源２３．ワイヤード０Ｒ２４および電流ミラー２５を取
出し、電流ミラー２５を変形して電流ミラー２５Ａとし
た構成を示している。

電流ミラー２５Ａは１面積の等しい２つの出力用ドレイ
ンをもつ電流ミラー４１と、これら２つの出力用ドレイ
ンの並列接続をスイッチングするためのＮ　−ＭＯＳ　
ＰＥＴ　４２とから構成されている。ＦＩＥＴ　４２は
制御端子４３に与えられる制御信号Ｖ。によってオン、
オフ制御される。

この電流ミラー２５Ａの出力信号ｚ　ｅ　ｚ　ｎのグラ
フが第１６図に示されている。制御信号ＶｃをＬレベル
にすると、　ＰＥＴ　４２はオフであるから、電流ミラ
ー２５Ａの出力電流の勾配は１である。この場合には、
電流ミラー２５Ａは第５図に示された電流ミラー２５と
同じ機能をもつ。制御信号Ｖ。ＧＨレベルにすると、　
ＰＥＴ　４２がオンとなり、電流は２つの出力用ドレイ
ンに流れ、結果的に２倍の出力電流が流れることになる
から、その勾配は２となる。

したがって、このような電流ミラー２５Ａを第５図の電
流ミラー２５に代えて用いると、制御信号Ｖｃのレベル
によって勾配を切替えることのできる２関数回路が実現
する。勾配が２となったときの２関数回路の人、出力特
性が第６図に破線で示されている。

２種類の勾配に限られることなく任意の数の勾配を切替
えることが可能である。第１７図は、Ｓ関数回路の一部
を示すものであり、ここでは第９図の電流ミラー３５が
電流ミラー３５Ａで置替えられている。電流ミラー３５
Ａにおいて、電流ミラー４４は３つの出力用ドレインを
もち、これらの出力用ドレインは並列に接続されている
とともに、そのうちの２つにスイッチング素子としての
ＰＥＴ　４５．４６が接続されている。ＰＥＴ　４５．
４６はそれらの制御端子４７．４８に与えられる制御信
号ｖ　、■　によっＣＩ　　　Ｇ２ てオン、オフ制御される。

第１８図に示すように、２つのＦＥＴ　４５．４６の両
方がオフ（ｖＣｌ”ＶＯ２”＝Ｌ）の場合には出力電流
の勾配は−１であり、いずれか一方がオンとなると（Ｖ
　　−Ｈ，ｖ　　−ｔ、またｉ、ｔＶ　　−Ｌ、　ＶＯ
２−Ｈ）ＣＩ　　　　　　　Ｃ２Ｃ１ 勾配は一２９両方がオンになるとくｖＣｌ”ＶＯ２”＝
Ｈ）勾配は−３となる。

（３，１３）プログラマブル・マルチ・メンノく一シ・
ツブ関数回路（第１９図、第２０図、第２１図）上述し
た１０個のファジィ・メンノく一シ・ツブ関数のうちＭ
−関数を除く９個の関数を自由にプログラムできる（ま
たは外部から制御できる）マルチ・メンバーシップ関数
回路が第１９図に示されて０る。この関数回路は、マル
チ・ファンアウト回路５０、第１のＺ関数回路（Ｎｏ、
ｌ）　５１．第２のＺ関数回路（Ｎｏ、２）　５２．第
１のＳ関数回路（Ｎｏ、１）　５３゜第２のＳ関数回路
（Ｎｏ、２）　５４．１Ｎ（ファジィ論理積）回路５５
およびＭＡＸ　（ファジィ論理和）回路５Ｇから＋７４
成されている。変数（入力）はＸで、最終的に得られる
関数（出力）はｆｘで与えられている。

マルチ・ファンアウト回路５０は、１つの入力端子Ｘか
ら、これと同じ値でかつ同じ向きの複数（ここでは４つ
）の電流Ｘを生成するものであり、その具体的構成の一
例が第２０図に示されている。この回路は、入力電流の
向きを反転するための電流ミラー５８と、この電流ミラ
ー５８の出力側に接続され、入力電流と同じ値でかつ逆
向きの複数（４つ）の出力電流を発生する多出力（マル
チ・ドレイン）電流ミラー５９とから構成されている。

マルチ・ファンアウト回路５０の４つの出力電流Ｘはそ
れぞれＺ関数回路５１．５２．　　Ｓ関数回路５３、５
４に入力している。Ｚ関数回路５１．５２はそれぞれ第
５図に示すものと同じであり、それらのブレーク・ポイ
ントはＺ　、Ｚ　で、出力電流８１　　　Ｂ２ はｆ　　　、ｆ　　　でそれぞれ表わされている。５Ｚ
ＸＩ　　　ＺＸ２ 関数回路５３．５４はそれぞれ第９図に示すものと同じ
であり、それらのブレーク・ポイントはＳＢｌ’Ｓ　で
、出力電流はｆ　　　、ｆ　　　でそれぞれ表Ｂ２　　
　　　　　　　ＳＸＩ　　　ＳＸ２現されている。した
がって、勾配はここでは１゜−１である。

第２の２関数回路５２の出力ｆ　　および第２のＸ２ Ｓ関数回路５４の出力ｆ　　はＭＩＮ回路５５に与えら
Ｘ２ れる。第２１図（Ａ）に示されているように、これらの
回路５２．５４のブレーク・ポイントがＳＢ２≦ＺＢ２
の条件を満たしたとすると、これらの回路５２．５４の
出力の旧Ｎ演算結果は台形上の関数すなわちπ関数とな
る。このπ関数（旧Ｎ回路５５の出力）をｆ　　で表わ
す。旧Ｎ演算は、複数の入力値（こπ　Ｘ こては２入力値）のうち最も小さい値（小さい方の値）
を選択する演算であるからである。

旧Ｎ回路５５の出力ｆ　　、ならびに第１のＺ関π　Ｘ 数回路５１の出力【　　および第１のＳ関数回路５３Ｘ
Ｉ の出力ｆ　　はＭＡＸ回路５６に与えられる。ＭＡＸは
ＳＸＩ 複数の入力値の最も大きい値を選択する演算である。関
数のグレード１に対応する電流値を１゜とする。第２１
図（Ａ）を再び参照して、ＺＢ、＋２Ｉ。

≦Ｓ　、Ｚ　≦Ｓ　−２■ｏの条件を満足するより２　
　　　Ｉ３２　　　　Ｂｌ うにこれらのブレーク・ポイントを選択すると。

ＭＡＸ回路５６の出力はＷ関数を表わす。

これらの関数回路５１〜５４における電流ミラー（第５
図の符号２５．第９図の符号３５）を、勾配の切替可能
な電流ミラー（第１５図の電流ミラー２５Ａなど）に置
き換えることが可能である。このようにした場合の制御
端子に与えられる制御信号が第１９図にはｖ、ｖ、ｖ　
　　ｖ　　で与えられていＺＩ　　　Ｘ２　　　Ｓｌｏ
　Ｘ２ る。これらの制御信号のレベル設定によって、たとえば
第２１図（Ｂ）に示すようにＷ関数の４つの勾配の任意
のものを独立に１以外の値にすることが可能である。第
２１図（Ｂ）　ハＶ　　−Ｖ　　−Ｈ，Ｖ。

ＺＩ　　　　　５２ −Ｖ８Ｉ−Ｌに設定した状態を示している。勾配の切替
は以下に述べる任意の関数においても可能であることは
いうまでもない。

次に、第１９図の回路がブレーク・ポイント値の設定に
応じて９個のファジィ・メンバーシップ関数を実現でき
ることを示す。第４図および第２１図（Ａ）を参照して
話を進める。

また、以下の説明でＨｌは入力電流の最大値に上述の■
。（たとえばｌＯμＡ）を加えた値（［最大入力電流値
］＋Ｉｏ）よりも大きな値に設定することを意味し、Ｌ
　は−Ｉｏ以下の値に設定す■ ることを意味する。Ｄ、Ｃ，はドント・ケア（Ｄｏｎ’
ｔＣａｒｅ）　＋　すなわちいかなる値でもよいことを
示す。

第１９図の回路が９個の関数回路のそれぞれを実現する
条件は次の通りである。

φ関数 Ｚ　　−Ｌ　　、　　Ｓ　　−Ｈ、５Ｂ２−Ｈ，。

ＢＩ　　　Ｉ　　　Ｂｌ　　　１ Ｚｎ２諺り、Ｃ。

または。

Ｚ　　−Ｌ　　、　　Ｓ　　−Ｈ、Ｚｎ２−Ｌ、。

ＢＩ　　　Ｉ　　　Ｂｌ　　　ｌ Ｓ　Ｂ２−　Ｄ、Ｃ。

１関数 Ｚ　　−Ｈ、他（すなわちＺ　　、Ｓ　　、Ｓ　　＞Ｂ
ｌ　　　ｌ　　　　　　　　　８２　　１３１　　　Ｂ
２はり、Ｃ。

（ここでＺＢｌは、最大入力電流値よりも大きければよ
いが、制御信号の種類を増大させないようにするために
充分条件としてＺ　　−Ｈ，としＢま た。） または、Ｓ−Ｌ、他はり、Ｃ。

、ａｌｌ （Ｓ　ｕ　ｔはＯＡ以下であればよいが、制御信号の種
類の増大を抑える意味でＳＢニーＬ１とした。）または
、Ｓ　　−Ｌ　　、Ｚ　　−Ｈ、他はり、Ｃ。

８２　　　１　　　　　Ｂ２　　　１ （上記と同じように、Ｓ、２はＯＡ以下であればよ＜、
Ｚｎ２は最大入力電流以上であればよい。） ｌ関数 Ｓ　　−Ｈ、Ｓ　　−Ｈ、Ｚｎ２−Ｄ、Ｃ。

旧　　　Ｉ　　　　Ｂ２　　１ （この場合”ＢＬがブレーク・ポイントとなる。） または、Ｓ　　−Ｈ、Ｚ　　−Ｌ　　、Ｓ　　−Ｄ、Ｃ
。

ＢＬ　　　　Ｉ　　　　　Ｂ２　　　１　　　　　Ｂ２
（この場合もＺＢｌがブレーク・ポイントとなる。） または、　　Ｓ　　−Ｈ、Ｓ　　−Ｌ　　、　　ＺＢｌ
−Ｌ。

Ｂｌ　　　　　ｌ　　　　　Ｂ２　　　　１（この場合
、Ｚｎ２がブレーク・ポイントとなる。また、Ｓ８２は
ＯＡ以下であればよい。）。

Ｓ関数 Ｚ　　−Ｌ　　、　　Ｚ　　−Ｌ　　、　　５Ｂ２−Ｄ
、Ｃ。

ＢＩ　　　Ｉ　　　８２　　１ （この場合、Ｓ８１がブレーク・ポイントとなる。） マタは、Ｚ　　−Ｌ　　、Ｓ　　−Ｈ、Ｚ　　−Ｄ、Ｃ
。

Ｂｌ　　　　　ｌ　　　　　Ｂ２　　　　１　　　　８
２（この場合もＳＢｌがブレーク・ポイントとなる。） または、Ｚ　　−Ｌ　　、Ｓ　　”　Ｈ、Ｚ　Ｂ２　”
”　ＨＩＢｌ　　　　　ｌ　　　　　ＢＩ　　　　　Ｉ
（この場合はＳＢ２がブレーク・ポイントとなる。Ｓ８
゜は最大入力電流値よりも大きな値であればよい。） π関数 Ｚ　　−Ｌ　　、Ｓ　　−Ｈ、Ｓ　　、５Ｚ８１　　１
　　　Ｂｌ　　　ｌ　　　８２　　　Ｂ２（ブレーク・
ポイントはＳＢ２とＺｎ２である。

ＳＢ２”’　Ｚ８２の場合には、第４図に鎖線で示すよ
うに三角形状となる。） Ｕ関数 Ｓ　　−Ｈ、Ｚ　　−Ｄ、Ｃ，ＺＢｌ＋ＩＯ≦５Ｂｌ−
８２１Ｔ３２ ＩＯ （ブレーク・ポイントはＺＢｌとＳ８１である。

ＺＢＩ＋ｌ０−８Ｂ１−ＩＯの場合には、第４図に鎖線
で示す形となる。） または、　　Ｚ　　−Ｌ　　、　　Ｓ　　−Ｄ、Ｃ，Ｚ
Ｂｌ＋ｌ０Ｂ２　　１　　　Ｂ２ ≦５Ｂｌ−ＩＯ Ｎ関数 Ｚ−Ｌ、Ｓ　　ＳＺ　≦Ｓ　　−２１ ＢＩ　　　Ｉ　　　８２　　８２　　　ＢＩ　　　　Ｏ
（ブレーク・ポイントはＳ　　、Ｚ　　、Ｓ　　であり
２　　　Ｂ２　　　Ｂｌ る。） ｌ関数 Ｓ　　−Ｈ、Ｚ　　＋２１　　≦Ｓ　≦ＺＢＬ　　　　
　１　　　　　８１　　　　　　０　　　　　　Ｂ２．
１３２（ブレーク・ポイントはＺ、ＳＺ　　でありＩ　
　　Ｂ２’　　８２ る。） Ｗ関数 ＺＢｉ　”　２１０　ｓ　Ｓ　Ｂ２≦ｚＢ２≦５Ｂｌ−
２１０（上述した通りである。） 第１９図において、符号５５で示された回路をＭＡＸ回
路に、同５Ｂを旧Ｎ回路にそれぞれ置きかえることによ
って、第４図のｌＯ関数のうちＷ関数を除く９関数を実
現できることは容易に理解できよう。

（３，７）旧Ｎ回路とＭＡＸ回路（第２２図、第２３図
、第２４図、第２５図、第２６図、第２７図、第２８図
）第１９図のプログラマブル争マルチ・メンバーシップ
関数回路で用いられている旧Ｎ　（ファジィ論理積）回
路およびＭＡＸ　　（ファジィ論理和）回路の詳細は、
出願人による出願（たとえば特願昭５９−５７１２１）
に記載されているが、ここに簡単に説明しておく。

旧Ｎ演算は次のように定義される ・・・（５） ここでμ　、μ　はメンバーシップ関数をそれＹ ぞれ表わしている。

旧Ｎ回路をＭＯＳ　ＦＥＴで実現した回路が第２２図に
示されている。入力電流は便宜的にμ　、μ　でＹ 表わされ、出力電流（旧Ｎ演算結果）はμ２で与えられ
ている。

入力端子μ、は電流ミラー６１でその向きが反転される
。入力電流μＹは電流ミラーＧ６と０７とからなるマル
チ・ファンアウト回路に入力し、これによって等しい値
の２つの電流μＹが生成される。

ワイヤード０Ｒ６２には吐き出し入力端子μＸと吸い込
み入力端子μＹとが与えられ、このワイヤード０Ｒ６２
は電流ミラー６３に接続されている。

電流ミラー６３はダイオードとしても作用し、ワイヤー
ド０Ｒ６２と電流ミラー６３とによってファジィ限界差
回路が構成されている。したがって、？ＩＳａミラー６
３の吸い込み出力電流は次式で与えられる。

・・・（Ｇ） 同じように、ワイヤード０Ｒ６４とダイオード６５とに
よって限界差回路が構成され、この旧Ｎ回路の吐き出し
出力電流は次式で与えられる。

・・・（７） 第（７）式は第（５）式と同じである。

旧Ｎ回路をバイポーラ中トランジスタによって構成した
例が第２３図に示されている。第２２図の回路との対比
から、第２３図の回路が旧Ｎ演算を行なうことは容易に
理解できよう。

第２４図は第２３図の回路の人出力特性の測定結果を示
している。一方の入力μＹがパラメータとして用いられ
ている。第２３図の回路において、　ＰＮＰトランジス
タとしてはＴＡ５７が、　ＮＰＮ　トランジスタとして
はＴＡ７Ｂがそれぞれ使用された。

第１９図において１Ｍ＾Ｘ回路５６の入力は３つである
。一般に２入力のＭＡＸ回路は簡単に構成することがで
きる。３入力のＭＡＸ回路を構成するには。

第２５図に示されているように、２入力のＭＡＸ回路５
１ｉＡ、　５６Ｂを２段に接続すればよい。

第２６図は、２入力のＭＡＸ回路（５６Ａまたは５６Ｂ
）をＭＯＳ　ＰＥＴを用いて構成した例を示している。

ファジィＭＡＸ演算は次式で定義される。

・・・（６） 入力端子μＹは２出力電力ミラー７１に入力し。

これによって入力電流と方向が逆の２つの電流μｙが生
成され、一方はワイヤード０Ｒ７２に入力し、他方は電
流ミラー７５でその向きが再び反転されワイヤード０Ｒ
７４に与えられる。

ワイヤード０Ｒ７２には入力電流μＸも入力している。

ワイヤード０Ｒ７２とダイオード７３とにより限界差回
路が構成されダイオード７３からは次式で与えられる電
流が出力され、ワイヤード０Ｒ７４に流れていく。

・・・（９） ワイヤード０Ｒ７４において、この電流μＸθμ　に電
流μ、が加算されるから、結局、出力型流μＺは次のよ
うになる。

・・・（ｌＯ） 第（１０）式は第（６）式と同じ内容を表わしている。

第２７図は、　ＭＡＸ回路をバイポーラ・トランジスタ
で構成した例を示している。第２７図において。

第２６図に示すものと対応するものには同じ符号にＡを
付けて示しである。第２７図の回路は第２６図の回路と
全面的には対応していない。第２６図の２つの電流ミラ
ー７１．７５が第２７図では３つの電流ミラー７Ｂ、　
７７、７８によって置換されている。

複数のコレクタをもつバイポーラ・トランジス夕によっ
て多出力電流ミラーを構成した場合に。

いずれか少なくとも１つの出力用コレクタが開放される
とそのコレクタに飽和が生じ、他の出力用コレクタの出
力電流に誤差が生じる。いかなる場合にも多出力電流ミ
ラーのコレクタに飽和を生じさせないようにするために
は、ある程度のコレクタ・エミッタ電圧を確保すること
が必要である。

第２７図の回路は、電流ミラー７８のような入力抵抗の
小さい回路を多出力電流ミラー７７のコレクタに接続す
ることにより、コレクタの飽和を防止している。多出力
電流ミラーにおけるコレクタの飽和を回避するための対
策については、出願人による特許出願、特願昭５９−２
８３３８８に詳述されている。

第２７図のＭＡＸ回路のμＹをパラメータとする人出力
特性のａｐ１定結定結−例が第２８図に示されている。

（３，６）簡略化されたプログラマブル・マルチ・メン
バーシップ関数回路（第２９図、第３０図）第２９図は
、Ｓ関数回路を基調として簡略化されたプログラマブル
・マルチ・メンバーシップ関数回路を示している。ここ
では、　　ｐ　−ＭＯＳ　ＰＥＴが使用されている。し
たがって、第９図に示すＳ関数回路とは電流の向きが逆
になっている。また、入力電流はＸｌ、出力電流は２で
示されている。

多出力電流ミラー８１は１つの入力端子Ｘ、からこれと
同じ値でかつ向きが逆の３つの電流ＸＩを生成する。こ
れらの電流Ｘ、は以下に述べる３つの回路の入力電流と
なる。

第１のＳ関数回路は、ワイヤードＯＲ８４，電流ミラー
８５．ワイヤード０Ｒ８７およびダイオード接続ＭＯ８
ＦＩＥＴ　８８から構成されている。第９図と対比する
と、これらの素子はワイヤードＯＲ３４，電流ミラー３
５．ワイヤード０Ｒ３７およびダイオード接続ＭＯＳ　
ＦＩＥＴ３ｇにそれぞれ対応する。ワイヤード０Ｒ８４
にはブレーク・ポイントとしてＸ１千１の値の吐き出し
入力端子が与えられている。第９図との対比から、およ
び第２９図の電流の向きを示す矢印に対応して表わされ
たグラフから、この第１のＳ関数回路の動作は容易に理
解できよう。

第２のＳ関数回路は、ワイヤードＯＲ９４，電流ミラー
９５．ワイヤード０Ｒ９７および電流ミラー９８から構
成されている。電流ミラー９８はダイオード作用ととも
に電流の向きを反転する作用をもつ。

ブレーク・ポイントはＸ２であり、説明の便宜上。

ｘ　　−１≧Ｘｌ＋１の条件を満たすものとする。

さらに、ブレーク・ポイントＸ　　　（Ｘ　　≧Ｘ　２
　）から上り勾配（勾配は１）の値をもつ関数（以下、
これを上り勾配関数という）を発生する回路が設けられ
、この回路は、ワイヤード０Ｒ９２とダイオード接続Ｍ
Ｏ３ＰＥＴ　９３とから構成されている。

ワイヤード０Ｒ９２に、ｘ３の値の吐き出し入力端子が
与えられている。

この上り勾配関数回路の出力電流は、ワイヤード０Ｒ９
６において第２のＳ関数回路に入力している。このワイ
ヤーＦＯＲ９Ｂでは、上り勾配関数回路の出力電流が減
算され、かつ電流ミラー９Ｂによって逆方向電流が阻止
されるので、電流ミラー９８の出力電流はπ関数を表わ
すものとなる（ブレーク・ポイントｘ　　、ｘ　　）。

このπ関数を表わす電流は、ワイヤード０Ｒ８Ｇにおい
て第１のＳ関数回路に入力し、そこを流れる電流から減
算される。したがって、出力電流Ｚは、あたかもＳ関数
からπ関数が減算された形となり、これはＮ関数を表わ
している。

第２９図の回路において、ダイオード接続ＭＯ３ＦＥＴ
９９および８９が追加されている。これらのＦ［ＥＴは
次のように働く。すなわち、電流ミラー８１とダイオ−
）’　接続ＭＯ３ＦＥＴ　９３のソース・ドレイン間に
は、電流ミラー９８およびダイオード接続ＭＯＳ　ＰＥ
Ｔ９９のソース・ゲート間のしきい値電圧が加わり。

これらの正常な動作を可能にする。また、ダイオード接
続ＭＯ３ＰＥＴ　９９と電流ミラー９８のソース・ドレ
イン間には２個のダイオード接続ＭＯＳ　ＰＥＴ　Ｈと
８９のソース・ドレイン間の電圧（すなわち、これらの
しきい値の和）が加わり、正常な動作を可能にしている
。

第２９図の回路は、−ヒ述した【０個の関数のうちＺ関
数、Ｗ関数およびＭ関数を除く７個の関数を。

次のようにして実現することができる。

φ関数 ｘ　　−Ｈ，、ｘ２．ｘ３＝Ｄ、Ｃ。

■ （Ｈは、［最大入力電流コ＋■ｏに設定することを意味
する。Ｉｏはグレード１に対応する電流値である。φ関
数の場合には＋Ｘ１≧【最大入力電流］であればよい。

） または、ｘ　　−Ｌ　　、ｘ　　＝Ｈ、ｘ　　−Ｄ、Ｃ
１（Ｌ　は−■。に設定することを意味する。φ関数の
場合にはｘ２≦０であればよい。またＸ　≧［最大入力
電流］であればよい。）１関数 ｘ　　−Ｌ　　、　　ｘ　　−Ｈ、ｘ　ａ　＝Ｄ　、　
Ｃ。

１　　ｌ　　２　１ または、ｘ　　−Ｌ　　、ｘ　　−Ｌ　　、ｘ　　−Ｄ
、Ｃ。

π関数 Ｘ　″Ｌ　　、　　ｘ　　＝　Ｈ！ （Ｘ　≧［最大入力電流］であればよい。

ｘ　　−１がブレーク・ポイントとなる。）Ｓ関数 ｘ　　−Ｈ、ｘ　ａ　−Ｄ　−Ｃ− （ｘ　１＋　１がブレーク・ポイントとなる。）または
、Ｘ　■Ｌ　、ｘ２１１＝ＩＬ１（Ｘ　２≦０であれば
よい。ｘ３千１がブレーク・ポイントとなる。） π関数 Ｘ３″″Ｈ１ （Ｘ　ａ≧［最大入力端子］であればよい。

ｘ　　＋１．Ｘ２　１がブレーク・ポイント。）Ｕ関数 Ｘｔ　″Ｌ１ （ｘ２．ｘ３がブレーク・ポイント。）Ｎ関数 」１述の条件、すなわち ｘ　　＋２≦ｘ２≦ｘ３＋２ 第２９図の回路はＳ関数回路を基調としている。

π関数回路を基調とすることによっても、簡略化された
プログラマブル・マルチ管メンバーシップ関数回路を実
現することができる。すなわち、第３０図（Ａ）に示す
ような値をもちかつｘｌをブレーク・ポイントとするＺ
ｆ！］数回路を上述の第１のＳ関数回路に代えて設ける
。そして、このπ関数から、第３０図（１３）に示すよ
うなπ関数を減算すれば、第３０図（Ｃ）に示すように
し１関救出力がｉすられる。たたし＋Ｘ２≦ｘ３≦Ｘ＋
　　　１が条件である。

このような回路においては、Ｘ　　、Ｘ　　、Ｘの条件
を変えることにより、上記１０関数のうちＮ関数、Ｗ関
数およびＭ関数を除く７種類の関数が実現できるのは容
易に理解できよう。

（３，９）拡張されたプログラマブル・マルチ・メンバ
ーシップ関数回路（第３１図、第３２図、第３３図） 第３１図は、第２９図のメンバーシップ関数回路を拡張
したものである。拡張には２つの意味がある。その１つ
は、２種類のグレードα、βを設けた点である。上述の
すべての回路においては、最大グレードは常に１に固定
されていたが、１〜０の間で可変な値α、βが新たなグ
レード・パラメータとして用意されている。もう１つは
、第３’１図の出力電流Ｚのグラフからも分るように、
新たなグレード・パラメータの導入にともなってＭ型の
変形ともいうべき新しいメンバーシップ関数形態を創設
した点にある。

第３１図において、第２９図に示すものと同一素子には
同一符号にＡを添えて示しである。以下、第２９図に示
すものと異なる点についてのみ説明する。

多出力電流ミラー８１Ａは４つの入力端子ｘ８を■ 生成するものとなっている。

第１のＳ関数囲路において、ワイヤード０Ｒ８４Ａには
値Ｘ１の吐き出し入力電流が与えられている。ワイヤー
ド０Ｒ８７Ａにはαの値の吐き出し入力電流が与えられ
ている。

第１のＳ関数回路の２つのワイヤード０Ｒ８７Ａと８６
Ａとの間に、新たにワイヤード０Ｒ８９が設けられここ
に、新たに設けられた上り勾配関数回路（第１の上り勾
配関数回路）の出力電流が流入している。この第１の上
り勾配関数回路は、ワイヤード０Ｒ８２とダイオード接
続ＭＯ３Ｉ’ｌ：Ｔ　８３とからなり、そのブレーク・
ポイントはＸ４である。

したがって、第１のＳ関数回路と第１の上り勾配関数回
路とによって、第１のπ関数（ブレーク・ポイントＸ１
．Ｘ４．　　グレードはα）が生成される。

第２のＳ関数回路において、そのワイヤード０Ｒ９４Ａ
にはＸ２＋βの吐き出し入力端子が与えられ、ワイヤー
ド０Ｒ９７Ａにはβの吐き出し入力電流が与えられてい
る。

このＳ関数回路に付属した上り勾配関数回路（第２の上
り勾配関数回路）のワイヤード０Ｒ９２ＡにはＸａ−β
の吐き出し入力電流が与えられている。電流ミラー９９
はβの吐き出し入力を吸い込み入力に反転するためのも
のである。

ワイヤード０Ｒ９４Ａ、　９７Ａおよび９２Ａに与えら
れるβの値の３つの入力電流は、多出力電流ミラー（図
示路）によって生成することができるのはいうまでもな
い。

第２のＳ関数回路および第２の上り勾配回路によって、
Ｘ２＋βおよびＸａ−βにブレーク・ポイントをもちか
つグレードがβの第２のπ関数が発生する。

上述の第１のπ関数から第２のπ関数がワイヤードＯＲ
８１３Ａで減算される結果、最大グレードがαで中央部
にβのへこみをもつＭ関数が得られる。ただし、α≧β
、ｘ　　；ｉ；ｘ　　、ｘ２＋２β≦Ｘ　≦Ｘ４の条件
が必要である。

第３１図の回路は、上述の１０関数のうちＷ関数を除く
９関数を生成するように制御することが可能であること
に加えて、αとβの設定によってそれらの変形をつくる
こともできる。

念のために、９関数からφ関数と１関数を除く６つの関
数を発生させる充分条件について示しておく。

Ｎ関数 Ｘ　　Ｗ　Ｘ　　−ｍ　Ｘ　　−ｍ　Ｌ、　　（Ｚ　ｓ
−１，β−Ｄ、Ｃ。

（Ｘ　４がブレーク・ポイントとなる。）または、ｘ−
Ｌ、　　α−１，β−１，Ｘａ−Ｘ４”ＨＩ （Ｘ　２がブレーク・ポイントとなる。）Ｓ関数 ｘ　　　−ｘ　　　−ｘ　　　ｍＨ、ａ−１，β−り、
Ｃ。

２　　　　３　　　　４　　　　　Ｉ （ｘ　Ｉがブレーク・ポイントとなる。）または、ｘ　
　−ｘ−Ｌ、　　α−β−１，Ｘ４″Ｈ１ （Ｘ　３がブレーク・ポイントとなる。）π関数 α−１，β−０，ｘ　　、　　ｘ　　−Ｄ、Ｃ。

（Ｘ　　、Ｘ４がブレーク・ポイントとなる。）または
、ｘ−ｘ−Ｈ，α−β四１ （ｘ　　、Ｘ　２がブレーク・ポイントとなる。）また
はｘ　　−ｘ　　−Ｌ　　、　　α−β−１（Ｘ　　、
Ｘ　４がブレーク・ポイントとなる。）Ｕ関数 ｘ−Ｌ、ｘ−Ｈ，αフβ＝１ １１４＋ （ｘ　　ｒ　　ｘ　ａがブレーク・ポイントとなる。）
Ｎ関数 ｘ　　ｍＨ、α−β−１ （Ｘ　、Ｘ　、Ｘａがブレーク・ポイントとなる。） Ｎ関数 ｘ　　−Ｌ　　、　　α−β＝１ （Ｘ、Ｘ、Ｘ４がブレーク・ポイントとなる。） Ｍ関数 α≦Ｘ　≦ｘ、ｘ＋２β≦Ｘ　≦ｘ　　、α一β−１ （ｘ　　、ｘ　　、ｘ　　、ｘ４がブレーク・ポイント
となる。） 第３１図の回路もまたＳ関数を基調としているが。

Ｎ関数を基調とすることによっても、拡張されたプログ
ラマブルΦマルチ・メンバーシップ関数回路を実現でき
るのはいうまでもない。

第３２図は、第３１図の回路を変形し、勾配を１と２と
の間で切換えることができるようにしたものである。第
３１図の電流ミラー８５Ａ、　９５Ａは勾配切替可能な
電流ミラー８５Ｂ、　９５Ｂでそれぞれ置換されている
。これらの電流ミラー８５Ｂ、　９５Ｂは第１５図の電
流ミラー２５Ａ、第１７図の電流ミラー３５Ａと同じも
のである。

ダイオード接続ＦＥＴ　８３．９３Ａもまた。勾配切替
可能な電流ミラー１１３Ｂ、　９３Ｂで置きかえられか
つ電流の向きを修正するためにそれらの前段に電流ミラ
ー８３Ｃ，９３Ｃがそれぞれ設けられている。

ワイヤード０Ｒ９４Ａ、　９２Ａには簡略化のためにそ
れぞれ電流Ｘ　　、Ｘ　　が与えられている。

電流ミラー８５Ｂ、　８３Ｂ、　９５Ｂ、　９３ＢはＰ
　−ＭＯＳＦＥＴで構成されているから、それらの制御
電圧信号ＶＣ１””　ＶＯ２がＬレベルになるとスイッ
チング用ＦＥＴがオンとなり、′勾配が２または−２と
なり。

出力電流Ｚは第３３図に破線で示す形となる。もちろん
、制御電圧Ｖ。１〜■ｏ４はトロ互に独立に調整できる
のはいうまでもない。

（３，１０）クリスプ集合に適用可能なＳ関数回路（第
３４、　３５図） 第３４図の回路は、Ｓ関数回路（第９図または第３２図
）をクリスプ集合にも適用できるように改良したもので
ある。またここでは、勾配の切替回路が設けられている
。第９図（または第３２図）との対比において、ワイヤ
ードＯＲ１０４が同３４（または８４Ａ）に、切替可能
な電流ミラー１０５が電流ミラー３５（または８５Ｂ）
に、ワイヤードＯＲ１０７が同３７（または８７Ａ）に
、ダイオード＋０８がダイオード接続ＰＵＴ　３ｇ　（
または８６）にそれぞれ対応している。勾配の切替は制
御信号ｖｃｌによって行なわれる。

したがって、ワイヤードＯＲ１０４と電流ミラー１０５
との間に接続されたスイッチング素子としてのＰ　−Ｍ
ＯＳ　ＰＥＴ　ＬＨ、およびワイヤードＯＲ１０７と値
αの電流源（図示路）との間に並列に接続されたスイッ
チング素子としてのＮ　−ＭＯＳ　ｒ’ＥＴ　１０１゜
Ｐ　−ＭＯＳ　ＦＥＴ　１０２が新たに設けられている
。ＦＥＴ１０２．１０６は制御信号ｖｃ２によってオン
、オフ１．制御される。ＰＥＴ　１０１は、結節点１０
９の電位によって制御される。この結節点　１０９はワ
イヤード０Ｒ１０４と値ｘ１の電流源（図示路）との間
に設けられ、ここに流入、流出する電流の大小によって
そのレベルがＨまたはＬレベルに変化する。

ファジィ集合においては、あるものがファジィ集合に属
するかどうかは、属する度合いですなわち１〜０の連続
的な値で表わされる。したがって、この度合いを表わす
メンバーシップ関数は。

上述してきたように勾配のある部分をもっている。これ
に対して、クリスプ集合では、あるものがクリスプ集合
に属するかどうかは１または０で明解に表わされる。ク
リスプ集合のメンバーシップ関数は１からＯまたはＯか
ら１に不連続に変化する部分（無限大の勾配の部分）を
もつ。

さて、第３４図において、制御電圧ｖｃ２がＬレベルの
場合には、２つのｌ＋ＥＴ　１０２，１０６がオンであ
る。ＰＥＴ　１０１はＦＥＴ　１０２に並列に接続され
ているからそれがオンであってもオフであっても、第３
４図の回路はファジィ集合メンバーシップＳ関数回路と
して働く。そして、制御電圧■。１がＨであれば勾配は
ｌで、Ｌのときには勾配が２となる。このときの入出力
特性が第３５図に実線と破線でそれぞれ示されている。

制御電圧■ｃ２がＨレベルになるト、　ＦＩＥＴ　Ｉ０
１’ｉ。

１０２はともにオフとなる。したがって、　ＦＥＴ１０
６がオフであると、入力型Ａ　ｘ−は電流ミラー１０５
には流入せず、ワイヤードＯＲ１０４から結節点１０９
に向って流れることになる。ＦＥＴ　１０２がオフであ
ると、ワイヤードＯＲ１０７に吐き出し入力電流αが与
えられるかどうかはＦＥＴ　１０１の状態に依存する。

Ｘ、＜Ｘ、のときには、結節点１０９の電位はＬレベル
であって、　ＰＥＴ　１０１はオフである。したかって
、出力電流ＺはＯである。Ｘ、≧Ｘ１になると、結節点
１０９がＨレベルになり、　ＰＥＴ　１０１　ｆ）＜オ
ンとなる。電流αはワイヤード０ＲＩ０７からＰＥＴ　
１０１を通って流れる。電流ミラー１０５の出力電流は
０であるから、結局、出力電流Ｚはαに等しくなる。こ
のようにして、第５図に鎖線で示すように、Ｘ、−Ｘｌ
において０から１に反転する出力Ｚが得られる。制御電
圧Ｖ。２がＨレベルのときは、制御電圧Ｖ。１のレベル
はＨ，Ｌどちらでもよい。

Ｓ関数回路とＺ関数回路の相違は、上述したようにブレ
ーク・ポイントを定める電流の向きが異なるのみである
。したかって、第３４図の回路の考え方をそのまま適用
し、（１Ｍ成要素としてのＭＯＳＦＥＴをＰタイプまた
はＮタイプに適宜選択することにより、クリスプ集合に
適用可能なＺ関数回路も同じように構成することができ
る。

ダイオード１０８を除く鎖線で示す回路１００は。

後に第４０図において用いられるので、ここで便宜的に
Ｓ関数回路の主要部と呼ぶことにする。

（３，１１）クリスプ集合に適用可能な上り勾配関数回
路（第３６図、第３７図） 第３６図の回路は、ｍ３２図に示されている勾配切替機
能をもつ上り勾配関数回路（ワイヤード０Ｒ８２、電流
ミラー８３Ｃおよび勾配切替可能な電流ミラー８３Ｂか
らなる回路、またはワイヤード０Ｒ９２Ａ、電流ミラー
９３Ｃおよび勾配切替可能な電流ミラー９３Ｂからなる
回路）を、クリスプ集合に適用できるように改良したも
のである。

第３２図との対比において、ワイヤードＯＲ１０２は同
８２（または９２Ａ）に、電流ミラー　ｔｏａｃが同８
３Ｃ（または９３Ｃ）に、勾配切替可能な電流ミラー　
１０３Ｂが同８３Ｂ（または９３Ｂ）にそれぞれ対応し
ている。ただ、電流ミラー１０３Ｃと勾配切替可能な電
流ミラー　１０３Ｂの接続順序は、電流ミラー８３Ｃ（
または９３Ｃ）と勾配切替可能な電流ミラー８３Ｂ（ま
たは９３Ｂ）の接続順序と前後が逆になっている。また
これらの電流ミラーを構成するＰＥＴのＰタイプとＮタ
イプとが入れかえられている。そうして、勾配切替可能
な電流ミラー　１０３　Ｂは２つの出力用ドレインをも
つ電流ミラー１０８とその出力用ドレインのうちの１つ
をスイッチングするＰＥＴ　１０９とから構成されてい
る。ＰｒＥＴ　１０９は制御信号Ｙ。３によってオン、
オフ制御される。また、電流ミラー１０８のゲート接続
ドレインを開放するためのＮ　−ＭＯＳ　Ｆ［ＥＴ　１
０７が新たに加えられている。このＦ［ＥＴ　１０７は
制御信号ＶＣ４によって制御される。

第３６図の回路は、第１５図と対比するとその構成がよ
く分る。第１５図に示された回路に、　ＰＥＴ　１０７
および電流ミラー１０３Ｃが追加されているだけである
。

制御信号Ｖｃ４がＨレベルの場合には、この回路は第３
２図のファジィ集合のための上り勾配回路と同じ働きを
する。すなわち”Ｃ４がＨであれば。

ＦＥＴ　１０７がオンとなる。このときには、出力電流
２の傾きは制御信号Ｖ。３によって定まり、出力電流Ｚ
は第３７図に実線および破線で示す入出力特性を示す。

制御電圧Ｖｃ４がＬレベルになるとｒ’ｌＥＴ　１０７
はオフとなる。ＰＥＴ　１０７がオフとなることによっ
て。

Ｐｌ：Ｔ　１０８はもはや電流ミラーとして働くことは
なく、単なる増幅器となる。

Ｘ、くＸｌの場合！、：ハ、　Ｉ’ＥＴ　１０８　（７
）ゲートに流人する電流は０であるから、出力電流Ｚは
当然に０である。

Ｘ、≧Ｘｌになり、わずかの値でもＰＵＴ　１０８に流
入しようとする電流があると、これがＰＥＴ　１０８に
よって増幅され、その出力側には急峻に増大する電流が
流れる。したがって、第３７図に鎖線で示すように、Ｘ
　ｉ””　Ｘ　ｔでほぼ垂直に立上る出力電流Ｚの入出
力特性が得られる。

第３６図の回路は、第３８図において用いられるので、
特に符号１１０が付けられている。

（３，１２）クリスプ集合に適用可能なプログラマブル
・マルチ・メンバーシップ関数回路（第３８図） 第３８図は１第３４図に示されたクリスプ集合に適用可
能なＳ関数回路の主要部１００および第３６図に示され
たクリスプ集合に適用可能な上り勾配関数回路ｌｌＯを
、第３２図に示された拡張されたプログラマブル・マル
チ・メンバーシップ関数回路に適用してこれを改良する
ことにより得られるクリスプ集合に適用可能なプログラ
マブル・マルチ・メンバーシップ関数回路を示している
。

第３８図において、第３２図に示すものと同一物には同
一符号が付けられている。また、第３４図の回路１００
は２つ用いられているのでこれを１００Ａ　。

１００Ｂで示し、同様に第３６図の回路１１０もまた２
つ用いられているのでこれらがｌｌ０Ａ、　　ｌｌ０Ｂ
で示されている。

回路に流れる電流を示す矢印に対応して示されたグラフ
から、第３８図の回路においては、パラメータＸ−Ｘ、
　　α、βを変えることによりＭ関数をはじめとして多
くのタイプのファジィ・メンバーシップ関数を表わす出
力電流Ｚが得られることは容易に理解できよう。また、
制御電圧Ｖ　　　−Ｖ　　　、Ｖ　　　〜■　　のレベ
ルを切替Ｃ１ｌ　　　Ｃ１４Ｃ２１Ｇ２４ えることにより、勾配を変えることもできるし。

多くのタイプのクリスプ・メンバーシップ関数を発生さ
せることも可能である。

【図面の簡単な説明】

第１図（Ａ）は一般的なメンバーシップ関数を示し、第
１図（Ｂ）は直線で近似された実際的なメンバーシップ
関数を示している。 第２図はファジィ制御システムの概念を示すものである
。 第３図は、学習機能を備えたファジィ・システムの概念
を示すブロック図である。 第４図は１種々のタイプのメンバーシップ関数を示すグ
ラフである。 第５図は、　ＭＯＳ　ＰＩＥＴを用いて構成されたＺ関
数回路を示す回路図であり、第６図はその人出力特性を
示すグラフである。 第７図は、入出力特性の測定のためにバイポーラ・トラ
ンジスタを用いて構成されたＺ関数回路を示す回路図で
あり、第８図は、　ａｐ＋定された人出力特性を示すグ
ラフである。 第９図はＭＯＳ　ＰＥＴを用いて構成されたＳ関数回路
を示す回路図であり、第１Ｏ図はその人出力特性を示す
グラフである。 第１１図は、入出力特性ｉ１１定のためにバイポーラ・
トランジスタを用いて構成されたＳ関数回路を示し、第
１２図はＭ１定された入出力特性を示すグラフである。 第１３図は、メンバーシップ関数の実際的な一例を示す
グラフである。 第１４図は、メンバーシップ関数およびその変数と回路
の入出力電流との対応のさせ方によって勾配が任意に設
定できる様子を示すグラフである。 第１５図は、勾配を２つに切替えることのできるＺ関数
回路の一部を示す回路図であり、第１６図はその人出力
特性を示すグラフである。 第１７図は、勾配を３つに切替えることのできるＳ関数
回路の一部を示す回路図であり、第１８図はその入出力
特性を示すグラフである。 第１９図は、プログラマブル・マルチ・メンバーシップ
関数回路の一例を示すブロック図である。 第２０図はマルチ・ファンアウト回路の一例を示す回路
図である。 第２１図（Ａ）は、Ｚ関数とＳ関数のファジィ旧Ｎ演算
およびファジィＭＡＸ演算によってＷ関数が生成される
様子を示すものであり、同図（Ｂ）は勾配の切替えられ
たＷ関数を示すグラフである。 第２２図は、　ＭＯＳ　ＰＥＴを用いて構成された旧Ｎ
回路を示す回路図である。 第２３図は、入出力特性１ｌｌｊ定のためにバイポーラ
・トランジスタを用いて構成されたＭＩＮ回路を示すも
のであり、第２４図は測定されたその入出力特性を示す
グラフである。 第２５図は、２つの２入力ＭＡＸ回路を組合せることに
より構成された３入力ＭＡＸ回路を示すブロック図であ
る。 第２６図は、　ＭＯＳ　ＦＥＴを用いて構成されたＭＡ
Ｘ回路を示す回路図である。 第２７図は、入出力特性ＪＦＩ定のためにバイポーラ・
トランジスタを用いて（１１５成されたＭＡＸ回路を示
すものであり、第２８図は４ｐｊ定されたその人出力特
性を示すグラフである。 第２９図は、Ｓ関数回路を基調とした簡略化されたプロ
グラマブル・マルチ・メンバーシップ関数回路の一例を
示す回路図である。 第３０図は、Ｚ関数を基調として同様に簡略化されたプ
ログラマブルφマルチ番メンバーシップ関数回路をつく
ることができることをグラフによって示すものである。 第３１図は拡張されたプログラマブル・マルチ・メンバ
ーシップ関数回路を示す回路図である。 第３２図は、勾配切替機能をもつ拡張されたプログラマ
ブル・マルチφメンバーシップ関数回路を示す回路図で
あり、第３３図はその入出力特性を示すグラフである。 第３４図は、クリスプ集合に適用可能なＳ関数回路を示
す回路図であり、第３５図はその入出力特性を示すグラ
フである。 第３６図は、クリスプ集合に適用可能な上り勾配関数回
路を示す回路図であり、第３７図はその人出力特性を示
すグラフである。 第３８図は、クリスプ集合に適用可能なプログラマブル
・マルチ・メンバーシップ関数回路を示す回路図である
。 ５０・・・マルチ・ファンアウト回路。 ５１．５２・・・Ｚ関数回路、　　５３．５４・・・Ｓ
関数回路。 ５５・・ＭＩＮ回路、５６・・・ＭＡＸ回路。 以　　上 特許出願人　　立石電機株式会社 代　理　人　　　弁理士　牛　久　健　司（外１名） 第１図 、ＬＬＡ（Ｘ） 凧、ｘ）ＣＢ） 第１３図 （Ａ） −ゆＳ　＝　Ｈ／Ｈｍａｘ （Ｅｌ） □　Ｚ　−Ｈ／）（ｍａｘ ｍ−−Ｈ（ｍ） 第１４図 μ　　　　　　（Ａ） 第１５図 ■Ｃ 第１６図 第１７図 第１８図 第２４図 湯×いＡ） 第２５図 １２６図 第３０図 （Ａ） ＣＢ） （Ｃ） 第３４図 第３５図

Claims (6)

【特許請求の範囲】
1. （１）少なくとも１つのＺ関数回路、 少なくとも１つのＳ関数回路、および Ｚ関数回路の出力とＳ関数回路の出力のファジィ論理を
   演算するファジィ論理回路、 を備えたプログラマブル・マルチ・メンバーシップ関数
   回路。
2. （２）Ｚ関数回路およびＳ関数回路に同じ値の入力を与
   えるためにマルチ・ファンアウト回路が設けられている
   、特許請求の範囲第（１）項に記載のプログラマブル・
   マルチ・メンバーシップ関数回路。
3. （３）ファジィ論理回路がＭＩＮ回路であり、このＭＩ
   Ｎ回路から少なくともπ関数出力が得られる、特許請求
   の範囲第（１）項に記載のプログラマブル・マルチ・メ
   ンバーシップ関数回路。
4. （４）ファジィ論理回路がＭＡＸ回路であり、このＭＡ
   Ｘ回路から少なくともＵ関数出力が得られる、特許請求
   の範囲第（１）項に記載のプログラマブル・マルチ・メ
   ンバーシップ関数回路。
5. （５）ファジィ論理回路がＭＩＮ回路とＭＡＸ回路とか
   らなり、 第１のＺ関数回路の出力と第１のＳ関数回路の出力がＭ
   ＩＮ回路にその入力として与えられ、第２のＺ関数回路
   の出力と、第２のＳ関数回路の出力と、ＭＩＮ回路の出
   力とがＭＡＸ回路にその入力として与えられる、 特許請求の範囲第（１）項に記載のプログラマブル・マ
   ルチ・メンバーシップ関数回路。
6. （６）ファジィ論理回路がＭＩＮ回路とＭＡＸ回路とか
   らなり、 第１のＺ関数回路の出力と第１のＳ関数回路の出力がＭ
   ＡＸ回路にその入力として与えられ、第２のＺ関数回路
   の出力と、第２のＳ関数回路の出力と、ＭＡＸ回路の出
   力とがＭＩＮ回路にその入力として与えられる、 特許請求の範囲第（１）項に記載のプログラマブル・マ
   ルチ・メンバーシップ関数回路。