JPS6295675A - メンバーシップ関数装置 - Google Patents
メンバーシップ関数装置Info
- Publication number
- JPS6295675A JPS6295675A JP60234642A JP23464285A JPS6295675A JP S6295675 A JPS6295675 A JP S6295675A JP 60234642 A JP60234642 A JP 60234642A JP 23464285 A JP23464285 A JP 23464285A JP S6295675 A JPS6295675 A JP S6295675A
- Authority
- JP
- Japan
- Prior art keywords
- function
- circuit
- current
- output
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の要約
多出力電流ミラーの複数の出力線が並列に接続されてお
り、これらの出力線の少なくともいずれか1つにスイッ
チング素子が接続されていることを特徴とするファジィ
・メンバーシップ関数回路のための勾配切替回路。
り、これらの出力線の少なくともいずれか1つにスイッ
チング素子が接続されていることを特徴とするファジィ
・メンバーシップ関数回路のための勾配切替回路。
Z関数回路への適用例は第15図および第1e図。
S関数回路への適用例は第17図および第18図。
プログラマブルΦマルチ争メンバーシップ関数回路に適
用した場合の人出力特性のグラフは第21図(B)。
用した場合の人出力特性のグラフは第21図(B)。
簡略化されたプログラマブル・マルチ・メンバーシップ
関数回路への適用例は第32図。
関数回路への適用例は第32図。
クリスプ集合に適用可能なファジィ・メンバーシップ関
数回路への応用例は第34図から第38図。
数回路への応用例は第34図から第38図。
目 次
(1)発明の背景
(1,1)技術分野
(1,2)ディジタル・コンピュータの限界と電流モー
ドで動作する新しいファジィ論理回路(t、a)メンバ
ーシップ関数回路とファジィ制御システムの概念(第1
図、第2図) (1,4)学習機能を備えたファジィ・システムの概念
(第3図) (2)発明の概要 (2,1)発明の目的 (2,2)発明の構成と効果 (8)実施例の説明 (3,1)種々のタイプのメンバーシップ関数とそれら
の定義(第4図) (3,2)Z関数回路(第5.6.7.8図)(3,3
)S関数回路(第9.10.11.12図)(3,4)
使用時における勾配の任意設定(第14゜15図) (3,5)勾配の切替制御(第15.16.17.18
図)(a、a)プログラマブル・マルチ・メンバーシッ
プ関数回路(第19.20.21図) (3,7)MIN回路とMAX回路(第22.23.2
4.25゜2B、 27. 28図) (3,8)簡略化されたプログラマブル・マルチ・メン
バーシップ関数回路(第29.30図)(3,9)拡張
されたプログラマブル・マルチ・メンバーシップ関数回
路(第31.32.33図)(3,10)クリスプ集合
に適用可能なS関数回路(第34. 35図) (3,11)クリスプ集合に適用可能な上り勾配関数回
路(第36.37図) (3,12)クリスプ集合に適用可能なプログラマブル
・マルチ・メンバーシップ関数回路 (第38図) (1)発明の背景 (1,1)技術分野 この発明は、新しいファジィ制御システムの構築のため
に不可欠なメンバーシップ関数蝕回路、とくにファジィ
・メンバーシップ関数回路のための勾配切替回路に関す
る。
ドで動作する新しいファジィ論理回路(t、a)メンバ
ーシップ関数回路とファジィ制御システムの概念(第1
図、第2図) (1,4)学習機能を備えたファジィ・システムの概念
(第3図) (2)発明の概要 (2,1)発明の目的 (2,2)発明の構成と効果 (8)実施例の説明 (3,1)種々のタイプのメンバーシップ関数とそれら
の定義(第4図) (3,2)Z関数回路(第5.6.7.8図)(3,3
)S関数回路(第9.10.11.12図)(3,4)
使用時における勾配の任意設定(第14゜15図) (3,5)勾配の切替制御(第15.16.17.18
図)(a、a)プログラマブル・マルチ・メンバーシッ
プ関数回路(第19.20.21図) (3,7)MIN回路とMAX回路(第22.23.2
4.25゜2B、 27. 28図) (3,8)簡略化されたプログラマブル・マルチ・メン
バーシップ関数回路(第29.30図)(3,9)拡張
されたプログラマブル・マルチ・メンバーシップ関数回
路(第31.32.33図)(3,10)クリスプ集合
に適用可能なS関数回路(第34. 35図) (3,11)クリスプ集合に適用可能な上り勾配関数回
路(第36.37図) (3,12)クリスプ集合に適用可能なプログラマブル
・マルチ・メンバーシップ関数回路 (第38図) (1)発明の背景 (1,1)技術分野 この発明は、新しいファジィ制御システムの構築のため
に不可欠なメンバーシップ関数蝕回路、とくにファジィ
・メンバーシップ関数回路のための勾配切替回路に関す
る。
(1,2)ディジタル・コンピュータの限界と電流モー
ドで動作する新しいファジィ論理回路ファジィ論理はフ
ァジネスすなわち「あいまいさ」を取扱う論理である。
ドで動作する新しいファジィ論理回路ファジィ論理はフ
ァジネスすなわち「あいまいさ」を取扱う論理である。
人間の思考や行動にはあいまいさがつきまとっている。
そこで、このようなあいまいさを数量化したり理論化で
きれば。
きれば。
交通管制、緊急、応用医療体制等の社会システム、人間
を模倣してつくられるロボット等の設計に応用できる筈
である。1965年にり、 A、 Zadehによって
ファジィ集合の概念が提唱されて以来、このような観点
から「あいまいさ」を取扱う一つの手段としてファジィ
論理の研究が行なわれてきた。しかしながらこのような
研究の多くがディジタル計算機を用いたソフトウェア・
システムへの応用に向けられているのが現状である。デ
ィジタル計算機は0と1とからなる2値論理に基づく演
算を行なうものであり、その演算処理はきわめて厳密で
はあるが、アナログ量の入力にはA/D変換回路を付加
する必要があり、このために膨大な情報を処理させよう
とすると最終結果が得られるまでに長い時間を要すると
いう問題がある。また、ファジィ論理の応用のためのプ
ログラムはきわめて複雑にならざるを得ず、複雑な処理
のためには大型ディジタル計算機が必要となり経済的で
ない。
を模倣してつくられるロボット等の設計に応用できる筈
である。1965年にり、 A、 Zadehによって
ファジィ集合の概念が提唱されて以来、このような観点
から「あいまいさ」を取扱う一つの手段としてファジィ
論理の研究が行なわれてきた。しかしながらこのような
研究の多くがディジタル計算機を用いたソフトウェア・
システムへの応用に向けられているのが現状である。デ
ィジタル計算機は0と1とからなる2値論理に基づく演
算を行なうものであり、その演算処理はきわめて厳密で
はあるが、アナログ量の入力にはA/D変換回路を付加
する必要があり、このために膨大な情報を処理させよう
とすると最終結果が得られるまでに長い時間を要すると
いう問題がある。また、ファジィ論理の応用のためのプ
ログラムはきわめて複雑にならざるを得ず、複雑な処理
のためには大型ディジタル計算機が必要となり経済的で
ない。
そもそもファジィ論理は0から1までの区間の連続的な
値(0,1)を扱う論理であるから、2“ 値論理を
基礎とするディジタル計算機にはなじまないという面を
もっている。またファジィ論理は巾のあるあいまいな量
を取扱うものであるから。
値(0,1)を扱う論理であるから、2“ 値論理を
基礎とするディジタル計算機にはなじまないという面を
もっている。またファジィ論理は巾のあるあいまいな量
を取扱うものであるから。
ディジタル計算機による演算はどの厳密性は要求されな
い。ファジィ論理を取扱うのに適した新しい回路の実現
が望まれる理由がここにある。
い。ファジィ論理を取扱うのに適した新しい回路の実現
が望まれる理由がここにある。
このような要請にこたえるために2発明者は既に、電流
モードで動作する数多くのファジィ論理回路を提案して
いる(たとえば、特願昭59−57121など)。発明
者が提案したファジィ論理回路には、限界差回路、論理
補回路、限界和回路、限界積回路、論理和(MAX)回
路、論理積(旧N)回路。
モードで動作する数多くのファジィ論理回路を提案して
いる(たとえば、特願昭59−57121など)。発明
者が提案したファジィ論理回路には、限界差回路、論理
補回路、限界和回路、限界積回路、論理和(MAX)回
路、論理積(旧N)回路。
絶対差回路、含意回路、対等回路等があり、これらの回
路はいずれも電流モードで動作する。上記のすべてのフ
ァジィ論理回路は、1または複数の限界差回路と加算(
減算)回路の組合せによって構成されるという特徴をも
つ。電流モードにおいては加、減算は単なる結線によっ
て実現できるので(ワイヤード−サムまたはワイヤード
・サブトラクト)、上記のすべてのファジィ論理回路は
基本的にはファジィ限界差回路をその唯一の構成単位と
するということができる。したがって、電流モードで動
作するファジィ論理回路は、その回路設計においても、
ICの作製においても、多くの点で有利である。
路はいずれも電流モードで動作する。上記のすべてのフ
ァジィ論理回路は、1または複数の限界差回路と加算(
減算)回路の組合せによって構成されるという特徴をも
つ。電流モードにおいては加、減算は単なる結線によっ
て実現できるので(ワイヤード−サムまたはワイヤード
・サブトラクト)、上記のすべてのファジィ論理回路は
基本的にはファジィ限界差回路をその唯一の構成単位と
するということができる。したがって、電流モードで動
作するファジィ論理回路は、その回路設計においても、
ICの作製においても、多くの点で有利である。
(1,3)メンバーシップ関数回路とファジィ制御シス
テムの概念(第1図、第2図) ファジィ集合Aはメンバーシップ関数μA(X)によっ
て特性づけられる。メンバーシップ関数μA(x)とは
その変数Xがファジィ集合Aに属している度合を表わす
ものであり、この度合は0から1までの区間の連続的な
値[0,1]によって表わされる。メンバーシップ関数
μA(x)の−例が第1図(A)に示されている。
テムの概念(第1図、第2図) ファジィ集合Aはメンバーシップ関数μA(X)によっ
て特性づけられる。メンバーシップ関数μA(x)とは
その変数Xがファジィ集合Aに属している度合を表わす
ものであり、この度合は0から1までの区間の連続的な
値[0,1]によって表わされる。メンバーシップ関数
μA(x)の−例が第1図(A)に示されている。
メンバーシップ関数回路は、ある値の変数Xが入力とし
て与えられたときに、そのXがファジィ集合Aに属する
度合いを表わす値μA(x)を出力する回路である。
て与えられたときに、そのXがファジィ集合Aに属する
度合いを表わす値μA(x)を出力する回路である。
上述のようなファジィ論理回路およびメンバーシップ関
数回路を用いたファジィ制御システムの概念の一例が第
2図に示されている。
数回路を用いたファジィ制御システムの概念の一例が第
2図に示されている。
ファジィ制御の応用の一例として、従来から人間が豊富
な経験と感とに基づいて操作ないしは制御していた系の
制御を自動化することが考えられている。人間の行なっ
てきた制御の大系はきわめて複雑であるが、それを単純
化していくと、いくつかのまたは数多くの経験則の組合
せとして把握することができる。この経験則は、rOO
(の状態等)が××であるならば、ΔΔ(の状態等)を
0口せよ」と端的に表現することができる。この経験則
をもう少し複雑にして、「00が××で。
な経験と感とに基づいて操作ないしは制御していた系の
制御を自動化することが考えられている。人間の行なっ
てきた制御の大系はきわめて複雑であるが、それを単純
化していくと、いくつかのまたは数多くの経験則の組合
せとして把握することができる。この経験則は、rOO
(の状態等)が××であるならば、ΔΔ(の状態等)を
0口せよ」と端的に表現することができる。この経験則
をもう少し複雑にして、「00が××で。
かつ(または)○×がXOであるならば、ΔΔを0口せ
よ」と発展させるとより一般的となる。この一般的な経
験則の命題形式をファジィ制御システムでは制御則と呼
ぶ。
よ」と発展させるとより一般的となる。この一般的な経
験則の命題形式をファジィ制御システムでは制御則と呼
ぶ。
フィードバック制御システムの用法にしたがって、被制
御系の出力eおよびその偏差Δeを制御入力とし、被制
御系に与える制御出力をΔUとする。
御系の出力eおよびその偏差Δeを制御入力とし、被制
御系に与える制御出力をΔUとする。
第2図において、制御則の一例として、制御則1「eが
負の小さな値で、からΔeが正の小さな値ならば、ΔU
を正の小さな値にせよ」が与えられている。この制御則
lを。
負の小さな値で、からΔeが正の小さな値ならば、ΔU
を正の小さな値にせよ」が与えられている。この制御則
lを。
e m N S andΔemPs −e−Δu−P
Sと表現する。ここでNSは負の小さな値(nega−
tive small)を、psは正の小さな値(po
sitivesmall)を、 andは「かつ」をそ
れぞれ意味している。
Sと表現する。ここでNSは負の小さな値(nega−
tive small)を、psは正の小さな値(po
sitivesmall)を、 andは「かつ」をそ
れぞれ意味している。
制御則2として「eが正の小さな値で、がっΔeが負の
小さな値ならば、ΔUを負の小さな値にせよ」が与えら
れている。これは次のように表現される。
小さな値ならば、ΔUを負の小さな値にせよ」が与えら
れている。これは次のように表現される。
e = P S HndΔe−NS−+ Δu=Ns
その他にもいくつかの、ないしは多数の制御則が設定さ
れている。
その他にもいくつかの、ないしは多数の制御則が設定さ
れている。
制御則1における「eが負の小さな値」を判断する上で
、与えられた制御入力e−eoがどの程度の度合で負の
小さな値であるといえるのが。
、与えられた制御入力e−eoがどの程度の度合で負の
小さな値であるといえるのが。
という設問に対する答がメンバーシップ関数IA<MS
関数IA〉によって与えられる。メンバーシップ関数I
Aはメンバーシップ関数回路(図示時)から得られ、制
御人力eが「負の小さな値の集合」に属する度合を表わ
している。第2図にはメンバーシップ関数IAとして、
eが負のある値でピークをもつ三角形状の関数が与えら
れており、この関数IAによ−ると、ある制御人力e−
e o 鴫−0、2がこの集合に属する度合は0.8で
ある。
関数IA〉によって与えられる。メンバーシップ関数I
Aはメンバーシップ関数回路(図示時)から得られ、制
御人力eが「負の小さな値の集合」に属する度合を表わ
している。第2図にはメンバーシップ関数IAとして、
eが負のある値でピークをもつ三角形状の関数が与えら
れており、この関数IAによ−ると、ある制御人力e−
e o 鴫−0、2がこの集合に属する度合は0.8で
ある。
同じように、制御人力Δeが「正の小さな値の集合」に
属する度合を表わすメンバーシップ関数IBくMS関数
IB>が第2図に示されている。この関数IBもまたΔ
eがある正の値のときにビークとなる三角形状のもので
ある。図示しないメンバーシップ関数回路から出力され
るこのメンバーシップ関数IBによると、ある制御入力
Δe−Δe g = ”0 、1がこの集合に属する度
合は0.8である。
属する度合を表わすメンバーシップ関数IBくMS関数
IB>が第2図に示されている。この関数IBもまたΔ
eがある正の値のときにビークとなる三角形状のもので
ある。図示しないメンバーシップ関数回路から出力され
るこのメンバーシップ関数IBによると、ある制御入力
Δe−Δe g = ”0 、1がこの集合に属する度
合は0.8である。
制御則1における「eが負の小さな値でかつΔeが正の
小さな値」の「かつ」の条件は一般にはファジィ論理積
(旧N)で演算される。この演算MINは、具体的には
、その2つの変数のうちの小さい方を選択するものであ
る。したがって、上述のメンバーシップ関数1 の値0
.8と同IBの値0.8とから、旧Nの演算結果を表わ
すものとして 0.6が得られる。
小さな値」の「かつ」の条件は一般にはファジィ論理積
(旧N)で演算される。この演算MINは、具体的には
、その2つの変数のうちの小さい方を選択するものであ
る。したがって、上述のメンバーシップ関数1 の値0
.8と同IBの値0.8とから、旧Nの演算結果を表わ
すものとして 0.6が得られる。
制御則1における「ΔUを正の小さな値にせよ」という
指令もまたメンバーシップ関数く原指令1〉で与えられ
る。この原指令1を表わす関数もまた。ΔUがある正の
値のときにピーク値1となる三角形状のものが一例とし
て示されている。
指令もまたメンバーシップ関数く原指令1〉で与えられ
る。この原指令1を表わす関数もまた。ΔUがある正の
値のときにピーク値1となる三角形状のものが一例とし
て示されている。
原指令1を表わす関数は、メンバーシップ関数発生回路
(図示路)から発生する。
(図示路)から発生する。
制御則1における「ならば」は、たとえば乗算によって
実行される。上述の旧N演算によって値0.6が得られ
ている。原指令1の関数にこの0.6を乗じると、ピー
ク値が0.6の三角形状の関数く指令l〉がつくられる
。
実行される。上述の旧N演算によって値0.6が得られ
ている。原指令1の関数にこの0.6を乗じると、ピー
ク値が0.6の三角形状の関数く指令l〉がつくられる
。
「ならば」の演算を旧Nによって行なうようにしてもよ
い。この場合には、破線で示すような台形状の関数が指
令1として得られるであろう。
い。この場合には、破線で示すような台形状の関数が指
令1として得られるであろう。
制御則2においても同じように、与えられた制御人力e
およびΔCにこの制御則2を適用することにより、く指
令2〉が作成される。他の制御則の適用によって同じよ
うに他の指令も作成されよう。
およびΔCにこの制御則2を適用することにより、く指
令2〉が作成される。他の制御則の適用によって同じよ
うに他の指令も作成されよう。
1つの被制御系に対して上述のように段数の制御則が設
定されるのが一般的である。これらの制御則から導かれ
たそれぞれの指令が、制御出力ΔUを最終的に得るため
に利用される。そこで。
定されるのが一般的である。これらの制御則から導かれ
たそれぞれの指令が、制御出力ΔUを最終的に得るため
に利用される。そこで。
各制御則から導かれた指令についてファジィ論理和(M
AX)の演算が行なわれる。第2図に示されたく推論結
果〉のグラフは、く指令1〉とく指令2〉のMAX演算
結果を示・している。そのうち実線のグラフは、各制御
則の「ならば」の条件として乗算が用いられたもの、破
線のグラフは「ならば」の条件として旧Nの演算が行な
われたものをそれぞれ示している。
AX)の演算が行なわれる。第2図に示されたく推論結
果〉のグラフは、く指令1〉とく指令2〉のMAX演算
結果を示・している。そのうち実線のグラフは、各制御
則の「ならば」の条件として乗算が用いられたもの、破
線のグラフは「ならば」の条件として旧Nの演算が行な
われたものをそれぞれ示している。
このような推論結果を用いて、最後に制御出力ΔUが決
定される。これをデファジフィケーション(def’u
zz1r1catlon)という。メンバーシップ関数
の生成を含めて−L述の各演算は、ファジィ論理にした
がって「あいまいさ」を包含した状態で行なわれている
が、この段階においては確定した1つの値をもつ制御出
力ΔUを決定しなければならない。
定される。これをデファジフィケーション(def’u
zz1r1catlon)という。メンバーシップ関数
の生成を含めて−L述の各演算は、ファジィ論理にした
がって「あいまいさ」を包含した状態で行なわれている
が、この段階においては確定した1つの値をもつ制御出
力ΔUを決定しなければならない。
デファジフィケーシシンは、たとえば〈推論結果〉を示
す関数の重み付き平均をとることによって、すなわち重
心の位置を求めることによって行なうことができる。こ
の実施例では、最終的に制御出力ΔU−Δu o−+0
.1に決定されている。
す関数の重み付き平均をとることによって、すなわち重
心の位置を求めることによって行なうことができる。こ
の実施例では、最終的に制御出力ΔU−Δu o−+0
.1に決定されている。
「ならば」の演算として旧Nが行なわれた場合にも、は
ぼ同じ結果が得られるであろう。
ぼ同じ結果が得られるであろう。
く指令1〉の重心の位置とく指令2〉の重心の位置とを
先に求め、これら2つの位置のさらに重みつき平均をと
ることによってデファジフィケーションを行なってもよ
い。
先に求め、これら2つの位置のさらに重みつき平均をと
ることによってデファジフィケーションを行なってもよ
い。
メンバニジツブ関数1.1 等は可変であるil
ことが好ましい。すなわち、上述のようにして決定され
た制御出力ΔUによって被制御系の制御を継続する過程
において・、制御が適確に行なわれているかどうかを監
視する。もし最適な制御が行なわれていなければ、メン
バーシップ関数(その値またはグラフの形)を変更して
、最適な制御を可能とするメンバーシップ関数を追求し
ていく。これを一般に「学習機能」という。
た制御出力ΔUによって被制御系の制御を継続する過程
において・、制御が適確に行なわれているかどうかを監
視する。もし最適な制御が行なわれていなければ、メン
バーシップ関数(その値またはグラフの形)を変更して
、最適な制御を可能とするメンバーシップ関数を追求し
ていく。これを一般に「学習機能」という。
(1,4)学習機能を備えたファジィ・システムの概念
(第3図) 第3図は、上述したような学習機能を備えたファジィ・
システムの一例を概略的に示している。
(第3図) 第3図は、上述したような学習機能を備えたファジィ・
システムの一例を概略的に示している。
何らかの物理的入力、たとえば上述の制御入力やキー人
力されたデータ等が9人力変換回路11によって必要に
応じ゛て正規化され、または適当な形態の信号に変換さ
れる。この変換回路11は場合によっては不要となろう
。
力されたデータ等が9人力変換回路11によって必要に
応じ゛て正規化され、または適当な形態の信号に変換さ
れる。この変換回路11は場合によっては不要となろう
。
メンバーシップ関数回路群I2には、パラメータ可変の
メンバーシップ関数回路が多数設けられており、変換回
路11からの入力信号に応じて所定のものが1まだは複
数個選択され、かつ入力信号に応じたメンバーシップ関
数を表わす信号が出力される。
メンバーシップ関数回路が多数設けられており、変換回
路11からの入力信号に応じて所定のものが1まだは複
数個選択され、かつ入力信号に応じたメンバーシップ関
数を表わす信号が出力される。
他方、1または複数のメンバーシップ関数を発生する回
路15が設けられている。これらの回路12および15
からのメンバーシップ関数出力はファジィ論理回路網1
3に入力し、ここで所定のファジィ論理にしたがった演
算が行なわれ、その演算結果が出力される。この回路網
13の論理およびメンバーシップ関数発生回路15のパ
ラメータも必要に応じて変更できるものであることが好
ましい。
路15が設けられている。これらの回路12および15
からのメンバーシップ関数出力はファジィ論理回路網1
3に入力し、ここで所定のファジィ論理にしたがった演
算が行なわれ、その演算結果が出力される。この回路網
13の論理およびメンバーシップ関数発生回路15のパ
ラメータも必要に応じて変更できるものであることが好
ましい。
ファジィ論理回路網■3から出力されるファジィ情報は
そのまま出力となることもあるが、場合によっては上述
のデファジフィケーション回路14によって何らかの決
定が行なわれ、これが出力となる。
そのまま出力となることもあるが、場合によっては上述
のデファジフィケーション回路14によって何らかの決
定が行なわれ、これが出力となる。
この出力は1表示されたり、上述の制御出力ΔUとなっ
たり2種々の用途に用いられよう。
たり2種々の用途に用いられよう。
ファジィ論理回路網13またはデフ7ジフイケーシヨン
回路I4の出力は、参照(基準、標準)入力と比較され
る。この参照入力は、学習の正解を表わすものであり、
たとえば熟練したエキスパート、ディジタル・コンピュ
ータによるシミレーション等によって与えられるであろ
う。
回路I4の出力は、参照(基準、標準)入力と比較され
る。この参照入力は、学習の正解を表わすものであり、
たとえば熟練したエキスパート、ディジタル・コンピュ
ータによるシミレーション等によって与えられるであろ
う。
制御、記憶回路1Gは、上記比較結果に応じて。
その偏差が零になるように、メンバーシップ関数回路群
12およびメンバーシップ関数発生回路15の各メンバ
ーシップ関数の形状やパラメータ等を変えたり、ファジ
ィ論理回路網13内の論理関数の種類や接続を変更した
りする。
12およびメンバーシップ関数発生回路15の各メンバ
ーシップ関数の形状やパラメータ等を変えたり、ファジ
ィ論理回路網13内の論理関数の種類や接続を変更した
りする。
このようにして、このファジィ・システムは学習するこ
とによって、常に正しい出力(正解)を発生するように
調整、変更されていく。
とによって、常に正しい出力(正解)を発生するように
調整、変更されていく。
(2)発明の概要
(2,1)発明の目的
この発明の目的は、上記(1,3)、(1,4)で述べ
たシステムにおいて用いられるメンバーシップ関数を得
るための回路であって、しかも上記(1,2)で述べた
電流モードで動作するファジィ論理回路に適したメンバ
ーシップ関数回路を提案するにあたって、そこで有意義
に用いられる勾配切替回路を提供することにある。
たシステムにおいて用いられるメンバーシップ関数を得
るための回路であって、しかも上記(1,2)で述べた
電流モードで動作するファジィ論理回路に適したメンバ
ーシップ関数回路を提案するにあたって、そこで有意義
に用いられる勾配切替回路を提供することにある。
(2,2)発明の構成と効果
この発明によるファジィ・メンバーシップ関数回路のた
めの勾配切替回路は、複数の出力線が並列に接続された
多出力電流ミラー、および複数の出力線の少なくともい
ずれか1つに設けられたスイッチング素子からなること
を特徴とする。
めの勾配切替回路は、複数の出力線が並列に接続された
多出力電流ミラー、および複数の出力線の少なくともい
ずれか1つに設けられたスイッチング素子からなること
を特徴とする。
ファジィ・メンバーシップ関数は0〜1までの連続的な
値をとることを重要な特徴とする。ファ。
値をとることを重要な特徴とする。ファ。
シイ・メンバーシップ関数は一般には曲線で表わわされ
るが、後述するように回路設計上の観点からは直線の折
線で近似されることが好ましい。
るが、後述するように回路設計上の観点からは直線の折
線で近似されることが好ましい。
この発明によると、このような折線近似のファジィ・メ
ンバーシップ関数を出力する回路において、折線の勾配
が2またはそれ以上にわたって選択的に切替えられる。
ンバーシップ関数を出力する回路において、折線の勾配
が2またはそれ以上にわたって選択的に切替えられる。
したがって、とくに上述の学習機能を備えたファジィ制
御システムにおいて。
御システムにおいて。
より適切なファジィ・メンバーシップ関数を発生させる
ための可変要素の1つとして勾配の切替えが大いに役立
つものと期待される。
ための可変要素の1つとして勾配の切替えが大いに役立
つものと期待される。
この発明による勾配切替回路はすべてのファジィ・メン
バーシップ関数発生回路に適用することが可能である。
バーシップ関数発生回路に適用することが可能である。
したがって、以下の実施例の説明では、まず種々のタイ
プのメンバーシップ関数を明らかにしく第4図)、基本
回路であるZ関数回路およびS関数回路について説明(
第5図〜第12図)したのち、この発明による勾配切替
回路をZ関数回路およびS関数回路に適用した例につい
て説明しく第15図〜第18図)、さらにメンバーシッ
プ関数回路のより発展した形態であるプログラマブル・
メンバーシップ関数回路への適用例(第21図(B)、
第32図、第34図〜第38図)について述べる。
プのメンバーシップ関数を明らかにしく第4図)、基本
回路であるZ関数回路およびS関数回路について説明(
第5図〜第12図)したのち、この発明による勾配切替
回路をZ関数回路およびS関数回路に適用した例につい
て説明しく第15図〜第18図)、さらにメンバーシッ
プ関数回路のより発展した形態であるプログラマブル・
メンバーシップ関数回路への適用例(第21図(B)、
第32図、第34図〜第38図)について述べる。
(3)実施例の説明
(3,1)種々のタイプのメンバーシップ関数とそれら
の定義(第4図) メンバーシップ関数は、一般的には、第1図(^)にそ
の−例が示されているように1曲線で表現されることが
多い。しがし1曲線で表現されるべきかどうかはメンバ
ーシップ関数にとって本質的なことではない。メンバー
シップ関数のより重要な特徴は、それがθ〜1までの連
続的な値をとるということである。
の定義(第4図) メンバーシップ関数は、一般的には、第1図(^)にそ
の−例が示されているように1曲線で表現されることが
多い。しがし1曲線で表現されるべきかどうかはメンバ
ーシップ関数にとって本質的なことではない。メンバー
シップ関数のより重要な特徴は、それがθ〜1までの連
続的な値をとるということである。
他方9回路設計上の観点からいうと、第1図(B)に示
されているように、メンバーシップ関数を直線の折線で
表現する方が取扱いが容易であす、少数のパラメータで
メンバーシップ関数を特性づけることができ、さらに設
計も簡単となる。
されているように、メンバーシップ関数を直線の折線で
表現する方が取扱いが容易であす、少数のパラメータで
メンバーシップ関数を特性づけることができ、さらに設
計も簡単となる。
しかも、メンバーシップ関数を折線で表わしても、上記
の特徴が失なわれることはない。
の特徴が失なわれることはない。
したがって、以下の説明では、すべてのメンバーシップ
を直線またはその折線で表現することとする。
を直線またはその折線で表現することとする。
第1図(B)に示されたメンバーシップ関数は一例にす
ぎない。メンバーシップは他に多くのタイプのものがあ
る。以下にそれらの定義について説明する。
ぎない。メンバーシップは他に多くのタイプのものがあ
る。以下にそれらの定義について説明する。
第4図には、 10種類のメンバーシップ関数が示され
ている。
ている。
第1のものは変数Xの値に関係なく常に0の値をとる関
数であり、これをφ関数と定義する。
数であり、これをφ関数と定義する。
第2のものは、常に1の値をとる1関数と定義されるも
のである。
のである。
第3のものは、変数Xが小さい領域では1の値をとり、
ある値ZBに達すると、一定の勾配で減少し、遂に0に
達し、Xがそれよりも大きい領域では常に0の値をとる
関数である。すなわち変数X軸上に1つの下り勾配をも
つ。これはl関数と名付けられる。x = Z n、を
ブレーク・ポイントと呼ぶ。勾配は任意の値をとりうる
。2関数はブレーク・ポイントZnと勾配とによって規
定することができる。z −o、zB<oであっても
。
ある値ZBに達すると、一定の勾配で減少し、遂に0に
達し、Xがそれよりも大きい領域では常に0の値をとる
関数である。すなわち変数X軸上に1つの下り勾配をも
つ。これはl関数と名付けられる。x = Z n、を
ブレーク・ポイントと呼ぶ。勾配は任意の値をとりうる
。2関数はブレーク・ポイントZnと勾配とによって規
定することができる。z −o、zB<oであっても
。
これをl関数に含ませる。
第4のものは、l関数を反転した形のものであり、これ
をS関数と定義する。すなわち、X軸上に1つの上り勾
配をもつ。S関数もブレーク・ポイントSBと勾配とに
よって規定される。
をS関数と定義する。すなわち、X軸上に1つの上り勾
配をもつ。S関数もブレーク・ポイントSBと勾配とに
よって規定される。
第5のものはπ関数と呼ばれるもので、変数Xがある領
域にあるときに1の値をとり、Xがブレーク・ポイント
S82より小さくなるかまたはzB□より大きくなると
一定の勾配で減少し、遂には0の値をとり、それよりも
Xが小さいおよび大きい領域では常に0である関数であ
る。台形状の関数ということもできる。π関数は2つの
ブレーク・ポイントS 、Z と勾配とによって特徴づ
B2 B2 けられる。
域にあるときに1の値をとり、Xがブレーク・ポイント
S82より小さくなるかまたはzB□より大きくなると
一定の勾配で減少し、遂には0の値をとり、それよりも
Xが小さいおよび大きい領域では常に0である関数であ
る。台形状の関数ということもできる。π関数は2つの
ブレーク・ポイントS 、Z と勾配とによって特徴づ
B2 B2 けられる。
特殊な場合にはSB□−2B2となり、鎖線で示すよう
に三角形状になる。
に三角形状になる。
第6のものは、π関数を反転したU関数と定義されるも
のである。1つの谷をもつ関数ということもできる。U
関数は、2つのブレーク・ポイントz 、S および勾
配によって規定されBI Bl る。特殊な場合には鎖線で示す形となる(ZBl”5B
l)0 メンバーシップ関数の形はさらに複雑になる。
のである。1つの谷をもつ関数ということもできる。U
関数は、2つのブレーク・ポイントz 、S および勾
配によって規定されBI Bl る。特殊な場合には鎖線で示す形となる(ZBl”5B
l)0 メンバーシップ関数の形はさらに複雑になる。
第7番目のものは2台形関数(π関数)に、それよりも
Xの大なる領域において上り勾配の関数(S関数)を組
合せたものであり、N関数と定義される。これはまた見
方をかえて、谷をもつ関数(U関数)に、それよりもX
の小なる領域において上り勾配の関数(S関数)を組合
せたものということもできる。いずれにしても、このN
関数は3つのブレーク・ポイントS 、Z 、S
おより2 B2 81 び勾配によって規定される。
Xの大なる領域において上り勾配の関数(S関数)を組
合せたものであり、N関数と定義される。これはまた見
方をかえて、谷をもつ関数(U関数)に、それよりもX
の小なる領域において上り勾配の関数(S関数)を組合
せたものということもできる。いずれにしても、このN
関数は3つのブレーク・ポイントS 、Z 、S
おより2 B2 81 び勾配によって規定される。
第8番目のものはN関数を反転したものであってl関数
と定義される。これもまた3つのブレーク・ポイントZ
、S 、Z および勾配によっBI I3
2 B2 て規定される。
と定義される。これもまた3つのブレーク・ポイントZ
、S 、Z および勾配によっBI I3
2 B2 て規定される。
第9番目のものはW関数と呼ばれ、これは、谷をもつ関
数(U関数)を2つ組合せたものということもできるし
1台形の関数(π関数)に下り勾配をもつ関数(l関数
)と上り勾配をもつ関数(S関数)を組合せたものとい
うこともできるし、さらにN関数にl関数を組合せたも
のまたはl関数にS関数を組合せたものということも可
能である。いずれにしてもW関数は、4つのブレーク・
ポイントz 、s 、z 、s および勾配B
I 82 82 Bl によって規定される。
数(U関数)を2つ組合せたものということもできるし
1台形の関数(π関数)に下り勾配をもつ関数(l関数
)と上り勾配をもつ関数(S関数)を組合せたものとい
うこともできるし、さらにN関数にl関数を組合せたも
のまたはl関数にS関数を組合せたものということも可
能である。いずれにしてもW関数は、4つのブレーク・
ポイントz 、s 、z 、s および勾配B
I 82 82 Bl によって規定される。
最後のものはW関数を反転したもので1M関数と定義さ
れる。これもまた4つのブレーク・ポイントs 、z
、s 、z および勾配によってBI 8
2 82 Bl 規定される。
れる。これもまた4つのブレーク・ポイントs 、z
、s 、z および勾配によってBI 8
2 82 Bl 規定される。
さらに上記の2以上の関数を適宜組合せることにより、
一層複雑にしたメンバーシップ関数も定義されうろこと
は容易に理解できよう。
一層複雑にしたメンバーシップ関数も定義されうろこと
は容易に理解できよう。
第4図においては、変数Xの正の領域のみが図示されて
いるが、Xの負の領域にも拡張できることはいうまでも
ない。この場合に、上述のブレーク・ポイントも一般的
には負の値をとりうる。
いるが、Xの負の領域にも拡張できることはいうまでも
ない。この場合に、上述のブレーク・ポイントも一般的
には負の値をとりうる。
上り勾配、下り勾配2台形、谷等の勾配は任意にとるこ
とが可能であるが2回路設計上は勾配を1 (または−
1)とすることが最も簡素となる。
とが可能であるが2回路設計上は勾配を1 (または−
1)とすることが最も簡素となる。
後述するように勾配が1であっても1回路を使用すると
きに縦軸および横軸のレンジを変えることにより任意の
勾配を得ることができる。勾配をあらかじめ定めておく
と、上述の10の関数は1または腹数のブレーク・ポイ
ントのみによって一義的に定めることが可能となる。
きに縦軸および横軸のレンジを変えることにより任意の
勾配を得ることができる。勾配をあらかじめ定めておく
と、上述の10の関数は1または腹数のブレーク・ポイ
ントのみによって一義的に定めることが可能となる。
(3,2) Z関数回路(第5図、第6図、第7図、第
8図) 第5図はZ関数を出力するメンバーシップ関数回路の一
例を示している。ここでは入力変数はz、z関数はfz
で表わされている。また、この回路は電流モードで動作
し、吸い込み入力、吐き出し出力の回路である。吸い込
み入力とは入力電流が回路に流入する形態であり、吐き
出し出力とは出力電流が回路から流出する形態をいう。
8図) 第5図はZ関数を出力するメンバーシップ関数回路の一
例を示している。ここでは入力変数はz、z関数はfz
で表わされている。また、この回路は電流モードで動作
し、吸い込み入力、吐き出し出力の回路である。吸い込
み入力とは入力電流が回路に流入する形態であり、吐き
出し出力とは出力電流が回路から流出する形態をいう。
電流モードにおいては、変数および関数の正、負は電流
の方向によって、それらの絶対値は電流値によってそれ
ぞれ表わされる。
の方向によって、それらの絶対値は電流値によってそれ
ぞれ表わされる。
第5図のメンバーシップZ関数回路は、ブレーク・ポイ
ントzBを表わす電流を与える電流源(回路に吐き出し
入力電流を与える)23と、電流ミラー(CM)25と
、1の値の電流を与える電流源(回路に吸い込み入力電
流を与える)2Bと、ダイオード28とから構成されて
いる。電流ミラー25は2個のN −MOS PETに
より構成されている。第5図の回路の各部分を流れる電
流を表わすグラフが、電流の向きを示す矢印に対応して
示されている。また、出力電流f2のグラフは第6図に
示されている。
ントzBを表わす電流を与える電流源(回路に吐き出し
入力電流を与える)23と、電流ミラー(CM)25と
、1の値の電流を与える電流源(回路に吸い込み入力電
流を与える)2Bと、ダイオード28とから構成されて
いる。電流ミラー25は2個のN −MOS PETに
より構成されている。第5図の回路の各部分を流れる電
流を表わすグラフが、電流の向きを示す矢印に対応して
示されている。また、出力電流f2のグラフは第6図に
示されている。
入力端子2■には入力変数Z (Z≧0とする)の値を
表わす電流が流入している。入力端子21と電流ミラー
25の入力側との間にはワイヤード0R24によって電
流源23が接続され、このワイヤード0R24から値Z
(Z、≧0とする)の電流が流出口 する。したがって、ワイヤード0R24から電流ミラー
25に向かってZとZBとの差(Z−ZB)を表わす電
流が流れようとするが、実際は電流ミラー25が逆方向
電流に対して電流阻止ダイオードとして働くので、限界
差(ZeZB)の電流が流れることになる(グラフ参照
)。ここでθはファジィ限界差の演算を表わし、限界差
は次の内容をもつ。
表わす電流が流入している。入力端子21と電流ミラー
25の入力側との間にはワイヤード0R24によって電
流源23が接続され、このワイヤード0R24から値Z
(Z、≧0とする)の電流が流出口 する。したがって、ワイヤード0R24から電流ミラー
25に向かってZとZBとの差(Z−ZB)を表わす電
流が流れようとするが、実際は電流ミラー25が逆方向
電流に対して電流阻止ダイオードとして働くので、限界
差(ZeZB)の電流が流れることになる(グラフ参照
)。ここでθはファジィ限界差の演算を表わし、限界差
は次の内容をもつ。
・・・(1)
電流ミラー25の出力側からは同じ値の吸い込み電流が
出力される。電流ミラー25の出力側と出力端子22と
の間には電流源26がワイヤード0R27によって接続
されている。したがちて、ワイヤード0R27では1−
(ZeZB)の演算が行なわれ。
出力される。電流ミラー25の出力側と出力端子22と
の間には電流源26がワイヤード0R27によって接続
されている。したがちて、ワイヤード0R27では1−
(ZeZB)の演算が行なわれ。
この値の電流が出力端子22から吐き出されるがまたは
吸い込まれようとする(グラフ参照)。しがしながら、
ワイヤード0R27と出力端子22との間には、吐き出
し出力に対して順方向となるダイオード28が接続され
ているので、端子22に現われようとする吸い込み出力
電流は0となる。これは1 e(ZeZB)の演算と等
価である。
吸い込まれようとする(グラフ参照)。しがしながら、
ワイヤード0R27と出力端子22との間には、吐き出
し出力に対して順方向となるダイオード28が接続され
ているので、端子22に現われようとする吸い込み出力
電流は0となる。これは1 e(ZeZB)の演算と等
価である。
以上の動作をまとめると次のようになる。
・・・(2)
この動作をグラフで表わしたのが、第6図である。この
2関数の下り勾配は−1である。
2関数の下り勾配は−1である。
なお、ダイオード28はダイオード接続MO8PETで
代えることができる。
代えることができる。
入力電流2が負の場合には(ただし2.≧o)。
電流ミラー25からワイヤード0R24に向がって(Z
+ZB)の電流が流れようとするが、電流ミラー25が
この電流の流出を阻止するので、電流ミラー25とワイ
ヤード0R24との間に流れる電流は0である。したが
って、電流ミラーの出力電流も0であり、出力端子22
には電流源2Bの1の値の電流がそのまま吐き出される
。
+ZB)の電流が流れようとするが、電流ミラー25が
この電流の流出を阻止するので、電流ミラー25とワイ
ヤード0R24との間に流れる電流は0である。したが
って、電流ミラーの出力電流も0であり、出力端子22
には電流源2Bの1の値の電流がそのまま吐き出される
。
ブレーク・ポイントZnが負の場合(ただしZ≧0)に
は、ワイヤード0R24から電流ミラー24に(Z−1
−IZBl)の電流が流入するので、電流ミラー25の
吐い込み出力電流も(Z+IZBl)となる。したがっ
て、出力は次のように表わされる。
は、ワイヤード0R24から電流ミラー24に(Z−1
−IZBl)の電流が流入するので、電流ミラー25の
吐い込み出力電流も(Z+IZBl)となる。したがっ
て、出力は次のように表わされる。
・・・(3)
第(3)式は、zBが負側にくるように第6図のグラフ
をそのまま左シフトした動作を表わしている。
をそのまま左シフトした動作を表わしている。
ブレーク・ポイントZBおよび入力電流2がともに負の
場合には、ワイヤード0R24から電流ミラー251:
向かって(IZB IeIZl)の電流が流入する。し
たがって、電流ミラー25の吸い込み出力電力も(l
Z、lel Z l)で与えられ、吐き出し出力電流は
次式で表現される。
場合には、ワイヤード0R24から電流ミラー251:
向かって(IZB IeIZl)の電流が流入する。し
たがって、電流ミラー25の吸い込み出力電力も(l
Z、lel Z l)で与えられ、吐き出し出力電流は
次式で表現される。
・・・(4)
第(4)式もまた。第6図のグラフを左側にシフトした
状態を表現している。
状態を表現している。
このようにして、第5図の回路はすべてのZの値および
Z、の値に対して適用可能である。
Z、の値に対して適用可能である。
第7図は、バイポーラ・トランジスタ・アレイ(ROH
M社製TA7g)を用いて実現した2関数回路を示して
いる。第5図の電流源、電流ミラー等に対応する回路に
は同一符号が付けられている。
M社製TA7g)を用いて実現した2関数回路を示して
いる。第5図の電流源、電流ミラー等に対応する回路に
は同一符号が付けられている。
また、第5図の入力端子21に代えて入力回路21Aが
、出力端子22に代えて出力回路22Aが設けられてい
る。ダイオード28としては、 NPN トランジスタ
(TA7g中の1個)のベース・エミッタ間のダイオー
ドが利用されている。
、出力端子22に代えて出力回路22Aが設けられてい
る。ダイオード28としては、 NPN トランジスタ
(TA7g中の1個)のベース・エミッタ間のダイオー
ドが利用されている。
第8図は、第7図の回路を用いて#j定した実験結果を
示している。3つの異なるZB (パラメータ)につい
て実験が行なわれた。入力電流Z。
示している。3つの異なるZB (パラメータ)につい
て実験が行なわれた。入力電流Z。
ブレーク・ポイント電流Z 、1の値の電流おより
び出力電流f2は、それぞれの回路における抵抗の降下
電圧として測定された。fz−1Oμ八がμm1に、f
z−0μAがμm0にそれぞれ対応している。
電圧として測定された。fz−1Oμ八がμm1に、f
z−0μAがμm0にそれぞれ対応している。
このグラフから分るように、第7図の回路はきわめてす
ぐれた直線性を存しているとともに2回路構成も簡素で
ある。このようなすぐれた直線性は、電圧モードの簡単
な回路では実現不可能であり、これが、電流モードの回
路でメンバーシップ関数回路を実現した大きな理由でも
ある。また。
ぐれた直線性を存しているとともに2回路構成も簡素で
ある。このようなすぐれた直線性は、電圧モードの簡単
な回路では実現不可能であり、これが、電流モードの回
路でメンバーシップ関数回路を実現した大きな理由でも
ある。また。
第7図の回路では電流ミラーが使用されているので温度
安定性がよく、電流源を除いて抵抗を使用していないか
ら集積化に適してい・る等の特徴かある。 ゛ また、第7図および第8図からも分るように。
安定性がよく、電流源を除いて抵抗を使用していないか
ら集積化に適してい・る等の特徴かある。 ゛ また、第7図および第8図からも分るように。
2関数回路はMOS FIETのみならずバイポーラ素
子によっても、実用性のきわめて高いものが実現できる
。
子によっても、実用性のきわめて高いものが実現できる
。
(3,3) S関数回路(第9図、第10図、第11図
。
。
第12図)
メンバーシップS関数回路の一例が第9図に示されてい
る。入力変数(入力電流)はSで、S関数出力(出力電
流)はf8でそれぞれ示されている。ブレーク・ポイン
トを表わす電流Snは電流源33によって、値1を表わ
す電流は電流源36によってそれぞれ与えられる。
る。入力変数(入力電流)はSで、S関数出力(出力電
流)はf8でそれぞれ示されている。ブレーク・ポイン
トを表わす電流Snは電流源33によって、値1を表わ
す電流は電流源36によってそれぞれ与えられる。
S関数回路とZ関数回路との基本的な相違は。
ワイヤード0R34(第5図のワイヤード0R24に対
応)に人力する電流の向きにある。このワイヤード0R
34には、入力電流Sが吐き出し入力として、またブレ
ーク・ポイント電流SBが吸い込み入力として与えられ
ている。このために、入力端子31に与えられる吸い込
み入力端子は電流ミラー39によってその向きが反転さ
れている。また、ブレーク・ポイント電流源33は回路
に対して吸い込み入力を与えるものとなっている(第5
図の電流源23と比較せよ)。
応)に人力する電流の向きにある。このワイヤード0R
34には、入力電流Sが吐き出し入力として、またブレ
ーク・ポイント電流SBが吸い込み入力として与えられ
ている。このために、入力端子31に与えられる吸い込
み入力端子は電流ミラー39によってその向きが反転さ
れている。また、ブレーク・ポイント電流源33は回路
に対して吸い込み入力を与えるものとなっている(第5
図の電流源23と比較せよ)。
ワイヤード0R34と電流ミラー35とによりS。
(ESSの演算が行なわれる。さらに、ワイヤード0R
37によって1−(SBθS)の演算が行なわれる。ダ
イオードとして作用するダイオード接続MO3I’ET
38によって吸い込み出力方向の電流が阻止されるか
ら、結局出力電流としてt 5−tO(S、as)を表
わす吐き出し出力電流が得られる。この出力電流のグラ
フが第1O図に示されている。
37によって1−(SBθS)の演算が行なわれる。ダ
イオードとして作用するダイオード接続MO3I’ET
38によって吸い込み出力方向の電流が阻止されるか
ら、結局出力電流としてt 5−tO(S、as)を表
わす吐き出し出力電流が得られる。この出力電流のグラ
フが第1O図に示されている。
このS関数回路において、ブレーク・ポイントSBを負
の値に設定することも可能であるが。
の値に設定することも可能であるが。
SBく0の場合には、S≧0の領域では出力電流f8は
常に1の値をとるので、SBを負に設定することに格別
の意味を見い出すことはできない。
常に1の値をとるので、SBを負に設定することに格別
の意味を見い出すことはできない。
5I3−oとすれば足りる。
バイポーラ・トランジスタを用いて実現したS関数回路
が第11図に示されている。この図においても、第9図
に示すものと同一機能をもつ回路については同一符号が
付けられている。符号31Aは入力端子31に対応する
入力回路であり、符号32Aは出力端子32に対応する
出力回路である。第11図の回路の測定された特性(S
、をパラメータとする)が第12図に示されている。こ
のS関数回路もすぐれた直線を有していることが分る。
が第11図に示されている。この図においても、第9図
に示すものと同一機能をもつ回路については同一符号が
付けられている。符号31Aは入力端子31に対応する
入力回路であり、符号32Aは出力端子32に対応する
出力回路である。第11図の回路の測定された特性(S
、をパラメータとする)が第12図に示されている。こ
のS関数回路もすぐれた直線を有していることが分る。
(3,4)使用時における勾配の任意設定(第13図。
第14図)
第3図において変換回路11が示されているように、一
般にメンバーシップ関数の議論においては、物理的量の
入力値をその最大値(または回路の許容値)を用いて正
規化し、その正規化された値が入力値として用いられる
。たとえば、身長Hを取扱う場合には、その最大値(た
とえば2m)Hを用いて、身長入力が、 H/Hで正規
wax
IIax化される。
般にメンバーシップ関数の議論においては、物理的量の
入力値をその最大値(または回路の許容値)を用いて正
規化し、その正規化された値が入力値として用いられる
。たとえば、身長Hを取扱う場合には、その最大値(た
とえば2m)Hを用いて、身長入力が、 H/Hで正規
wax
IIax化される。
一例として、集合「背の高い人Jのメンバーシップ関数
μSRが第13図(A)にS関数として、集合「背の低
い人」のメンバーシップ関数μZ11が第13図(B)
にZ関数としてそれぞれ示されている。
μSRが第13図(A)にS関数として、集合「背の低
い人」のメンバーシップ関数μZ11が第13図(B)
にZ関数としてそれぞれ示されている。
これらのメンバーシップ関数の横軸(変数)はS−H/
H、Z−H/Hとして表現されlaX
I!laXている。
H、Z−H/Hとして表現されlaX
I!laXている。
したがって9回路上において、最大値Hを1aX
何μAに対応させ、関数のグレード1を何μAに対応さ
せるかによって、メンバーシップ関数の実効的な勾配、
すなわちS関数の上り勾配およびZ関数の下り勾配を任
意の値に設定することが可能である。上述した電流ミラ
ーを用いた2関数回路およびS関数回路では、(出力電
流)/(入力電流)の勾配は必ず−1または1となって
いるが。
せるかによって、メンバーシップ関数の実効的な勾配、
すなわちS関数の上り勾配およびZ関数の下り勾配を任
意の値に設定することが可能である。上述した電流ミラ
ーを用いた2関数回路およびS関数回路では、(出力電
流)/(入力電流)の勾配は必ず−1または1となって
いるが。
その使い方次第で任意の勾配を1することかできる訳で
ある。
ある。
勾配を実質的に変化させた例がZ関数を用いて第14図
に示されている。第14図(A)は、HをlaX 100μAに、グレード1を10μAにそれぞれ対応さ
せたときの集合「背の低い人コのメンバーシップ関数を
示している。このようなメンバーシップ関数に対して勾
配をその1/2にしたいときには。
に示されている。第14図(A)は、HをlaX 100μAに、グレード1を10μAにそれぞれ対応さ
せたときの集合「背の低い人コのメンバーシップ関数を
示している。このようなメンバーシップ関数に対して勾
配をその1/2にしたいときには。
第14図(B)に示すように、Hを50μAに対応O+
aX させればよい。また、勾配を1/4にしたいときには、
第14図(C)に示すように、Hを2−5μAにlaX 対応させればよい。
aX させればよい。また、勾配を1/4にしたいときには、
第14図(C)に示すように、Hを2−5μAにlaX 対応させればよい。
以上のようにして、上述したメンバーシップ関数発生回
路の勾配が+1または−1に固定されていたとしても、
その使い方次第で任意の勾配を設定できることが分る。
路の勾配が+1または−1に固定されていたとしても、
その使い方次第で任意の勾配を設定できることが分る。
(3,5)勾配の切替側&III(第15図、第16図
、第17図。
、第17図。
第18図)
回路構成上においてメンバーシップ関数の勾配を変化さ
せることも可能であることを次に説明する。
せることも可能であることを次に説明する。
第15図は、第5図に示されたZ関数回路における電流
源23.ワイヤード0R24および電流ミラー25を取
出し、電流ミラー25を変形して電流ミラー25Aとし
た構成を示している。
源23.ワイヤード0R24および電流ミラー25を取
出し、電流ミラー25を変形して電流ミラー25Aとし
た構成を示している。
電流ミラー25Aは1面積の等しい2つの出力用ドレイ
ンをもつ電流ミラー41と、これら2つの出力用ドレイ
ンの並列接続をスイッチングするためのN −MOS
PET 42とから構成されている。FET 42は1
;!l 御端子43に与えられるルリ御信号V。によっ
てオン、オフ制御される。
ンをもつ電流ミラー41と、これら2つの出力用ドレイ
ンの並列接続をスイッチングするためのN −MOS
PET 42とから構成されている。FET 42は1
;!l 御端子43に与えられるルリ御信号V。によっ
てオン、オフ制御される。
この電流ミラー25Aの出力信号Z□ZBのグラフが第
16図に示されている。制御信号VcをLレベルにする
と、 PET 42はオフであるから、電流ミラー25
Aの出力電流の勾配は1である。この場合には、電流ミ
ラー25Aは第5図に示された電流ミラー25と同じ機
能をもつ。制御信号V。をHレベルにすると、 PET
42がオンとなり、電流は2つの出力用ドレインに流
れ、結果的に2倍の出力電流が流れることになるから、
その勾配は2となる。
16図に示されている。制御信号VcをLレベルにする
と、 PET 42はオフであるから、電流ミラー25
Aの出力電流の勾配は1である。この場合には、電流ミ
ラー25Aは第5図に示された電流ミラー25と同じ機
能をもつ。制御信号V。をHレベルにすると、 PET
42がオンとなり、電流は2つの出力用ドレインに流
れ、結果的に2倍の出力電流が流れることになるから、
その勾配は2となる。
したがって、このような電流ミラー25Aを第5図の電
流ミラー25に代えて用いると、制御信号Vcのレベル
によって勾配を切替えることのできるZ関数回路が実現
する。勾配が2となったときのZ関数回路の人、出力特
性が第6図に破線で示されている。
流ミラー25に代えて用いると、制御信号Vcのレベル
によって勾配を切替えることのできるZ関数回路が実現
する。勾配が2となったときのZ関数回路の人、出力特
性が第6図に破線で示されている。
2種類の勾配に限られることなく任意の数の勾゛配を切
替えることが可能である。第17図は、S関数回路の一
部を示すものであり、ここでは第9図の電流ミラー35
が電流ミラー35Aで置替えられている。電流ミラー3
5Aにおいて、電流ミラー44は3つの出力用ドレイン
をもち、これらの出力用ドレインは並列に接続されてい
るとともに、そのうちの2つにスイッチング素子として
のFET 45.4Bが接続されている。PET 45
.48はそれらの制御端子47.48に与えられる制御
信号v 、■ によっCI C2 てオン、オフ制御される。
替えることが可能である。第17図は、S関数回路の一
部を示すものであり、ここでは第9図の電流ミラー35
が電流ミラー35Aで置替えられている。電流ミラー3
5Aにおいて、電流ミラー44は3つの出力用ドレイン
をもち、これらの出力用ドレインは並列に接続されてい
るとともに、そのうちの2つにスイッチング素子として
のFET 45.4Bが接続されている。PET 45
.48はそれらの制御端子47.48に与えられる制御
信号v 、■ によっCI C2 てオン、オフ制御される。
第18図に示すように、2つのFIET 45.46の
両方がオフ(V c t ” V C2−L )の場合
には出力電流の勾配は−1であり、いずれか一方がオン
となると(V −H,VO2−L:11.たltV。
両方がオフ(V c t ” V C2−L )の場合
には出力電流の勾配は−1であり、いずれか一方がオン
となると(V −H,VO2−L:11.たltV。
、−L、VO2−H)CI
勾配は一21両方がオンになるとくvC1= VO2”
H)勾配は−3となる。
H)勾配は−3となる。
(3,8)プログラマブル・マルチ・メンバーシップ関
数回路(第19図、第20図、第21図)上述した10
個のファジィ・メンバーシップ関数のうちM関数を除く
9個の関数を自由にプログラムできる(または外部から
制御できる)マルチ・メンバーシップ関数回路が第19
図に示されている。この関数回路は、マルチ・ファンア
ウト回路50、第1のZ関数回路(No、1) 51.
第2のZ関数回路(No、2) 52.第1のS関数回
路(No、 1) 53゜第2のS関数回路(No、2
) 54.MIN (ファジィ論理積)回路55および
MAX (ファジィ論理和)回路5Gから構成されてい
る。変数(人力)はXで、最終的に得られる関数(出力
)はfxで与えられている。
数回路(第19図、第20図、第21図)上述した10
個のファジィ・メンバーシップ関数のうちM関数を除く
9個の関数を自由にプログラムできる(または外部から
制御できる)マルチ・メンバーシップ関数回路が第19
図に示されている。この関数回路は、マルチ・ファンア
ウト回路50、第1のZ関数回路(No、1) 51.
第2のZ関数回路(No、2) 52.第1のS関数回
路(No、 1) 53゜第2のS関数回路(No、2
) 54.MIN (ファジィ論理積)回路55および
MAX (ファジィ論理和)回路5Gから構成されてい
る。変数(人力)はXで、最終的に得られる関数(出力
)はfxで与えられている。
マルチ・ファンアウト回路50は、1つの入力電流Xか
ら、これと同じ値でかつ同じ向きの庖数(ここでは4つ
)の電流Xを生成するものであり、その具体的構成の一
例が第20図に示されている。この回路は、入力電流の
向きを反転するための電流ミラー58と、この電流ミラ
ー58の出力側に接続され、入力電流と同じ値でかつ逆
向きの複数(4つ)の出力電流を発生する多出力(マル
チ・ドレイン)電流ミラー59とから構成されている。
ら、これと同じ値でかつ同じ向きの庖数(ここでは4つ
)の電流Xを生成するものであり、その具体的構成の一
例が第20図に示されている。この回路は、入力電流の
向きを反転するための電流ミラー58と、この電流ミラ
ー58の出力側に接続され、入力電流と同じ値でかつ逆
向きの複数(4つ)の出力電流を発生する多出力(マル
チ・ドレイン)電流ミラー59とから構成されている。
マルチ・ファンアウト回路50の4つの出力電流Xはそ
れぞれZ関数回路51.52. S関数回路53、5
4に入力している。Z関数回路51.52はそれぞれ第
5図に示すものと同じであり、それらのブレーク・ポイ
ントはZ 、Z で、出力電流BI B2 はf 、f でそれぞれ表わされている。5Z
XI ZX2 関数回路53.54はそれぞれ第9図に示すものと同じ
であり、それらのブレーク・ポイントはSBl’S で
、出力電流はf 、f でそれぞれ表B2
SXI SX2現されている。した
がって、勾配はここでは1゜−1である。
れぞれZ関数回路51.52. S関数回路53、5
4に入力している。Z関数回路51.52はそれぞれ第
5図に示すものと同じであり、それらのブレーク・ポイ
ントはZ 、Z で、出力電流BI B2 はf 、f でそれぞれ表わされている。5Z
XI ZX2 関数回路53.54はそれぞれ第9図に示すものと同じ
であり、それらのブレーク・ポイントはSBl’S で
、出力電流はf 、f でそれぞれ表B2
SXI SX2現されている。した
がって、勾配はここでは1゜−1である。
第2のZ関数回路52の出力f および第2のX2
S関数回路54の出力f は旧N回路55に与えらX
2 れる。第21図(A)に示されているように、これらの
回路52.54のブレーク・ポイントがSB2≦ZB2
の条件を満たしたとすると、これらの回路52.54の
出力の旧N演算結果は台形上の関数すなわちπ関数とな
る。このπ関数(旧N回路55の出力)をf で表わ
す。旧N演算は、複数の入力値(こπ X こては2人力値)のうち最も小さい値(小さい方の値)
を選択する演算であるからである。
2 れる。第21図(A)に示されているように、これらの
回路52.54のブレーク・ポイントがSB2≦ZB2
の条件を満たしたとすると、これらの回路52.54の
出力の旧N演算結果は台形上の関数すなわちπ関数とな
る。このπ関数(旧N回路55の出力)をf で表わ
す。旧N演算は、複数の入力値(こπ X こては2人力値)のうち最も小さい値(小さい方の値)
を選択する演算であるからである。
旧N回路55の出力f 、ならびに第1のZ関π X
数回路51の出力f および第1のS関数回路53X
I の出力f はMAX回路56に与えられる。MAXは
SXI 複数の入力値の最も大きい値を選択する演算である。関
数のグレード1に対応する電流値をI。とする。第21
図(A)を再び参照して、ZB□+2■。
I の出力f はMAX回路56に与えられる。MAXは
SXI 複数の入力値の最も大きい値を選択する演算である。関
数のグレード1に対応する電流値をI。とする。第21
図(A)を再び参照して、ZB□+2■。
≦5I32’ zB2≦5B1−2ioの条件を満足す
るようにこれらのブレーク・ポイントを選択すると。
るようにこれらのブレーク・ポイントを選択すると。
MAX回路5Bの出力はW関数を表わす。
これらの関数回路51〜54における電流ミラー(第5
図の符号25.第9図の符号35)を、勾配の切替可能
な電流ミラー(第15図の電流ミラー25Aなど)に置
き換えることが可能である。このようにした場合の制御
端子に与えられる制御信号が第19図にはv、v、vv
で与えられていZI Z2 81’ 32 る。これらの制御信号のレベル設定によって、たとえば
第21図(B)に示すようにW関数の4つの勾配の任意
のものを独立に1以外の値にすることが可能である。第
21図(B)はvzl−vs2−H1vz2”” V
s l−Lに設定した状態を示している。勾配の切替は
以下に述べる任意の関数においても可能であることはい
うまでもない。
図の符号25.第9図の符号35)を、勾配の切替可能
な電流ミラー(第15図の電流ミラー25Aなど)に置
き換えることが可能である。このようにした場合の制御
端子に与えられる制御信号が第19図にはv、v、vv
で与えられていZI Z2 81’ 32 る。これらの制御信号のレベル設定によって、たとえば
第21図(B)に示すようにW関数の4つの勾配の任意
のものを独立に1以外の値にすることが可能である。第
21図(B)はvzl−vs2−H1vz2”” V
s l−Lに設定した状態を示している。勾配の切替は
以下に述べる任意の関数においても可能であることはい
うまでもない。
次に、第19図の回路がブレーク・ポイント値の設定に
応じて9個のファジィ・メンバーシップ関数を実現でき
ることを示す。第4図および第21図(A)を参照して
話を進める。
応じて9個のファジィ・メンバーシップ関数を実現でき
ることを示す。第4図および第21図(A)を参照して
話を進める。
また、以下の説明でHIは入力電流の最大値に上述のI
。(たとえばlOμA)を加えた値([最大入力電流値
]+I。)よりも大きな値に設定することを意味し、L
は−Io以下の値に設定することを意味する。D、C
,はドント・ケア(Don’tCare) + すなわ
ちいかなる値でもよいことを示す。
。(たとえばlOμA)を加えた値([最大入力電流値
]+I。)よりも大きな値に設定することを意味し、L
は−Io以下の値に設定することを意味する。D、C
,はドント・ケア(Don’tCare) + すなわ
ちいかなる値でもよいことを示す。
第19図の回路が9個の関数回路のそれぞれを実現する
条件は次の通りである。
条件は次の通りである。
φ関数
Z−L、S−H,S−H。
BI I BI I 82 1Z
B2− D、C。
B2− D、C。
または。
Z−L、S−H,Z−L。
BI I BI I 82 1S
B2− D、C。
B2− D、C。
1関数
Z −H、他(すなわちZ 、S 、S )旧
I B2 BI
B2はり、C。
I B2 BI
B2はり、C。
(ここでZB□は、最大入力端子値よりも大きければよ
いが、制御信号の種類を増大させないようにするために
充分条件としてZI3、−HIとした。) または、S−L、他はり、C。
いが、制御信号の種類を増大させないようにするために
充分条件としてZI3、−HIとした。) または、S−L、他はり、C。
BI I
(S 131はOA以下であればよいが、制御信号の種
類の増大を抑える意味でSBよ−L!とした。)または
、S −L 、Z −H、他はり、C。
類の増大を抑える意味でSBよ−L!とした。)または
、S −L 、Z −H、他はり、C。
82 1 B2 1(上記と同
じように””B2はOA以下であればよく、ZB□は最
大入力端子以上であればよい。) Z関数 S −H、S −H、Z −D、C。
じように””B2はOA以下であればよく、ZB□は最
大入力端子以上であればよい。) Z関数 S −H、S −H、Z −D、C。
旧 I B2 1 82(この場合
”Blがブレーク9ポイントとなる。) または、S −H、Z −L 、S −D、C
。
”Blがブレーク9ポイントとなる。) または、S −H、Z −L 、S −D、C
。
Bl l B2 1 82
(この場合もZBlがブレーク・ポイントとなる。) または、S −H、S −L 、Z −LBl
l B2 1
BI +(この場合、ZB□がブレーク・ポイ
ントとなる。また、SB2はOA以下であればよい。)
S関数 Z ■L 、Z −L 、S −D、C。
(この場合もZBlがブレーク・ポイントとなる。) または、S −H、S −L 、Z −LBl
l B2 1
BI +(この場合、ZB□がブレーク・ポイ
ントとなる。また、SB2はOA以下であればよい。)
S関数 Z ■L 、Z −L 、S −D、C。
Bl l B2 1 B2(この場合”
”Blがブレーク・ポイントとなる。) または、Z −L 、S −H、Z −D、C
。
”Blがブレーク・ポイントとなる。) または、Z −L 、S −H、Z −D、C
。
81 1 B2 1
82(この場合もSB1がブレーク・ポイントとなる。
82(この場合もSB1がブレーク・ポイントとなる。
)
または、Z −L 、S −H、Z −HBl
l BI I
B2 1(この場合はS82がブレーク・ポイ
ントとなる一0SB□は最大入力端子値よりも大きな値
であればよい。) π関数 Z −L 、S −H、S ≦ZBI
I Bl l 82 B2(ブ
レーク・ポイントはSB□と2132である。
l BI I
B2 1(この場合はS82がブレーク・ポイ
ントとなる一0SB□は最大入力端子値よりも大きな値
であればよい。) π関数 Z −L 、S −H、S ≦ZBI
I Bl l 82 B2(ブ
レーク・ポイントはSB□と2132である。
5132” ZB2の場合には、第4図に鎖線で示すよ
うに三角形状となる。) U関数 S −H、Z −D、C,ZB、+IO≦”B1−
B2 1 B2 (ブレーク・ポイントはZBlと’Jtである。
うに三角形状となる。) U関数 S −H、Z −D、C,ZB、+IO≦”B1−
B2 1 B2 (ブレーク・ポイントはZBlと’Jtである。
ZBl” ■0 ”SBl ’0の場合には、第4図
に鎖線で示す形となる。) または、 Z −L 、 S −D、C,Z
、1+l0B2 1 B2 ≦581−1O N関数 Z ”’ L 、 SB2≦ZB2≦5Bl−2
■。
に鎖線で示す形となる。) または、 Z −L 、 S −D、C,Z
、1+l0B2 1 B2 ≦581−1O N関数 Z ”’ L 、 SB2≦ZB2≦5Bl−2
■。
L I
(ブレーク・ポイントはS 、Z 、S であり
2 B2 13す る。) l関数 S −H、Z +2I ≦SB2≦ZB2BI
I 旧 O (ブレーク・ポイントはZ 、S 、Z であ旧
B2 82 る。) W関数 Z +2IO≦SB2≦zI32≦5Bl−2IO(上
述した通りである。) 第19図において、符号55で示された回路をMAX回
路に、同5Gを旧N回路にそれぞれ置きかえることによ
って、第4図の10関数のうちW関数を除く9関数を実
現できることは容易に理解でさよう。
2 B2 13す る。) l関数 S −H、Z +2I ≦SB2≦ZB2BI
I 旧 O (ブレーク・ポイントはZ 、S 、Z であ旧
B2 82 る。) W関数 Z +2IO≦SB2≦zI32≦5Bl−2IO(上
述した通りである。) 第19図において、符号55で示された回路をMAX回
路に、同5Gを旧N回路にそれぞれ置きかえることによ
って、第4図の10関数のうちW関数を除く9関数を実
現できることは容易に理解でさよう。
(3,7)旧N回路とMAX回路(第22図、第23図
、第24図、第25図、第2G図、第27図、第28図
)第19図のプログラマブル・マルチ争メンバーシップ
関数回路で用いられている旧N (ファジィ論理積)回
路およびWAX (ファジィ論理和)回路の詳細は、
出願人による出願(たとえば特願昭59−57121)
に記載されているが、ここに簡単に説明しておく。
、第24図、第25図、第2G図、第27図、第28図
)第19図のプログラマブル・マルチ争メンバーシップ
関数回路で用いられている旧N (ファジィ論理積)回
路およびWAX (ファジィ論理和)回路の詳細は、
出願人による出願(たとえば特願昭59−57121)
に記載されているが、ここに簡単に説明しておく。
旧N演算は次のように定義される
・・・(5)
ここでμ 、μ はメンバーシップ関数をそれY
ぞれ表わしている。
旧N回路をMOS PETで実現した回路が第22図に
示されている。入力電流は便宜的にμ 、μ でY 表わされ、出力電流(旧N演算結果)はB2で与えられ
ている。
示されている。入力電流は便宜的にμ 、μ でY 表わされ、出力電流(旧N演算結果)はB2で与えられ
ている。
入力電流μXは電流ミラー61でその向きが反転される
。入力電流μYは電流ミラー66と67とからなるマル
チ・ファンアウト回路に入力し、これによって等しい値
の2つの電流μYが生成される。
。入力電流μYは電流ミラー66と67とからなるマル
チ・ファンアウト回路に入力し、これによって等しい値
の2つの電流μYが生成される。
ワイヤード0R62には吐き出し入力電流μ工と吸い込
み入力電流μYとが与えられ、このワイヤード0R62
は電流ミラー63に接続されている。
み入力電流μYとが与えられ、このワイヤード0R62
は電流ミラー63に接続されている。
電流ミラーB3はダイオードとしても作用し、ワイヤー
ド0R62と電流ミラー63とによってファジィ限界差
回路が構成されている。したがって、電流ミラー63の
吸い込み出力電流は次式で与えられる。
ド0R62と電流ミラー63とによってファジィ限界差
回路が構成されている。したがって、電流ミラー63の
吸い込み出力電流は次式で与えられる。
・・・(6)
同じように、ワイヤード0R64とダイオード65とに
よって限界差回路が構成され、この旧N回路の吐き出し
出力電流は次式で与えられる。
よって限界差回路が構成され、この旧N回路の吐き出し
出力電流は次式で与えられる。
・・・(7)
第(7)式は第(5)式と同じである。
旧N回路をバイポーラ・トランジスタによって構成した
例が第23図に示されている。第22図の回路との対比
から、第23図の回路が旧N演算を行なうことは容易に
理解できよう。
例が第23図に示されている。第22図の回路との対比
から、第23図の回路が旧N演算を行なうことは容易に
理解できよう。
第24図は第28図の回路の人出力特性のill定結果
を示している。一方の人力μYがパラメータとして用い
られている。第23図の回路において、 PNPトラン
ジスタとしてはTM57が、 NPN トランジスタと
してはTM01がそれぞれ使用された。
を示している。一方の人力μYがパラメータとして用い
られている。第23図の回路において、 PNPトラン
ジスタとしてはTM57が、 NPN トランジスタと
してはTM01がそれぞれ使用された。
第19図において、 MAX回路5Bの入力は3つであ
る。一般に2人力のMAX回路は簡単に構成することが
できる。3人力のMAX回路を構成するには。
る。一般に2人力のMAX回路は簡単に構成することが
できる。3人力のMAX回路を構成するには。
第25図に示されているように、2人力のMAX回路5
8A、 58Bを2段に接続すればよい。
8A、 58Bを2段に接続すればよい。
第26図は、2人力(7) MAX回路(56Aまたは
56B)をMOS PETを用いて構成した例を示して
いる。
56B)をMOS PETを用いて構成した例を示して
いる。
ファジィMAX演算は次式で定義される。
・・・(8)
入力電流μ、は2出力電力ミラー71に入力し。
これによって入力電流と方向が逆の2つの電流μYが生
成され、一方はワイヤード0R72に入力し、他方は電
流ミラー75でその向きが再び反転されワイヤード0R
74に与えられる。
成され、一方はワイヤード0R72に入力し、他方は電
流ミラー75でその向きが再び反転されワイヤード0R
74に与えられる。
ワイヤード0R72には入力電流μXも入力している。
ワイヤード0R72とダイオード73とにより限界差回
路が構成されダイオード73からは次式で与えられる電
流が出力され、ワイヤード0R74に流れていく。
路が構成されダイオード73からは次式で与えられる電
流が出力され、ワイヤード0R74に流れていく。
・・・(9)
ワイヤード0R74において、この電流μx。
μ に電流μYが加算されるから、結局、出力型流μZ
は次のようになる。
は次のようになる。
・・・(10)
第(10)式は第(8)式と同じ内容を表わしている。
第27図は、 MAX回路をバイポーラ′・トランジス
タで構成した例を示している。第27図において。
タで構成した例を示している。第27図において。
第26図に示すものと対応するものには同じ符号にAを
付けて示しである。第27図の回路は第26図の回路と
全面的には対応していない。第26図の2つの電流ミラ
ー71.75が第27図では3つの電流ミラー7[i、
77、78によって置換されている。
付けて示しである。第27図の回路は第26図の回路と
全面的には対応していない。第26図の2つの電流ミラ
ー71.75が第27図では3つの電流ミラー7[i、
77、78によって置換されている。
複数のコレクタをもつバイポーラ・トランジスタによっ
て多出力電流ミラーを構成した場合に。
て多出力電流ミラーを構成した場合に。
いずれか少なくとも1つの出力用コレクタが開放される
とそのコレクタに飽和が生じ、他の出力用コレクタの出
力電流に誤差が生じる。いかなる場合にも多出力電流ミ
ラーのコレクタに飽和を生じさせないようにするために
は、ある程度のコレクタ・エミッタ電圧を確保すること
が必要である。
とそのコレクタに飽和が生じ、他の出力用コレクタの出
力電流に誤差が生じる。いかなる場合にも多出力電流ミ
ラーのコレクタに飽和を生じさせないようにするために
は、ある程度のコレクタ・エミッタ電圧を確保すること
が必要である。
第27図の回路は、電流ミラー78のような入力抵抗の
小さい回路を多出力電流ミラー77のコレクタに接続゛
することにより、コレクタの飽和を防止している。多出
力電流ミラーにおけるコレクタの飽和を回避するための
対策については、出願人による特許出願、特願昭59−
263386に詳述されている。
小さい回路を多出力電流ミラー77のコレクタに接続゛
することにより、コレクタの飽和を防止している。多出
力電流ミラーにおけるコレクタの飽和を回避するための
対策については、出願人による特許出願、特願昭59−
263386に詳述されている。
第27図のMAX回路のμYをパラメータとする人出力
特性の測定結果の一例が第28図に示されている。
特性の測定結果の一例が第28図に示されている。
(3,8)簡略化されたプログラマブル・マルチ・メン
バーシップ関数回路(第29図、第30図)第29図は
、S関数回路を基調として簡略化されたプログラマブル
・マルチ中メンバーシップ関数回路を示している。ここ
では、 P −M2S FETが使用されている。し
たがって、第9図に示すS関数回路とは電流の向きが逆
になっている。また、入力端子はX 、出力電流は2で
示されている。
バーシップ関数回路(第29図、第30図)第29図は
、S関数回路を基調として簡略化されたプログラマブル
・マルチ中メンバーシップ関数回路を示している。ここ
では、 P −M2S FETが使用されている。し
たがって、第9図に示すS関数回路とは電流の向きが逆
になっている。また、入力端子はX 、出力電流は2で
示されている。
多出力電流ミラー81は1つの入力電流Xlからこれと
同じ値でかつ向きが逆の3つの電流X、を生成する。こ
れらの電流Xlは以下に述べる3つの回路の入力電流と
なる。
同じ値でかつ向きが逆の3つの電流X、を生成する。こ
れらの電流Xlは以下に述べる3つの回路の入力電流と
なる。
第1のS関数回路は、ワイヤードOR84,電流ミラー
85.ワイヤード0R87およびダイオード接続MOS
FIET 88から構成されている。第9図と対比す
ると、これらの素子はワイヤードOR34,電流ミラー
35.ワイヤード0R37およびダイオード接続MO8
FET38にそれぞれ対応する。ワイヤード0R84に
はブレーク・ポイントとしてx l+ lの値の吐き出
し入力電流が与えられている。第9図。
85.ワイヤード0R87およびダイオード接続MOS
FIET 88から構成されている。第9図と対比す
ると、これらの素子はワイヤードOR34,電流ミラー
35.ワイヤード0R37およびダイオード接続MO8
FET38にそれぞれ対応する。ワイヤード0R84に
はブレーク・ポイントとしてx l+ lの値の吐き出
し入力電流が与えられている。第9図。
との対比から、および第29図の電流の向きを示す矢印
に対応して表わされたグラフから、この第1のS関数回
路の動作は容易に理解できよう。
に対応して表わされたグラフから、この第1のS関数回
路の動作は容易に理解できよう。
第2のS関数回路は、ワイヤードOR94,電流ミラー
95.ワイヤード0R97および電流ミラー98から構
成されている。電流ミラー98はダイオード作用ととも
に電流の向きを反転する作用をもつ。
95.ワイヤード0R97および電流ミラー98から構
成されている。電流ミラー98はダイオード作用ととも
に電流の向きを反転する作用をもつ。
ブレーク・ポイントはx2であり、説明の便宜上。
x2−1≧XI + lの条件を満たすものとする。
さらに、ブレーク・ポイントX 3 (X 3≧X
2 )から上り勾配(勾配は1)の値をもつ関数(以下
、これを上り勾配関数という)を発生する回路が設けら
れ、この回路は、ワイヤード0R92とダイオード接続
MO3PET 93とから構成されている。
2 )から上り勾配(勾配は1)の値をもつ関数(以下
、これを上り勾配関数という)を発生する回路が設けら
れ、この回路は、ワイヤード0R92とダイオード接続
MO3PET 93とから構成されている。
ワイヤード0R92に、X3の値の吐き出し人カ電流が
与えられている。
与えられている。
この上り勾配関数回路の出力電流は、ワイヤード0R9
6において第2のS関数回路に入力している。このワイ
ヤード0R1ICでは、上り勾配関数回路の出力電流が
減算され、かつ電流ミラー98によって逆方向電流が阻
止されるので、電流ミラー98の出力電流はπ関数を表
わすものとなる(ブレーク−ポイントx 、x )
。
6において第2のS関数回路に入力している。このワイ
ヤード0R1ICでは、上り勾配関数回路の出力電流が
減算され、かつ電流ミラー98によって逆方向電流が阻
止されるので、電流ミラー98の出力電流はπ関数を表
わすものとなる(ブレーク−ポイントx 、x )
。
このπ関数を表わす電流は、ワイヤード0R8Bにおい
て第1のS関数回路に人力し、そこを流れる電流から減
算される。したがって、出力電流Zは、あたかもS関数
からπ関数が減算された形となり、これはN関数を表わ
している。
て第1のS関数回路に人力し、そこを流れる電流から減
算される。したがって、出力電流Zは、あたかもS関数
からπ関数が減算された形となり、これはN関数を表わ
している。
第29図の回路において、ダイオード接続MO3F[E
T99および89が追加されている。これらのFETは
次のように働く。すなわち、電流ミラー81とダイオー
ド接続MO3PET 93のソース・ドレイン間には、
電流ミラー98およびダイオード接続MO3FET99
のソース・ゲート間のしきい値電圧が加わり。
T99および89が追加されている。これらのFETは
次のように働く。すなわち、電流ミラー81とダイオー
ド接続MO3PET 93のソース・ドレイン間には、
電流ミラー98およびダイオード接続MO3FET99
のソース・ゲート間のしきい値電圧が加わり。
これらの正常な動作を可能にする。また、ダイオード接
続MO8FET 99と電流ミラー98のソース・ドレ
イン間には2個のダイオード接続MO3PET g8と
89のソース・ドレイン間の電圧(すなわち、これらの
しきい値の和)が加わり、正常な動作を可能にしている
。
続MO8FET 99と電流ミラー98のソース・ドレ
イン間には2個のダイオード接続MO3PET g8と
89のソース・ドレイン間の電圧(すなわち、これらの
しきい値の和)が加わり、正常な動作を可能にしている
。
第29図の回路は、上述した10個の関数のうちl関数
、W関数およびM関数を除く7個の関数を。
、W関数およびM関数を除く7個の関数を。
次のようにして実現することができる。
φ関数
Xl−Hl、X2 、Xa −D、C。
(HIは、[最大入力電流]+■oに設定することを意
味する。Ioはグレード1に対応する電流値である。φ
関数の場合には+Xt≧[最大入力電流]であればよい
。) または、x −L 、x −H、x =D、C
。
味する。Ioはグレード1に対応する電流値である。φ
関数の場合には+Xt≧[最大入力電流]であればよい
。) または、x −L 、x −H、x =D、C
。
(L は−Ioに設定することを意味する。φ関数の場
合にはX2≦0であればよい。またx3≧[最大入力電
流]であればよい。)1関数 x −L 、x −H、x −D、C。
合にはX2≦0であればよい。またx3≧[最大入力電
流]であればよい。)1関数 x −L 、x −H、x −D、C。
または、x −L 、x =L 、x −D
、C。
、C。
113+2
l関数
x−L、x −H
113I
(X a≧[最大入力電流]であればよい。
X2−1がブレーク・ポイントとなる。)S関数
x =H、x −D、C。
(X 1 + 1がブレーク・ポイントとなる。)また
は、x −L 、x −L l 1 2 I(X 2≦0で
あればよい。X3+1がブレーク・ポイントとなる。) π関数 −H (X 3≧[最大入力電流]であればよい。
は、x −L 、x −L l 1 2 I(X 2≦0で
あればよい。X3+1がブレーク・ポイントとなる。) π関数 −H (X 3≧[最大入力電流]であればよい。
x + 1 、 X 2 1がブレーク・ポイント
。)U関数 −L I (x、x3がブレーク・ポイント。) N関数 上述の条件、すなわち x +2≦x2≦X3+2 ■ 第29図の回路はS関数回路を基調としている。
。)U関数 −L I (x、x3がブレーク・ポイント。) N関数 上述の条件、すなわち x +2≦x2≦X3+2 ■ 第29図の回路はS関数回路を基調としている。
l関数回路を基調とすることによっても、簡略化された
プログラマブル・マルチ・メンバーシップ関数回路を実
現することができる。すなわち、第30図(A)に示す
ような値をもちかつxlをブレーク・ポイントとするl
関数回路を上述の第1のS関数回路に代えて設ける。そ
して、このl関数から、第30図(B)に示すようなπ
関数を減算すれば、第30図(C)に示すようにl関数
出力が得られる。ただし、X ≦X ≦Xt 1が
条件である。
プログラマブル・マルチ・メンバーシップ関数回路を実
現することができる。すなわち、第30図(A)に示す
ような値をもちかつxlをブレーク・ポイントとするl
関数回路を上述の第1のS関数回路に代えて設ける。そ
して、このl関数から、第30図(B)に示すようなπ
関数を減算すれば、第30図(C)に示すようにl関数
出力が得られる。ただし、X ≦X ≦Xt 1が
条件である。
このような回路においては+ Xi r X2 、
X3の条件を変えることにより、上記IO関数のうちN
関数、W関数およびM関数を除く7種類の関数が実現で
きるのは容易に理解できよう。
X3の条件を変えることにより、上記IO関数のうちN
関数、W関数およびM関数を除く7種類の関数が実現で
きるのは容易に理解できよう。
(3,9)拡張されたプログラマブル・マルチ・メンバ
ーシップ関数回路(第31図、第32図、第33図) 第31図は、第29図のメンバーシップ関数回路を拡張
したものである。拡張には2つの意味がある。その1つ
は、2種類のグレードα、βを設けた点である。上述の
すべての回路においては、最大グレードは常に1に固定
されていたが、1〜0の間で可変な値α、βか新たなグ
レード・パラメータとして用意されている。もう1つは
、第31図の出力電流Zのグラフからも分るように、新
たなグレード・パラメータの導入にともなってM型の変
形ともいうべき新しいメンバーシップ関数形態を創設し
た点にある。
ーシップ関数回路(第31図、第32図、第33図) 第31図は、第29図のメンバーシップ関数回路を拡張
したものである。拡張には2つの意味がある。その1つ
は、2種類のグレードα、βを設けた点である。上述の
すべての回路においては、最大グレードは常に1に固定
されていたが、1〜0の間で可変な値α、βか新たなグ
レード・パラメータとして用意されている。もう1つは
、第31図の出力電流Zのグラフからも分るように、新
たなグレード・パラメータの導入にともなってM型の変
形ともいうべき新しいメンバーシップ関数形態を創設し
た点にある。
第31図において、第29図に示すものと同一素子には
同一符号にAを添えて示しである。以下、第29図に示
すものと異なる点についてのみ説明する。
同一符号にAを添えて示しである。以下、第29図に示
すものと異なる点についてのみ説明する。
多出力電流ミラー81Aは4つの入力電流X、を生成す
るものとなっている。
るものとなっている。
第1のS関数回路において、ワイヤード0R84Aには
値x1の吐き出し入力電流が与えられている。ワイヤー
ド’0R87Aにはαの値の吐き出し入力電流が与えら
れている。
値x1の吐き出し入力電流が与えられている。ワイヤー
ド’0R87Aにはαの値の吐き出し入力電流が与えら
れている。
第1のS関数回路の2つのワイヤード0R87Aと86
Aとの間に、新たにワイヤード0R89が設けられここ
に、新たに設けられた上り勾配関数回路(第1の上り勾
配関数回路)の出力電流が流入している。この第1の上
り勾配関数回路は、ワイヤード0R82とダイオード接
続MOS PET 83とからなり、そのブレーク・ポ
イントはx4である。
Aとの間に、新たにワイヤード0R89が設けられここ
に、新たに設けられた上り勾配関数回路(第1の上り勾
配関数回路)の出力電流が流入している。この第1の上
り勾配関数回路は、ワイヤード0R82とダイオード接
続MOS PET 83とからなり、そのブレーク・ポ
イントはx4である。
したがって、第1のS関数回路と第1の上り勾配関数回
路とによって、第1のπ関数(ブレーク・ポイントX1
.x4.グレードはα)が生成される。
路とによって、第1のπ関数(ブレーク・ポイントX1
.x4.グレードはα)が生成される。
第2のS関数回路において、そのワイヤード0R94A
にはx2+βの吐き出・し入力端子が与えられ、ワイヤ
ード0R97Aにはβの吐き出し入力端子が与えられて
いる。
にはx2+βの吐き出・し入力端子が与えられ、ワイヤ
ード0R97Aにはβの吐き出し入力端子が与えられて
いる。
このS関数回路に付属した上り勾配関数回路(第2の上
り勾配関数回路)のワイヤード0R92Aにはx3−β
の吐き出し入力電流が与えられている。電流ミラー99
はβの吐き出し入力を吸い込み入力に反転するためのも
のである。
り勾配関数回路)のワイヤード0R92Aにはx3−β
の吐き出し入力電流が与えられている。電流ミラー99
はβの吐き出し入力を吸い込み入力に反転するためのも
のである。
ワイヤード0R94A、97Aおよび92Aに与えられ
るβの値の3つの入力端子は、多出力電流ミラー(図示
路)によって生成することができるのはいうまでもない
。
るβの値の3つの入力端子は、多出力電流ミラー(図示
路)によって生成することができるのはいうまでもない
。
第2のS関数回路および第2の上り勾配回路によって、
X +βおよびx3−βにブレーク・ポインドをもちか
つグレードがβの第2のπ関数が発生する。
X +βおよびx3−βにブレーク・ポインドをもちか
つグレードがβの第2のπ関数が発生する。
上述の第1のπ関数から第2のπ関数がワイヤード0R
86Aで減算される結果、最大グレードがαで中央部に
βのへこみをもつM関数が得られる。ただし、α≧β、
X ≦x 、X 2 + 2β≦x3≦x4の条件が
必要である。
86Aで減算される結果、最大グレードがαで中央部に
βのへこみをもつM関数が得られる。ただし、α≧β、
X ≦x 、X 2 + 2β≦x3≦x4の条件が
必要である。
第31図の回路は、上述のIO関数のうちW関数を除く
9関数を生成するように制御することが可能であること
に加えて、αとβの設定によってそれらの変形をつくる
こともできる。
9関数を生成するように制御することが可能であること
に加えて、αとβの設定によってそれらの変形をつくる
こともできる。
念のために、9関数からφ関数と1関数を除く6つの関
数を発生させる充分条件について示しておく。
数を発生させる充分条件について示しておく。
Z関数
x −x −x −L 、a−1,β−D、C
。
。
1 2 3 I
(X 4がブレーク・ポイントとなる。)または、x
−L 、a−1,β−1,x3=x4″″H。
−L 、a−1,β−1,x3=x4″″H。
(X 2がブレーク・ポイントとなる。)S関数
x −x −x −H、a−1,β−D、C。
(x 1がブレーク・ポイントとなる。)または、x
−x −L 、a−β=1 、 x 412+ H ■ (X 3がブレーク・ポイントとなる。)π関数 α四1.β−0 、 x 、x 3−D −C−(
x+x4がブレーク・ポイントとなる。)■ または、x−x=H,α−β−1 (x 、X2がブレーク・ポイントとなる。)■ またはX −X ”’L 、 α−β−1(X
、X4がブレーク・ポイントとなる。)U関数 x mL 、x −H、a−β−11l 4
1 (x 、x3がブレーク・ポイントとなる。)N関数 x #H、α閤β−1 (X、X、X がブレーク・ポイントとなる。) l関数 X mL 、 α−β−1 (X、X、X がブレーク・ポイントとなる。) M関数 α≦X ≦X、X+2β≦x:5x、a一β−1 (x 、x2 、X’31 x4がブレーク・ポイ
ントとなる。) 第31図の回路もまたS関数を基調としているが。
−x −L 、a−β=1 、 x 412+ H ■ (X 3がブレーク・ポイントとなる。)π関数 α四1.β−0 、 x 、x 3−D −C−(
x+x4がブレーク・ポイントとなる。)■ または、x−x=H,α−β−1 (x 、X2がブレーク・ポイントとなる。)■ またはX −X ”’L 、 α−β−1(X
、X4がブレーク・ポイントとなる。)U関数 x mL 、x −H、a−β−11l 4
1 (x 、x3がブレーク・ポイントとなる。)N関数 x #H、α閤β−1 (X、X、X がブレーク・ポイントとなる。) l関数 X mL 、 α−β−1 (X、X、X がブレーク・ポイントとなる。) M関数 α≦X ≦X、X+2β≦x:5x、a一β−1 (x 、x2 、X’31 x4がブレーク・ポイ
ントとなる。) 第31図の回路もまたS関数を基調としているが。
l関数を基調とすることによっても、拡張されたプログ
ラマブル・マルチ・メンバーシップ関数回路を実現でき
るのはいうまでもない。
ラマブル・マルチ・メンバーシップ関数回路を実現でき
るのはいうまでもない。
第32図は、第31図の回路を変形し、勾配を1と2と
の間で切換えることができるようにしたものである。第
31図の電流ミラー8.5A、 95Aは勾配切替可能
な電流ミラー85B、 95Bでそれぞれ置換されてい
る。これらの電流ミラー85B、95Bは第15図の電
流ミラー25A、第17図の電流ミラー35Aと同じも
のである。
の間で切換えることができるようにしたものである。第
31図の電流ミラー8.5A、 95Aは勾配切替可能
な電流ミラー85B、 95Bでそれぞれ置換されてい
る。これらの電流ミラー85B、95Bは第15図の電
流ミラー25A、第17図の電流ミラー35Aと同じも
のである。
ダイオード接続PET 83.93Aもまた。勾配切替
可能な電流ミラー8?8.93Bで置きかえられかつ電
流の向きを修正するためにそれらの前段に電流ミラー8
3C,93Cがそれぞれ設けられている。
可能な電流ミラー8?8.93Bで置きかえられかつ電
流の向きを修正するためにそれらの前段に電流ミラー8
3C,93Cがそれぞれ設けられている。
ワイヤードOR94A 、 92.Aには簡略化のため
にそれぞれ電流X 、X が与えられている。
にそれぞれ電流X 、X が与えられている。
電流ミラー85B、 83B、 95B、 93BはP
−MO8I’ETで構成されているから、それらの制
御電圧信号vcl−vc4がLレベルになるとスイッチ
ング用PETがオンとなり、勾配が2または−2となり
。
−MO8I’ETで構成されているから、それらの制
御電圧信号vcl−vc4がLレベルになるとスイッチ
ング用PETがオンとなり、勾配が2または−2となり
。
出力電流Zは第33図に破線で示す修となる。もちろん
、制御電圧V。1〜VC4は相互に独立に調整できるの
はいうまでもない。
、制御電圧V。1〜VC4は相互に独立に調整できるの
はいうまでもない。
(3,10)クリスプ集合に適用可能なS関数回路(第
34、 35図) 第34図の回路は、S関数回路(第9図または第32図
)をクリスプ集合にも適用できるように改良したもので
ある。またここでは、勾配の切替回路が設けられている
。第9図(または第32図)との対比において、ワイヤ
ードOR104が同34(または84A)に、切替可能
な電流ミラー105が電流ミラー35(または85B)
に、ワイヤードOR107が同37(または87A)に
9 ダイオード108がダイオード接続PET 38
(または88)にそれぞれ対応している。勾配の切替は
制御信号■c1によって行なわれる。
34、 35図) 第34図の回路は、S関数回路(第9図または第32図
)をクリスプ集合にも適用できるように改良したもので
ある。またここでは、勾配の切替回路が設けられている
。第9図(または第32図)との対比において、ワイヤ
ードOR104が同34(または84A)に、切替可能
な電流ミラー105が電流ミラー35(または85B)
に、ワイヤードOR107が同37(または87A)に
9 ダイオード108がダイオード接続PET 38
(または88)にそれぞれ対応している。勾配の切替は
制御信号■c1によって行なわれる。
したがって、ワイヤードOR104と電流ミラー105
との間に接続されたスイッチング素子としてのP −M
OS PET 10B 、 およびワイヤードOR10
7と値αの電流源(図示路)との間に並列に接続された
スイッチング素子としてのN −MOS FET 10
1゜P −MOS PET 102が新たに設けられて
いる。l?ET102.108は制御信号Vc2によっ
てオン、オフ制御される。FET 101は、結節点1
09の電位によって制御される。この結節点109はワ
イヤード0R104と値x1の電流源(図示路)との間
に設けられ、ここに流入、流出する電流の大小によって
そのレベルがHまたはLレベルに変化する。
との間に接続されたスイッチング素子としてのP −M
OS PET 10B 、 およびワイヤードOR10
7と値αの電流源(図示路)との間に並列に接続された
スイッチング素子としてのN −MOS FET 10
1゜P −MOS PET 102が新たに設けられて
いる。l?ET102.108は制御信号Vc2によっ
てオン、オフ制御される。FET 101は、結節点1
09の電位によって制御される。この結節点109はワ
イヤード0R104と値x1の電流源(図示路)との間
に設けられ、ここに流入、流出する電流の大小によって
そのレベルがHまたはLレベルに変化する。
ファジィ集合においては、あるものがファジィ集合に属
するかどうかは、属する度合いですなわち1〜0の連続
的な値で表わされる。したがって、この度合いを表わす
メンバーシップ関数は。
するかどうかは、属する度合いですなわち1〜0の連続
的な値で表わされる。したがって、この度合いを表わす
メンバーシップ関数は。
上述してきたように勾配のある部分をもっている。これ
に対して、クリスプ集合では、あるものがクリスプ集合
に属するかどうかは1または0で明解に表わされる。ク
リスプ集合のメンバーシップ関数は1から0または0か
ら1に不連続に変化する部分(無限大の勾配の部分)を
もつ。
に対して、クリスプ集合では、あるものがクリスプ集合
に属するかどうかは1または0で明解に表わされる。ク
リスプ集合のメンバーシップ関数は1から0または0か
ら1に不連続に変化する部分(無限大の勾配の部分)を
もつ。
さて、第34図において、制御電圧Vc2がLレベルの
場合には、2つのPET 102.106がオンである
。PET 101はPET 102に並列に接続されて
いるからそれがオンであってもオフであっても、第34
図の回路はファジィ集合メンバーシップS関数回路とし
て働く。そして、制御電圧V。1がHであれば勾配は1
で、Lのときには勾配が2となる。このときの入出力特
性が第35図に実線と破線でそれぞれ示されている。
場合には、2つのPET 102.106がオンである
。PET 101はPET 102に並列に接続されて
いるからそれがオンであってもオフであっても、第34
図の回路はファジィ集合メンバーシップS関数回路とし
て働く。そして、制御電圧V。1がHであれば勾配は1
で、Lのときには勾配が2となる。このときの入出力特
性が第35図に実線と破線でそれぞれ示されている。
制御電圧vc2がHレベルになると、 PET 1G8
゜102はともにオフとなる。したがって、 r’ET
106がオフであると、入力端子Xtは電流ミラー10
5には流入せず、ワイヤ、−ドOR104から結節点1
09に向って流れることになる。PET 1(12がオ
フであると、ワイヤードOR107に吐き出し入力電流
αが与えられるかどうかはPIET 101の状態に依
存する。
゜102はともにオフとなる。したがって、 r’ET
106がオフであると、入力端子Xtは電流ミラー10
5には流入せず、ワイヤ、−ドOR104から結節点1
09に向って流れることになる。PET 1(12がオ
フであると、ワイヤードOR107に吐き出し入力電流
αが与えられるかどうかはPIET 101の状態に依
存する。
xl<xlのときには、結節点109の電位はLレベル
であって、 PET lotはオフである。したがって
、出力電流ZはOである。X ≧Xtになると、結節点
109がHレベルになり、 FET 101がオンとな
る。電流αはワイヤード0R107からPET101を
通って流れる。電流ミラー105の出力電流は0である
から、結局、出力電流Zはαに等しくなる。このように
して、第5図に鎖線で示すように、xl−xlにおいて
0から1に反転する出力Zが得られる。制御電圧vc2
がHレベルのときは、制御電圧vc■のレベルはH,L
どちらでもよい。
であって、 PET lotはオフである。したがって
、出力電流ZはOである。X ≧Xtになると、結節点
109がHレベルになり、 FET 101がオンとな
る。電流αはワイヤード0R107からPET101を
通って流れる。電流ミラー105の出力電流は0である
から、結局、出力電流Zはαに等しくなる。このように
して、第5図に鎖線で示すように、xl−xlにおいて
0から1に反転する出力Zが得られる。制御電圧vc2
がHレベルのときは、制御電圧vc■のレベルはH,L
どちらでもよい。
S関数回路とZ関数回路の相違は、上述したようにブレ
ーク・ポイントを定める電流の向きが異なるのみである
。したがって、第34図の回路の考え方をそのまま適用
し、構成要素としてのMOSFETをPタイプまたはN
タイプに適宜選択することにより、クリスプ集合に適用
可能なZ関数回路も同じように構成することができる。
ーク・ポイントを定める電流の向きが異なるのみである
。したがって、第34図の回路の考え方をそのまま適用
し、構成要素としてのMOSFETをPタイプまたはN
タイプに適宜選択することにより、クリスプ集合に適用
可能なZ関数回路も同じように構成することができる。
ダイオード108を除く鎖線で示す回路100は。
後に第40図において用いられるので、ここで便宜的に
S関数回路の主要部と呼ぶことにする。
S関数回路の主要部と呼ぶことにする。
(3,11)クリスプ集合に適用可能な上り勾配関数回
路(第36図、第37図) 第36図の回路は、第32図に示されている勾配切替機
能をもつ上り勾配関数回路(ワイヤード0R82、電流
ミラー83Cおよび勾配切替可能な電流ミラー83Bか
らなる回路、またはワイヤード0R92A、電流ミラー
93Cおよび勾配切替可能な電流ミラー93Bからなる
回路)を、クリスプ集合に適用できるように改良したも
のである。
路(第36図、第37図) 第36図の回路は、第32図に示されている勾配切替機
能をもつ上り勾配関数回路(ワイヤード0R82、電流
ミラー83Cおよび勾配切替可能な電流ミラー83Bか
らなる回路、またはワイヤード0R92A、電流ミラー
93Cおよび勾配切替可能な電流ミラー93Bからなる
回路)を、クリスプ集合に適用できるように改良したも
のである。
第32図との対比において、ワイヤードOR102は同
82(または92A)に、電流ミラー 103 Cが同
83C(または93C)に、勾配切替可能な電流ミラー
103Bが同83B(または93B)にそれぞれ対応
している。ただ、電流ミラー103 Cと勾配切替可能
な電流ミラー 103 Bの接続順序は、電流ミラー8
3C(または93C)と勾配切替゛可能な電流ミラー8
3B(または93B)の接続順序と前後が逆になってい
る。またこれらの電流ミラーを構成するFETのPタイ
プとNタイプとが入れかえられている。そうして、勾配
切替可能な電流ミラー 103Bは2つの出力用ドレイ
ンをもつ電流ミラー108とその出力用ドレインのうち
の1つをスイッチングするPET 109とから構成さ
れている。PET 109は制御信号vc3によってオ
ン、オフ制御される。また、電流ミラーlO8のゲート
接続ドレインを開放するためのN −MOS FET
107が新たに加えられている。このPE7107は制
御信号Vc4によって制御される。
82(または92A)に、電流ミラー 103 Cが同
83C(または93C)に、勾配切替可能な電流ミラー
103Bが同83B(または93B)にそれぞれ対応
している。ただ、電流ミラー103 Cと勾配切替可能
な電流ミラー 103 Bの接続順序は、電流ミラー8
3C(または93C)と勾配切替゛可能な電流ミラー8
3B(または93B)の接続順序と前後が逆になってい
る。またこれらの電流ミラーを構成するFETのPタイ
プとNタイプとが入れかえられている。そうして、勾配
切替可能な電流ミラー 103Bは2つの出力用ドレイ
ンをもつ電流ミラー108とその出力用ドレインのうち
の1つをスイッチングするPET 109とから構成さ
れている。PET 109は制御信号vc3によってオ
ン、オフ制御される。また、電流ミラーlO8のゲート
接続ドレインを開放するためのN −MOS FET
107が新たに加えられている。このPE7107は制
御信号Vc4によって制御される。
第86図の巳路、は、第15図と対比するとその構成が
よく分る。第15図に示された回路に、 PET 1(
17および電流ミラー103 Cが追加されているだけ
である。
よく分る。第15図に示された回路に、 PET 1(
17および電流ミラー103 Cが追加されているだけ
である。
制御信号vc4がHレベルの場合には、この回路は第3
2図のファジィ集合のための上り勾配回路と同じ働きを
する。すなわち”C4がHであれば。
2図のファジィ集合のための上り勾配回路と同じ働きを
する。すなわち”C4がHであれば。
PET 107がオンとなる。このときには、出力電流
2の傾きは制御信号Vc3によって定まり、出力電流Z
は第37図に実線および破線で示す入出力特性を示す。
2の傾きは制御信号Vc3によって定まり、出力電流Z
は第37図に実線および破線で示す入出力特性を示す。
制御電圧■c4がLレベルになるとFET 1071;
t、t)となる。PET 107がオフとなることによ
って。
t、t)となる。PET 107がオフとなることによ
って。
FET 108はもはや電流ミラーとして働くことはな
く、単なる増幅器となる。
く、単なる増幅器となる。
X J < x 1の場合には、 l’ET 108の
ゲートに流人する電流はOであるから、出力電流Zは当
然に0である。
ゲートに流人する電流はOであるから、出力電流Zは当
然に0である。
Xl≧Xtになり、わずかの値でもPET 108に流
入しようとする電流があると、これがPET 108に
よって増幅され、その出力側には急峻に増大する電流が
流れる。したがって、第37図に鎖線で示すように、x
−x【でほぼ垂直に立上る出力型流Zの人出力特性
が得られる。
入しようとする電流があると、これがPET 108に
よって増幅され、その出力側には急峻に増大する電流が
流れる。したがって、第37図に鎖線で示すように、x
−x【でほぼ垂直に立上る出力型流Zの人出力特性
が得られる。
第36図の回路は、第38図において用いられるので、
特に符号110が付けられている。
特に符号110が付けられている。
(3,12)クリスプ集合に適用可能なプログラマブル
・マルチ・メンバーシップ関数回路(第38図) 第38図は、第34図に示されたクリスプ集合に適用可
能なS関数回路の主要部100および第3G図に示され
たクリスプ集合に適用可能な上り勾配関数回路110を
、第32図に示された拡張されたプログラマブル・マル
チ・メンバーシップ関数回路に適用してこれを改良する
ことにより得られるクリスプ集合に適用可能なプログラ
マブル・マルチ・メンバーシップ関数回路を示している
。
・マルチ・メンバーシップ関数回路(第38図) 第38図は、第34図に示されたクリスプ集合に適用可
能なS関数回路の主要部100および第3G図に示され
たクリスプ集合に適用可能な上り勾配関数回路110を
、第32図に示された拡張されたプログラマブル・マル
チ・メンバーシップ関数回路に適用してこれを改良する
ことにより得られるクリスプ集合に適用可能なプログラ
マブル・マルチ・メンバーシップ関数回路を示している
。
第38図において、第32図に示すものと同一物には同
一符号が付けられている。また、第34図の回路+00
は2つ用いられているのでこれを100A 。
一符号が付けられている。また、第34図の回路+00
は2つ用いられているのでこれを100A 。
100Bで示し、同様に第36図の回路110もまた2
つ用いられているのでこれらがll0A、 ll0B
で示されている。
つ用いられているのでこれらがll0A、 ll0B
で示されている。
回路に流れる電流を示す矢印に対応して示されたグラフ
から、第38図の回路においては、パラメータX−X、
α、βを変えることによりM関数をはじめとして多
くのタイプのファジィ・メンバーシップ関数を表わす出
力電流Zが得られることは容易に理解できよう。また、
制御電圧v −v 、v −v のレ
ベルを切替CIL C14C2L C24える
ことにより、勾配を変えることもできるし。
から、第38図の回路においては、パラメータX−X、
α、βを変えることによりM関数をはじめとして多
くのタイプのファジィ・メンバーシップ関数を表わす出
力電流Zが得られることは容易に理解できよう。また、
制御電圧v −v 、v −v のレ
ベルを切替CIL C14C2L C24える
ことにより、勾配を変えることもできるし。
多くのタイプのクリスプ・メンバーシップ関数を発生さ
せることも可能である。
せることも可能である。
第1図(A)は一般的なメンバーシップ関数を示し、第
1図(B)は直線で近似された実際的なメンバーシップ
関数を示している。 第2図はファジィ制御システムの概念を示すものである
。 第3図は、学習機能を備えたファジィ・システムの概念
を示すブロック図である。 第4図は2種々のタイプのメンバーシップ関数を示すグ
ラフである。 第5図は、 MOS FETを用いて構成されたZ関数
回路を示す回路図であり、第6図はその入出力特性を示
すグラフである。 第7図は、入出力特性のall定のためにバイポーラ・
トランジスタを用いて構成されたZ関数回路を示す回路
図であり、第8図は、4p1定された入出力特性を示す
グラフである。 第9図はMOS FETを用いて(1′4成されたS関
数回路を示す回路図であり、第10図はその人出力特性
を示すグラフである。 第11図は1人出力特性計1定のためにバイポーラ・ト
ランジスタを用いて構成されたS関数回路を示し、第1
2図は測定された入出力特性を示すグラフである。 第13図は、メンバーシップ関数の実際的な一例を示す
グラフである。 第14図は、メンバーシップ関数およびその変数と回路
の入出力電流との対応のさせ方によって勾配が任意に設
定できる様子を示すグラフである。 第15図は、勾配を2つに切替えることのできるZ関数
回路の一部を示す回路図であり、第18図はその入出力
特性を示すグラフである。 第17図は、勾配を3つに切替えることのできるS関数
回路の一部を示す回路図であり、第18図はその入出力
特性を示すグラフである。 第19図は、プログラマブル・マルチ・メンバーシップ
関数回路の一例を示すブロック図である。 第20図はマルチ・ファンアウト回路の一例を示す回路
図である。 第21図(A)は、Z関数とS関数のファジィ旧N演算
およびファジィMAX演算によってW関数が生成される
様子を示すものであり、同図(B)は勾配の切替えられ
たW関数を示すグラフである。 第22図は、 MOS FETを用いて構成された旧N
回路を示す回路図である。 第23図は9人出力特性測定のためにバイポーラ・トラ
ンジスタを用いて構成された旧N回路を示すものであり
、第24図は測定されたその入出力特性を示すグラフで
ある。 第25図は、2つの2人力MAX回路を組合せることに
より構成された3人力WAX回路を示すブロック図であ
る。 第26図は、 MOS PETを用いて構成されたMA
X回路を示す回路図である。 第27図は2人出力特性測定のためにバイポーラ・トラ
ンジスタを用いて構成されたMAX回路を示すものであ
り、第28図は測定されたその人出力特性を示すグラフ
である。 第29図は、S関数回路を基調とした簡略化されたプロ
グラマブル・マルチ・メンバーシップ関数回路の一例を
示す回路図である。 第30図は、Z関数を7!調として同様に簡略化された
プログラマブル・マルチ・メンバーシップ関数回路をつ
くることができることをグラフによって示すものである
。 第31図は拡張されたプログラマブル・マルチ・メンバ
ーシップ関数回路を示す回路図である。 第32図は、勾配切替機能をもつ拡張されたプログラマ
ブル・マルチ・メンバーシップ関数回路を示す回路図で
あり、第33図はその入出力特性を示すグラフである。 第34図は、クリスプ集合に適用可能なS関数回路を示
す回路図であり、第35図はその入出力特性を示すグラ
フである。 第36図は、クリスプ集合に適用可能な上り勾配関数回
路を示す回路図であり、第37図はその人出力特性を示
すグラフである。 第38図は、クリスプ集合に適用可能なプログラマブル
・マルチ・メンバーシップ関数回路を示す回路図である
。 25A、35A、83B、85B、93B、 105.
103B・・・勾配切替可能な電流ミラー。 41.44.1+)8・・・多出力電流ミラー。 42.45.46.109・・・スイッチング素子。 以 上 特許出願人 立石電機株式会社 代 理 人 弁理士 牛久健司 (外1名) 第1図 、L、(x)(B) 0 ^ LOp −五 第13図 (A) □S = H/Hmax (E3) 一、Z=)l/Hmax −一會H(m) 第14図 μ (A) μ (B) 戸 (C) 第155A V6 第16図 U 43 第17図 第18図 第24図 /ux (、LLA) 第25図 館26図 μ2(μA) 第3o図 (A) CB) (C) 第34図 第35図
1図(B)は直線で近似された実際的なメンバーシップ
関数を示している。 第2図はファジィ制御システムの概念を示すものである
。 第3図は、学習機能を備えたファジィ・システムの概念
を示すブロック図である。 第4図は2種々のタイプのメンバーシップ関数を示すグ
ラフである。 第5図は、 MOS FETを用いて構成されたZ関数
回路を示す回路図であり、第6図はその入出力特性を示
すグラフである。 第7図は、入出力特性のall定のためにバイポーラ・
トランジスタを用いて構成されたZ関数回路を示す回路
図であり、第8図は、4p1定された入出力特性を示す
グラフである。 第9図はMOS FETを用いて(1′4成されたS関
数回路を示す回路図であり、第10図はその人出力特性
を示すグラフである。 第11図は1人出力特性計1定のためにバイポーラ・ト
ランジスタを用いて構成されたS関数回路を示し、第1
2図は測定された入出力特性を示すグラフである。 第13図は、メンバーシップ関数の実際的な一例を示す
グラフである。 第14図は、メンバーシップ関数およびその変数と回路
の入出力電流との対応のさせ方によって勾配が任意に設
定できる様子を示すグラフである。 第15図は、勾配を2つに切替えることのできるZ関数
回路の一部を示す回路図であり、第18図はその入出力
特性を示すグラフである。 第17図は、勾配を3つに切替えることのできるS関数
回路の一部を示す回路図であり、第18図はその入出力
特性を示すグラフである。 第19図は、プログラマブル・マルチ・メンバーシップ
関数回路の一例を示すブロック図である。 第20図はマルチ・ファンアウト回路の一例を示す回路
図である。 第21図(A)は、Z関数とS関数のファジィ旧N演算
およびファジィMAX演算によってW関数が生成される
様子を示すものであり、同図(B)は勾配の切替えられ
たW関数を示すグラフである。 第22図は、 MOS FETを用いて構成された旧N
回路を示す回路図である。 第23図は9人出力特性測定のためにバイポーラ・トラ
ンジスタを用いて構成された旧N回路を示すものであり
、第24図は測定されたその入出力特性を示すグラフで
ある。 第25図は、2つの2人力MAX回路を組合せることに
より構成された3人力WAX回路を示すブロック図であ
る。 第26図は、 MOS PETを用いて構成されたMA
X回路を示す回路図である。 第27図は2人出力特性測定のためにバイポーラ・トラ
ンジスタを用いて構成されたMAX回路を示すものであ
り、第28図は測定されたその人出力特性を示すグラフ
である。 第29図は、S関数回路を基調とした簡略化されたプロ
グラマブル・マルチ・メンバーシップ関数回路の一例を
示す回路図である。 第30図は、Z関数を7!調として同様に簡略化された
プログラマブル・マルチ・メンバーシップ関数回路をつ
くることができることをグラフによって示すものである
。 第31図は拡張されたプログラマブル・マルチ・メンバ
ーシップ関数回路を示す回路図である。 第32図は、勾配切替機能をもつ拡張されたプログラマ
ブル・マルチ・メンバーシップ関数回路を示す回路図で
あり、第33図はその入出力特性を示すグラフである。 第34図は、クリスプ集合に適用可能なS関数回路を示
す回路図であり、第35図はその入出力特性を示すグラ
フである。 第36図は、クリスプ集合に適用可能な上り勾配関数回
路を示す回路図であり、第37図はその人出力特性を示
すグラフである。 第38図は、クリスプ集合に適用可能なプログラマブル
・マルチ・メンバーシップ関数回路を示す回路図である
。 25A、35A、83B、85B、93B、 105.
103B・・・勾配切替可能な電流ミラー。 41.44.1+)8・・・多出力電流ミラー。 42.45.46.109・・・スイッチング素子。 以 上 特許出願人 立石電機株式会社 代 理 人 弁理士 牛久健司 (外1名) 第1図 、L、(x)(B) 0 ^ LOp −五 第13図 (A) □S = H/Hmax (E3) 一、Z=)l/Hmax −一會H(m) 第14図 μ (A) μ (B) 戸 (C) 第155A V6 第16図 U 43 第17図 第18図 第24図 /ux (、LLA) 第25図 館26図 μ2(μA) 第3o図 (A) CB) (C) 第34図 第35図
Claims (1)
- 複数の出力線が並列に接続された多出力電流ミラー、お
よび複数の出力線の少なくともいずれか1つに設けられ
たスイッチング素子からなるファジィ・メンバーシップ
関数回路のための勾配切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60234642A JPS6295675A (ja) | 1985-10-22 | 1985-10-22 | メンバーシップ関数装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60234642A JPS6295675A (ja) | 1985-10-22 | 1985-10-22 | メンバーシップ関数装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6295675A true JPS6295675A (ja) | 1987-05-02 |
JPH0535470B2 JPH0535470B2 (ja) | 1993-05-26 |
Family
ID=16974223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60234642A Granted JPS6295675A (ja) | 1985-10-22 | 1985-10-22 | メンバーシップ関数装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6295675A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49103552A (ja) * | 1973-02-02 | 1974-10-01 | ||
JPS54145458A (en) * | 1978-05-08 | 1979-11-13 | Yokogawa Hokushin Electric Corp | Generator for polygonal-line function signal |
-
1985
- 1985-10-22 JP JP60234642A patent/JPS6295675A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49103552A (ja) * | 1973-02-02 | 1974-10-01 | ||
JPS54145458A (en) * | 1978-05-08 | 1979-11-13 | Yokogawa Hokushin Electric Corp | Generator for polygonal-line function signal |
Also Published As
Publication number | Publication date |
---|---|
JPH0535470B2 (ja) | 1993-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6295677A (ja) | メンバーシップ関数合成装置およびファジィ・システム | |
Yager | Fuzzy subsets of type II in decisions | |
Ling et al. | A novel genetic-algorithm-based neural network for short-term load forecasting | |
Baturone et al. | Implementation of CMOS fuzzy controllers as mixed-signal integrated circuits | |
Peyravi et al. | Design of an analog CMOS fuzzy logic controller chip | |
US3519810A (en) | Logic element (full adder) using transistor tree-like configuration | |
JPS6295675A (ja) | メンバーシップ関数装置 | |
Borisov et al. | Generalized rule-based fuzzy cognitive maps: structure and dynamics model | |
JPS6295676A (ja) | プログラマブル・マルチ・メンバ−シツプ関数回路 | |
JPS6295678A (ja) | クリスプ集合に適用可能なフアジイ・メンバ−シツプ関数回路 | |
Yamakawa et al. | A programmable fuzzifier integrated circuit—synthesis, design, and fabrication | |
JPS6295674A (ja) | フアジイ・メンバ−シツプs関数回路 | |
JPS6295673A (ja) | フアジイ・メンバ−シツプz関数回路 | |
JPS6295680A (ja) | プログラマブル・マルチ・メンバ−シツプ関数回路 | |
JPS6295679A (ja) | クリスプ集合に適用可能なフアジイ・メンバ−シツプ関数回路 | |
US3277289A (en) | Logic circuits utilizing a cross-connection between complementary outputs | |
Catania et al. | Analog gates for a VLSI fuzzy processor | |
US4133040A (en) | Multi-function logic gate with one gate delay | |
JPS63123124A (ja) | フアジイ推論エンジン | |
JPH05159085A (ja) | プログラマブル・メンバーシップ関数装置ならびにそれを用いたファジィ推論方法および装置 | |
Yamakawa | Fuzzy hardware systems of tomorrow | |
JP2504136B2 (ja) | ファジィ推論装置およびファジィ推論のためのmin演算装置 | |
JPS63123221A (ja) | Min/max回路 | |
Khatun | VLSI implementation of fuzzy logic circuit | |
Catania et al. | Design of basic hardware gates for efficient fuzzy computing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |