JPS6295587A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、高速走査を行なう表示装置に係り特に漢字等
の文字表示に好適な表示装置に関する。

近年の表示装置は、例えば多種の漢字パターンを高速で
表示する機能が要求されており、このために高速走査可
能なＣＲＴ（表示部）が開発されている。しかしながら
、従来の表示装置は、ＣＲＴ自体の走査速度は早くなっ
たものの、多種の漢字パターンを格納するメモリは、読
出し速度が比較的遅いため、メモリからの読み出し速度
がＣＲＴの走査速度が追い付かないと言う問題点を招い
ていた。

従来の装置は、特開昭５７−１５５６４０号公報に記載
のように、本発明に相当するキャラクタジェネレータの
読み出し速度については考慮されておらず、このためモ
ニタの走査速度が高くなるにつれて、このキャラクタジ
ェネレータの読み出し速度が問題となる。

〔発明の目的〕

本発明の目的は、マンマシン・インタフェースの改善の
ために走査周波数上昇という事情に基づいてなされたも
ので、高速走査型の表示装置を提供することにある。

〔発明の概要〕

表示装置において、漢字等の全角文字パターンを格納し
ているメモリは、ＣＲＴ上での書き替え速度を早くする
ために大容量のＲＯＭを使用するのが一般的だが、近年
接続されるＣＲＴの走査速度が上昇の傾向にあり、ＲＯ
Ｍの７クセス速度が走査に間に合わなくなって来ている
。このため、全角ということ、てなわち同一コードが２
文字サイクル連続ｊろことに着目して、２文字サイクル
の時間でＲＯＭを１度アクセスする方式を採用すること
によりＣＲＴ上で正常な表示可能な表示装置を提供する
こととした、 〔発明の実施例〕 以下、図面を使用して本発明に関し詳細に説明を行なう
。

第１図は本発明が実現される表示装置の内部構成を示す
ブロック図である。

１０は表示すべき文字コードを保持するコードバッファ
でありプロセッサにより書き替え設定される。表示位置
順にコードバッファ１０よりコードが読み出され、レジ
スタ１１にランチされる。

レジスタ１１の出力は全角布パターンメモ＋）１５゜全
角圧パターンメモリ１４．半角パターンメモリ１２のア
ドレヌ入力となる。このメモリ１３及び１４は漢字等の
多数の全角文字パターンを格納しているＲＯＭで、通常
アクセスタイムは２５０ｎｓ以上である。ここでメモリ
１３は全角文字の左側のパターンを、またメモリ１４は
全角文字の右側のパターンを格納している。半角メモリ
１２にはエビシブツク（：ＥＢＣＤｉＫ）コードで定義
されろ半角文字のパターンを格納している。

全角メモリ１６．１４及び半角メモリ１２の出力は、各
々ランチＩＦ）、１６．１７に一担保持され、上記ラッ
チ１５〜１７の１つをコードバッファ１０から読み出さ
れたコードにより表示制御回路２１が選択して、出力イ
ネーブルとしアトリビュート制御回路１８にパターンデ
ータを渡す。アトリビュート制御回路１８は、入力され
たパターンデータに罫線、アンダーライン等の属性を付
加し、最終的な表示パターンデータを作成する回路であ
る。アトリビュート制御回路１８の出力は、シフトレジ
スタ１９によりパラレル−シリアル変換が行なわれ、該
シリアルデータによりＣＲ，Ｔ２Ｏに文字パターンが表
示されろ。

近年フリッカを少なくてるためにＣＲＴ２０の走査速度
は上昇して来ており、水平走査周波数１５．７５ＫＨｚ
のＣＲ，Ｔも出現している。この周波数を表示装置内の
１文字読み出し速度に換算すると２６５ｎｓ前後となる
。（以下１文字サイクルと称す） しかし、第１のメモリ１３　、１４は、漢字等の全角パ
ターンを格納しておくため、通常１ＭビットのマスクＲ
ＯＭを使用するが、アクセスタイムが２５０ｎｓである
ため、回路のティレーを考慮すると１文字サイクルに読
み出しアクセスを閉じ込めることは不可能である。そこ
で全角左右メモ１Ｊ１３，１４が全角文字の左側／右側
パターンに分かれていて、全角であるがためにコードバ
ッファ１０から読み出された文字コードが２文字サイク
ル連続していることに着目して、本発明の方式と六〇っ
だ。

第２図は第１図に示した表示装置の表示制御部２１の実
施例を示す回路図である。

ＦＨＤｉＳ信号は、コードバッファ１０の読み出しコー
ド中、全角／半角を示すもので、全角の時Ｈとなる。フ
リップフロップ２２のＱ出力は、ＦＨＤｉＳ信号ととも
にナントゲート２１０大力に供給され、ナントゲート２
１の出力は、フリップフロップ２２のＤ入力に接続され
る。フリップフロップ２２のＱ出力は、その文字サイク
ルで全角コードの第１ワード目が検出されたことを示し
、その情報は、クリップフロップ２５により１文字サイ
クル遅延される。フリップ７０ンプ２５の出力Ｑは、そ
の文字サイクルが全角コードの第２ワード目を示す。フ
リップフロップ２６のＱ出力とタイミング信号φ１は、
アンドゲート２４に入力され、ＲｇＧＬＡＣＨ信号とな
る。当該信号によりコードバッファ１０の読み出しコー
ド中、全角コードの第２ワード目は無視することになり
、レジスタ１１の出力には全角コードの第１ワード目が
２文字サイクル連続する。

この連続する２文字サイクル（２６５Ｘ　２．、−５３
０ｎｓ）を使用して、アクセスタイム２５０ｎｓの全角
メモリ１３　、１４のアクセスを行ない、ＭＥＭ１ＬＡ
ＣＨ信号により後半の文字サイクルでランチ１６．１７
へ出カバターンのラッチ及びＭＥＭｌｌ、０ｔＪＴ信号
によりラッチ１６の出力すなわち全角文字の左側パター
ンをアトリビュート制御部１８へ供給する。

また次の文字サイクルでＭＥＭｉＲＯＵＴ信号によりラ
ンチ１７の出力すなわち全角文字の右側ノ（ターンを７
トリビユ一ト制御部１８へ供給ｊ石８更に半角メモリ１
２はｇＢｃＤｉＫコード等で定義される半角文字のパタ
ーンを格納しており、通常８にバイト程度のＥＰＴ（、
ＯＭ又はマスクＲＯＭを使用￥ろ。ここではアクセスタ
イム１５０ｎｓのマスクＲＯＭを使用する。レジスタ１
１の出力コードが半角コードの場合は、半角パターンメ
モリ１２にアクセスが発生し、ＭＥＭ２ＬＡＣＨ信号（
タイミング信号φ１と同一）により次の文字サイクルの
先頭で半角メモリ２の出力文字ノ（ターンはランチ１５
に１文字サイクル間一時伎持され、その文字サイクルの
後半でＭＥＭ２０ＵＴ信号によりラッチ１５の出力イネ
ーブルが発生し、アトリビュート制御部１８に半角文字
パターンが供給される。

第３図は、上記第２図で示した表示制御部２１の実施例
を示す回路の動作をタイムチャートで示したものである
。ここでは、コードバッファ１０の出力コードが半角コ
ード−全角コードと連続した場合のものである。全角コ
ードの第２ワード目は、レジスタ１１のランチには入ら
ないため、コードバッファ１０内の該当ワードは任意で
よく、たとえばプロセッサ上で動作するコントロールウ
ェアの識別ワードとして使用できる。

〔発明の効果〕

本発明によれば、表示装置におけるＣＦｔＴの走査周波
数の上昇により従来の方式では、走査に漢字等の全角文
字を格納しているＲＯＭのアクセスが間に合わないため
、より高速のＲＯＭが出来ない限り高速走査のＣＲＴを
接続できる表示装置は出来得ｊｃい。本発明によればこ
の問題を解決できるので、従来のアクセスタイムのＲＯ
Ｍを使用して高速走査のＣＲＴを接続できる効果がある
。

【図面の簡単な説明】

第１図は本発明が実現される表示装置の内部構成を示す
ブロック図。第２図は第１図における表示制御回路の１
実施例を示す回路図。第３図は第２図に示した表示制御
回路の動作タイミングを示したフローチャートである。 １０・・・コードバッファ、１１・・・レジスタ、１２
・・・半角ハターンメモリ、 １６・・・全角左パターンメモリ、 １４・・・全角布ハターンメモリ、 １５〜１７・・・１２〜１４の出力ランチ、１８・・・
アトリビュート制御部路、 １９・・・シフトレジスタ、 ２０・・・ＣＲＴ、　　　　　２１・・・表示制御回路
。

Claims (1)

【特許請求の範囲】
1. 表示すべき文字コードを保持するコードバッファと、漢
   字等の多数の全角パターンデータを収容した第１のメモ
   リと、漢字等の多数の半角パターンデータを収容した第
   ２のメモリと、該コードバッファより表示位置順にコー
   ドを読み出し第１のメモリ又は第２のメモリから対応す
   る表示パターンデータを読み出す表示制御回路と、この
   表示制御回路により読み出された表示パターンデータを
   順次表示する表示部より成る表示装置において、表示制
   御回路は、第１のメモリからの表示パターンを全角単位
   で読み出すことを特徴とする表示装置。