JPS6295587A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6295587A JPS6295587A JP60235132A JP23513285A JPS6295587A JP S6295587 A JPS6295587 A JP S6295587A JP 60235132 A JP60235132 A JP 60235132A JP 23513285 A JP23513285 A JP 23513285A JP S6295587 A JPS6295587 A JP S6295587A
- Authority
- JP
- Japan
- Prior art keywords
- width
- memory
- full
- display
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、高速走査を行なう表示装置に係り特に漢字等
の文字表示に好適な表示装置に関する。
の文字表示に好適な表示装置に関する。
近年の表示装置は、例えば多種の漢字パターンを高速で
表示する機能が要求されており、このために高速走査可
能なCRT(表示部)が開発されている。しかしながら
、従来の表示装置は、CRT自体の走査速度は早くなっ
たものの、多種の漢字パターンを格納するメモリは、読
出し速度が比較的遅いため、メモリからの読み出し速度
がCRTの走査速度が追い付かないと言う問題点を招い
ていた。
表示する機能が要求されており、このために高速走査可
能なCRT(表示部)が開発されている。しかしながら
、従来の表示装置は、CRT自体の走査速度は早くなっ
たものの、多種の漢字パターンを格納するメモリは、読
出し速度が比較的遅いため、メモリからの読み出し速度
がCRTの走査速度が追い付かないと言う問題点を招い
ていた。
従来の装置は、特開昭57−155640号公報に記載
のように、本発明に相当するキャラクタジェネレータの
読み出し速度については考慮されておらず、このためモ
ニタの走査速度が高くなるにつれて、このキャラクタジ
ェネレータの読み出し速度が問題となる。
のように、本発明に相当するキャラクタジェネレータの
読み出し速度については考慮されておらず、このためモ
ニタの走査速度が高くなるにつれて、このキャラクタジ
ェネレータの読み出し速度が問題となる。
本発明の目的は、マンマシン・インタフェースの改善の
ために走査周波数上昇という事情に基づいてなされたも
ので、高速走査型の表示装置を提供することにある。
ために走査周波数上昇という事情に基づいてなされたも
ので、高速走査型の表示装置を提供することにある。
表示装置において、漢字等の全角文字パターンを格納し
ているメモリは、CRT上での書き替え速度を早くする
ために大容量のROMを使用するのが一般的だが、近年
接続されるCRTの走査速度が上昇の傾向にあり、RO
Mの7クセス速度が走査に間に合わなくなって来ている
。このため、全角ということ、てなわち同一コードが2
文字サイクル連続jろことに着目して、2文字サイクル
の時間でROMを1度アクセスする方式を採用すること
によりCRT上で正常な表示可能な表示装置を提供する
こととした、 〔発明の実施例〕 以下、図面を使用して本発明に関し詳細に説明を行なう
。
ているメモリは、CRT上での書き替え速度を早くする
ために大容量のROMを使用するのが一般的だが、近年
接続されるCRTの走査速度が上昇の傾向にあり、RO
Mの7クセス速度が走査に間に合わなくなって来ている
。このため、全角ということ、てなわち同一コードが2
文字サイクル連続jろことに着目して、2文字サイクル
の時間でROMを1度アクセスする方式を採用すること
によりCRT上で正常な表示可能な表示装置を提供する
こととした、 〔発明の実施例〕 以下、図面を使用して本発明に関し詳細に説明を行なう
。
第1図は本発明が実現される表示装置の内部構成を示す
ブロック図である。
ブロック図である。
10は表示すべき文字コードを保持するコードバッファ
でありプロセッサにより書き替え設定される。表示位置
順にコードバッファ10よりコードが読み出され、レジ
スタ11にランチされる。
でありプロセッサにより書き替え設定される。表示位置
順にコードバッファ10よりコードが読み出され、レジ
スタ11にランチされる。
レジスタ11の出力は全角布パターンメモ+)15゜全
角圧パターンメモリ14.半角パターンメモリ12のア
ドレヌ入力となる。このメモリ13及び14は漢字等の
多数の全角文字パターンを格納しているROMで、通常
アクセスタイムは250ns以上である。ここでメモリ
13は全角文字の左側のパターンを、またメモリ14は
全角文字の右側のパターンを格納している。半角メモリ
12にはエビシブツク(:EBCDiK)コードで定義
されろ半角文字のパターンを格納している。
角圧パターンメモリ14.半角パターンメモリ12のア
ドレヌ入力となる。このメモリ13及び14は漢字等の
多数の全角文字パターンを格納しているROMで、通常
アクセスタイムは250ns以上である。ここでメモリ
13は全角文字の左側のパターンを、またメモリ14は
全角文字の右側のパターンを格納している。半角メモリ
12にはエビシブツク(:EBCDiK)コードで定義
されろ半角文字のパターンを格納している。
全角メモリ16.14及び半角メモリ12の出力は、各
々ランチIF)、16.17に一担保持され、上記ラッ
チ15〜17の1つをコードバッファ10から読み出さ
れたコードにより表示制御回路21が選択して、出力イ
ネーブルとしアトリビュート制御回路18にパターンデ
ータを渡す。アトリビュート制御回路18は、入力され
たパターンデータに罫線、アンダーライン等の属性を付
加し、最終的な表示パターンデータを作成する回路であ
る。アトリビュート制御回路18の出力は、シフトレジ
スタ19によりパラレル−シリアル変換が行なわれ、該
シリアルデータによりCR,T2Oに文字パターンが表
示されろ。
々ランチIF)、16.17に一担保持され、上記ラッ
チ15〜17の1つをコードバッファ10から読み出さ
れたコードにより表示制御回路21が選択して、出力イ
ネーブルとしアトリビュート制御回路18にパターンデ
ータを渡す。アトリビュート制御回路18は、入力され
たパターンデータに罫線、アンダーライン等の属性を付
加し、最終的な表示パターンデータを作成する回路であ
る。アトリビュート制御回路18の出力は、シフトレジ
スタ19によりパラレル−シリアル変換が行なわれ、該
シリアルデータによりCR,T2Oに文字パターンが表
示されろ。
近年フリッカを少なくてるためにCRT20の走査速度
は上昇して来ており、水平走査周波数15.75KHz
のCR,Tも出現している。この周波数を表示装置内の
1文字読み出し速度に換算すると265ns前後となる
。(以下1文字サイクルと称す) しかし、第1のメモリ13 、14は、漢字等の全角パ
ターンを格納しておくため、通常1MビットのマスクR
OMを使用するが、アクセスタイムが250nsである
ため、回路のティレーを考慮すると1文字サイクルに読
み出しアクセスを閉じ込めることは不可能である。そこ
で全角左右メモ1J13,14が全角文字の左側/右側
パターンに分かれていて、全角であるがためにコードバ
ッファ10から読み出された文字コードが2文字サイク
ル連続していることに着目して、本発明の方式と六〇っ
だ。
は上昇して来ており、水平走査周波数15.75KHz
のCR,Tも出現している。この周波数を表示装置内の
1文字読み出し速度に換算すると265ns前後となる
。(以下1文字サイクルと称す) しかし、第1のメモリ13 、14は、漢字等の全角パ
ターンを格納しておくため、通常1MビットのマスクR
OMを使用するが、アクセスタイムが250nsである
ため、回路のティレーを考慮すると1文字サイクルに読
み出しアクセスを閉じ込めることは不可能である。そこ
で全角左右メモ1J13,14が全角文字の左側/右側
パターンに分かれていて、全角であるがためにコードバ
ッファ10から読み出された文字コードが2文字サイク
ル連続していることに着目して、本発明の方式と六〇っ
だ。
第2図は第1図に示した表示装置の表示制御部21の実
施例を示す回路図である。
施例を示す回路図である。
FHDiS信号は、コードバッファ10の読み出しコー
ド中、全角/半角を示すもので、全角の時Hとなる。フ
リップフロップ22のQ出力は、FHDiS信号ととも
にナントゲート210大力に供給され、ナントゲート2
1の出力は、フリップフロップ22のD入力に接続され
る。フリップフロップ22のQ出力は、その文字サイク
ルで全角コードの第1ワード目が検出されたことを示し
、その情報は、クリップフロップ25により1文字サイ
クル遅延される。フリップ70ンプ25の出力Qは、そ
の文字サイクルが全角コードの第2ワード目を示す。フ
リップフロップ26のQ出力とタイミング信号φ1は、
アンドゲート24に入力され、RgGLACH信号とな
る。当該信号によりコードバッファ10の読み出しコー
ド中、全角コードの第2ワード目は無視することになり
、レジスタ11の出力には全角コードの第1ワード目が
2文字サイクル連続する。
ド中、全角/半角を示すもので、全角の時Hとなる。フ
リップフロップ22のQ出力は、FHDiS信号ととも
にナントゲート210大力に供給され、ナントゲート2
1の出力は、フリップフロップ22のD入力に接続され
る。フリップフロップ22のQ出力は、その文字サイク
ルで全角コードの第1ワード目が検出されたことを示し
、その情報は、クリップフロップ25により1文字サイ
クル遅延される。フリップ70ンプ25の出力Qは、そ
の文字サイクルが全角コードの第2ワード目を示す。フ
リップフロップ26のQ出力とタイミング信号φ1は、
アンドゲート24に入力され、RgGLACH信号とな
る。当該信号によりコードバッファ10の読み出しコー
ド中、全角コードの第2ワード目は無視することになり
、レジスタ11の出力には全角コードの第1ワード目が
2文字サイクル連続する。
この連続する2文字サイクル(265X 2.、−53
0ns)を使用して、アクセスタイム250nsの全角
メモリ13 、14のアクセスを行ない、MEM1LA
CH信号により後半の文字サイクルでランチ16.17
へ出カバターンのラッチ及びMEMll、0tJT信号
によりラッチ16の出力すなわち全角文字の左側パター
ンをアトリビュート制御部18へ供給する。
0ns)を使用して、アクセスタイム250nsの全角
メモリ13 、14のアクセスを行ない、MEM1LA
CH信号により後半の文字サイクルでランチ16.17
へ出カバターンのラッチ及びMEMll、0tJT信号
によりラッチ16の出力すなわち全角文字の左側パター
ンをアトリビュート制御部18へ供給する。
また次の文字サイクルでMEMiROUT信号によりラ
ンチ17の出力すなわち全角文字の右側ノ(ターンを7
トリビユ一ト制御部18へ供給j石8更に半角メモリ1
2はgBcDiKコード等で定義される半角文字のパタ
ーンを格納しており、通常8にバイト程度のEPT(、
OM又はマスクROMを使用¥ろ。ここではアクセスタ
イム150nsのマスクROMを使用する。レジスタ1
1の出力コードが半角コードの場合は、半角パターンメ
モリ12にアクセスが発生し、MEM2LACH信号(
タイミング信号φ1と同一)により次の文字サイクルの
先頭で半角メモリ2の出力文字ノ(ターンはランチ15
に1文字サイクル間一時伎持され、その文字サイクルの
後半でMEM20UT信号によりラッチ15の出力イネ
ーブルが発生し、アトリビュート制御部18に半角文字
パターンが供給される。
ンチ17の出力すなわち全角文字の右側ノ(ターンを7
トリビユ一ト制御部18へ供給j石8更に半角メモリ1
2はgBcDiKコード等で定義される半角文字のパタ
ーンを格納しており、通常8にバイト程度のEPT(、
OM又はマスクROMを使用¥ろ。ここではアクセスタ
イム150nsのマスクROMを使用する。レジスタ1
1の出力コードが半角コードの場合は、半角パターンメ
モリ12にアクセスが発生し、MEM2LACH信号(
タイミング信号φ1と同一)により次の文字サイクルの
先頭で半角メモリ2の出力文字ノ(ターンはランチ15
に1文字サイクル間一時伎持され、その文字サイクルの
後半でMEM20UT信号によりラッチ15の出力イネ
ーブルが発生し、アトリビュート制御部18に半角文字
パターンが供給される。
第3図は、上記第2図で示した表示制御部21の実施例
を示す回路の動作をタイムチャートで示したものである
。ここでは、コードバッファ10の出力コードが半角コ
ード−全角コードと連続した場合のものである。全角コ
ードの第2ワード目は、レジスタ11のランチには入ら
ないため、コードバッファ10内の該当ワードは任意で
よく、たとえばプロセッサ上で動作するコントロールウ
ェアの識別ワードとして使用できる。
を示す回路の動作をタイムチャートで示したものである
。ここでは、コードバッファ10の出力コードが半角コ
ード−全角コードと連続した場合のものである。全角コ
ードの第2ワード目は、レジスタ11のランチには入ら
ないため、コードバッファ10内の該当ワードは任意で
よく、たとえばプロセッサ上で動作するコントロールウ
ェアの識別ワードとして使用できる。
本発明によれば、表示装置におけるCFtTの走査周波
数の上昇により従来の方式では、走査に漢字等の全角文
字を格納しているROMのアクセスが間に合わないため
、より高速のROMが出来ない限り高速走査のCRTを
接続できる表示装置は出来得jcい。本発明によればこ
の問題を解決できるので、従来のアクセスタイムのRO
Mを使用して高速走査のCRTを接続できる効果がある
。
数の上昇により従来の方式では、走査に漢字等の全角文
字を格納しているROMのアクセスが間に合わないため
、より高速のROMが出来ない限り高速走査のCRTを
接続できる表示装置は出来得jcい。本発明によればこ
の問題を解決できるので、従来のアクセスタイムのRO
Mを使用して高速走査のCRTを接続できる効果がある
。
第1図は本発明が実現される表示装置の内部構成を示す
ブロック図。第2図は第1図における表示制御回路の1
実施例を示す回路図。第3図は第2図に示した表示制御
回路の動作タイミングを示したフローチャートである。 10・・・コードバッファ、11・・・レジスタ、12
・・・半角ハターンメモリ、 16・・・全角左パターンメモリ、 14・・・全角布ハターンメモリ、 15〜17・・・12〜14の出力ランチ、18・・・
アトリビュート制御部路、 19・・・シフトレジスタ、 20・・・CRT、 21・・・表示制御回路
。
ブロック図。第2図は第1図における表示制御回路の1
実施例を示す回路図。第3図は第2図に示した表示制御
回路の動作タイミングを示したフローチャートである。 10・・・コードバッファ、11・・・レジスタ、12
・・・半角ハターンメモリ、 16・・・全角左パターンメモリ、 14・・・全角布ハターンメモリ、 15〜17・・・12〜14の出力ランチ、18・・・
アトリビュート制御部路、 19・・・シフトレジスタ、 20・・・CRT、 21・・・表示制御回路
。
Claims (1)
- 表示すべき文字コードを保持するコードバッファと、漢
字等の多数の全角パターンデータを収容した第1のメモ
リと、漢字等の多数の半角パターンデータを収容した第
2のメモリと、該コードバッファより表示位置順にコー
ドを読み出し第1のメモリ又は第2のメモリから対応す
る表示パターンデータを読み出す表示制御回路と、この
表示制御回路により読み出された表示パターンデータを
順次表示する表示部より成る表示装置において、表示制
御回路は、第1のメモリからの表示パターンを全角単位
で読み出すことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60235132A JPS6295587A (ja) | 1985-10-23 | 1985-10-23 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60235132A JPS6295587A (ja) | 1985-10-23 | 1985-10-23 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6295587A true JPS6295587A (ja) | 1987-05-02 |
Family
ID=16981526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60235132A Pending JPS6295587A (ja) | 1985-10-23 | 1985-10-23 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6295587A (ja) |
-
1985
- 1985-10-23 JP JP60235132A patent/JPS6295587A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
JPS61254980A (ja) | 文字フオント転送制御方式 | |
JPS6295587A (ja) | 表示装置 | |
JPS6032092A (ja) | アトリビュ−ト制御方式 | |
KR910000301B1 (ko) | 컴퓨터의 사용자 정의 문자 입출력장치 및 방법 | |
JPS60221792A (ja) | 文字発生回路 | |
JPS6294891A (ja) | 表示装置 | |
JPS5915287A (ja) | 表示装置 | |
JPS6385693A (ja) | テキストアトリビユ−ト制御装置 | |
JPS6364798B2 (ja) | ||
JPS6078481A (ja) | キヤラクタ表示装置 | |
JPS59149391A (ja) | 高速フレ−ム・バツフア書込み方式 | |
JPS637392B2 (ja) | ||
JPS61264382A (ja) | 文字表示装置 | |
JPS6296988A (ja) | 高精細デイスプレイ装置 | |
JPS62293288A (ja) | 文字パタ−ン転送方式 | |
JPS5891491A (ja) | 画像メモリの画像情報入力回路 | |
JPS58202489A (ja) | 表示装置 | |
JPS6134588A (ja) | 画像記憶制御回路 | |
JPS608891A (ja) | キヤラクタジエネレ−タの制御方式 | |
JPS59140484A (ja) | グラフイツク文字パタ−ン生成装置 | |
JPS5991486A (ja) | デイスプレイ装置 | |
JPS5925589U (ja) | カラ−デイスプレイ装置 | |
JPH0343792A (ja) | 文字表示装置 | |
JPH0418686A (ja) | 画像処理方法 |