JPS6295006A - Traveling-wave type fet amplifier - Google Patents

Traveling-wave type fet amplifier

Info

Publication number
JPS6295006A
JPS6295006A JP23571285A JP23571285A JPS6295006A JP S6295006 A JPS6295006 A JP S6295006A JP 23571285 A JP23571285 A JP 23571285A JP 23571285 A JP23571285 A JP 23571285A JP S6295006 A JPS6295006 A JP S6295006A
Authority
JP
Japan
Prior art keywords
fet
gate
gate terminal
resistance
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23571285A
Other languages
Japanese (ja)
Inventor
Sunao Takagi
直 高木
Kiyoharu Kiyono
清春 清野
Yukio Ikeda
幸夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23571285A priority Critical patent/JPS6295006A/en
Publication of JPS6295006A publication Critical patent/JPS6295006A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605Distributed amplifiers
    • H03F3/607Distributed amplifiers using FET's

Abstract

PURPOSE:To raise the cut-off frequency by connecting a gate terminal of each FET and a reactance circuit through a capacitor having a prescribed capacity, and also connecting each gate terminal of each adjacent FET by a resistance of a high resistance. CONSTITUTION:A gate terminal 4 of each FET 3 and a reactance circuit are connected through a capacitor 10 which has been loaded in series to the gate terminal, and also, each gate terminal 4 of each adjacent FET is connected through a resistance 11 of a high resistance. The resistance 11 has a sufficiently higher resistance than the input impedance of the FET, therefore, no influence is exerted on a microwave. Also, a gate bias current of the FET scarcely flows, therefore, a gate bias voltage which has been impressed to a gate bias impressing terminal 12 is impressed as it is to the gate terminal 4 of each FET 3. By loading the capacity 10 of a capacity C, an effective capacity Ce becomes small. That is, by loading the capacitor 10, a cut-off frequency can be raised, and the upper limit value of an available frequency can be raised.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、通信およびレーダ等に用いられるモノリシ
ック広帯域増幅器のうち、進行波形FET増幅器に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a traveling wave FET amplifier among monolithic broadband amplifiers used in communications, radar, and the like.

〔従来の技術〕[Conventional technology]

第4図は例えば、y、 B、 Beyer、etal!
、 MK8FEtTDistri−buted Amp
lifier Design  Guidelines
Figure 4 shows, for example, y, B, Beyer, etal!
, MK8FEtTDistri-butted Amp
Lifer Design Guidelines
.

“工EKE Trans、Jol、MTT−82,N1
18.PP、  H8−15゜Mar、1984に示さ
れた従来の進行波形FIICT増幅器の等価回路図であ
り、図においてil+は入力端子、(2)は出力端子、
(31はFET 、 141 、(5)、(61はそれ
ぞれFIICTのゲート端子、ドレイン端子。
“Engineer EKE Trans, Jol, MTT-82, N1
18. PP, H8-15°Mar, 1984, is an equivalent circuit diagram of a conventional traveling wave FIICT amplifier, in which il+ is an input terminal, (2) is an output terminal,
(31 is FET, 141, (5), (61 are the gate terminal and drain terminal of FIICT, respectively.

ソース端子、 (7a)および(7b)はインダクタ、
(8a)および(8b)は終端器である。
source terminal, (7a) and (7b) are inductors,
(8a) and (8b) are terminators.

次に動作について説明する。入力端子+11に印加され
たマイクロ波電力は各インダクタ(7a)i終端器(8
a)O方向に伝搬していくが、その途中上記マイクロ波
電力の一部が各F K T (31に供給される。各F
 lit T (:llに供給されたマイクロ波電力は
そこで増幅され、各インダクタ(71:+)を伝搬し出
力端子(2)に致る。ここで各インダクタ(7a)のイ
ンダクタンスLy/2、各インダクタ(7b〕のインダ
クタンスLd/IをIT’ E T +31に応じた所
定の値に設定すると、広帯域にわたり、良好な入出力V
BWRおよび平担な利得を有する増幅器を得ることがで
きる。
Next, the operation will be explained. The microwave power applied to the input terminal +11 is transferred to each inductor (7a) i terminator (8
a) It propagates in the O direction, but on the way, a part of the above microwave power is supplied to each F K T (31.
The microwave power supplied to lit T (:ll is amplified there, propagates through each inductor (71:+), and reaches the output terminal (2). Here, the inductance Ly/2 of each inductor (7a), each If the inductance Ld/I of the inductor (7b) is set to a predetermined value according to IT' ET +31, good input/output V will be achieved over a wide band.
An amplifier with BWR and flat gain can be obtained.

次に、以下の説明のため、このような進行波形FET増
幅器の使用できる上限周波を決める一因となるカットオ
フ周波数について述べる。
Next, for the following explanation, the cutoff frequency, which is a factor in determining the upper limit frequency that can be used by such a traveling wave FET amplifier, will be described.

ここでは説明を簡単にするため各F K T t31は
すべて同一性能であり、かつ、各インダクタ(7a)の
インダクタンスはL2Aで一定、各インダクタ(7b)
のインダクタンスはLV2で一定であるとする。
Here, to simplify the explanation, each F K T t31 has the same performance, and the inductance of each inductor (7a) is constant at L2A, and each inductor (7b)
It is assumed that the inductance of is constant at LV2.

F E T telの等価回路は通常第5図のようにあ
たえられる。第5図においてゲート端子(4)にマイク
ロ波電力が印加されるとFET内の相互コンダクタンス
2mによシ増幅されたマイクロ波電力がドレイン端子(
5)に生じ、結果として増幅作用全何する・ 第5図において、ゲート・ドレイン間容量CdPけ一般
に非常に小さいので近似的にこれ金無視すると、第4図
の等価回路は、第6図(&)および第6図(blのよう
に、ゲート側およびドレイン側に分離された2つの等価
回路であられせる。
The equivalent circuit of FET tel is usually given as shown in FIG. In Fig. 5, when microwave power is applied to the gate terminal (4), the microwave power amplified by the mutual conductance 2m in the FET is transferred to the drain terminal (4).
5), and as a result, what is the amplification effect? In Fig. 5, the gate-drain capacitance CdP is generally very small, so if this metal is approximately ignored, the equivalent circuit in Fig. 4 becomes as shown in Fig. 6 ( As shown in FIG.

第6図talおよび第6図fblとも損失のある分布定
数線路の等g5回路と同等の等価回路となっている。一
般に、分布定数線路の特性インピーダンスは周波数によ
って変化しない性質がある。このことから、FETt3
1に応じた適当なインダクタ(7a)、(7b)および
終端器(8a)、(8b) k用いれば、広帯域にわた
り、良好なVEIWR特性を何することになる。
Both tal in FIG. 6 and fbl in FIG. 6 are equivalent circuits equivalent to the equal g5 circuit of a distributed constant line with loss. Generally, the characteristic impedance of a distributed constant line does not change with frequency. From this, FETt3
If appropriate inductors (7a), (7b) and terminators (8a), (8b) are used according to 1, good VEIWR characteristics can be achieved over a wide band.

ところで分布定数線路では、無限に小さな部分でも、第
6図(al、第6図[blの等価回路が成り立つのに対
して、進行波形PET増幅器では、使用するF Z T
 t3+に応じて、有限のインダクタ(7a)、(γb
〕が必要となり、完全な分布定数線路とはその点で異な
る。第6図(a)、第6図(blは損失のある低域通過
フィルタと同等の等価回路にもなっている。低域通過フ
ィルタの使用上限同波数を決めるものとしてカットオフ
周波数frがあり、第6図+alの場合JTはR,が十
分小さく、無視できるとした場合 であたえられる。
By the way, in a distributed constant line, the equivalent circuit shown in Figure 6 (al, Figure 6 [bl) holds true even in an infinitely small portion, whereas in a traveling waveform PET amplifier, the F Z T
Depending on t3+, a finite inductor (7a), (γb
], which is different from a completely distributed constant line. Figure 6 (a), Figure 6 (bl is also an equivalent circuit equivalent to a lossy low-pass filter.The cut-off frequency fr determines the upper limit of the same wave number that can be used for a low-pass filter. , Figure 6+al, JT is given assuming that R is sufficiently small and can be ignored.

第6図talのゲート側分布定数線路のインピーダンス
ZOは、R1が十分小さく無視できる場合、Cys、L
j’ f用いて次式であたえられる。
If R1 is sufficiently small and can be ignored, the impedance ZO of the distributed constant line on the gate side in Fig. 6 tal is determined by Cys, L
It is given by the following formula using j' f.

これから となる。from now becomes.

(31式からZoi一定とするとCysが小さい程カッ
トオフ周波数が大きくなる。同様なことが第6図Fbl
のドレイン側分布定数線路についてもいえ、C(18が
小さい程ドレイン側分布定数線路のカットオフ周波数が
大きくなる。
(From Equation 31, if Zoi is constant, the cutoff frequency becomes larger as Cys becomes smaller. The same thing can be seen in Figure 6 Fbl.
The same can be said of the drain side distributed constant line, and the smaller C(18), the higher the cutoff frequency of the drain side distributed constant line.

ところで一般にCgs ) C(18であり、このこと
がらC!!s f小さくすることが進行波形F11fi
T増幅器のカットオフ8波数fTfjI:高める上で重
要であるO 〔発明が解決しようとする問題点〕 このように、従来の進行波形FETJI幅器では、使用
するPETが決められるとそのゲート・ソース間容量C
ダθにより決められるカットオフ周波数により使用可能
な周波数の上限が決まり、それ以上の高周波で使用する
ことができない問題があった。
By the way, in general, Cgs ) C (18), and this means that C!!s f can be made smaller by the progressive waveform F11fi.
T amplifier cutoff 8 wave number fTfjI: O is important in increasing [Problem to be solved by the invention] In this way, in the conventional traveling waveform FET JI width amplifier, once the PET to be used is determined, its gate source Interval capacity C
There is a problem in that the upper limit of the usable frequency is determined by the cutoff frequency determined by the value θ, and it is not possible to use it at higher frequencies.

この発明は上記のような問題を解消するためになされた
もので、進行波形FET増幅器の使用可能な周波数の上
限を決める一因となるカットオフ周波数を高めることを
目的とする。
The present invention has been made to solve the above-mentioned problems, and its purpose is to increase the cutoff frequency, which is one of the factors that determines the upper limit of the usable frequency of a traveling wave FET amplifier.

〔問題点全解決するための手段〕[Means to solve all problems]

この発明に係る進行波形FET増幅器は、各FETのゲ
ート端子とりアクタンス回路とをゲート端子に直列に装
荷したコンデンサを介して接続し、かつ、隣接する各F
ETのゲート端子どおしを高抵抗の抵抗を介して接続し
たものである。
The traveling waveform FET amplifier according to the present invention connects the gate terminal of each FET and the actance circuit via a capacitor loaded in series with the gate terminal, and
The gate terminals of the ET are connected through a high-resistance resistor.

〔作用〕[Effect]

この発明における進行波形FET増幅器は、各PETの
ゲート端子に直列に装荷されたコンデンサによシ、進行
波形増幅器のゲート側分布定数線路の実効的なキャパシ
タンスを等価的に小さくできるのでカットオフ周波数を
高めることができ、かつ、隣接した各F’ETのゲート
端子どおしを高抵抗の抵抗で接続することによりマイク
ロ波に影響をあたえることなく容易にゲートバイアス電
圧を印加できる。
The traveling waveform FET amplifier according to the present invention can reduce the cutoff frequency by effectively reducing the effective capacitance of the distributed constant line on the gate side of the traveling waveform amplifier by using a capacitor loaded in series with the gate terminal of each PET. Furthermore, by connecting the gate terminals of adjacent F'ETs with a high-resistance resistor, a gate bias voltage can be easily applied without affecting the microwave.

〔実施例〕〔Example〕

第1図はこの発明の実施例の等価回路図である。第1図
において(10)は所定の容量02有するコンデンサ、
(11)は高抵抗の抵抗、(12)はゲートバイアス印
加端子でおる。
FIG. 1 is an equivalent circuit diagram of an embodiment of the invention. In Fig. 1, (10) is a capacitor having a predetermined capacity 02;
(11) is a high resistance resistor, and (12) is a gate bias application terminal.

上記抵抗11)HF K Tの入力インピーダンスに比
べ十分高抵抗であるのでマイクロ波に影響をあたえるこ
とがない。また、Fl!:Tのゲートバイアスジ流ばほ
とんど流れないので、ゲートバイアス印加端子篠に印加
されたゲートバイアス電圧は各F K T (31のゲ
ート端子14+にそのまま印加されることVCなる。
The resistor 11) has a sufficiently high resistance compared to the input impedance of HFKT, so it does not affect microwaves. Also, Fl! : Since the gate bias voltage of T hardly flows, the gate bias voltage applied to the gate bias application terminal Shino is applied as it is to the gate terminal 14+ of each FKT (31).

第2図は第6図talに対応させて表わした第1図のゲ
ート側等価回路である。第2図では第1図における抵抗
(1υは十分大きいので無視している。
FIG. 2 is an equivalent circuit on the gate side of FIG. 1 corresponding to FIG. 6 tal. In Figure 2, the resistance (1υ) in Figure 1 is ignored because it is sufficiently large.

捷た、第2図における容量aSはCyeとCとを用いて
次式であたえられる。
The capacitance aS shown in FIG. 2 can be given by the following equation using Cye and C.

14)式から容tcのコンデンサ(101を装荷するこ
とにより、実効的な容量Oeが小さくなる。
From equation 14), by loading a capacitor (101) with a capacity tc, the effective capacity Oe becomes smaller.

第2図の等価回路におけるカットオフ@波数fT eは
(3)式においてCyaの変わりにO,=z代入して求
められ となる。
The cutoff@wavenumber fTe in the equivalent circuit of FIG. 2 is obtained by substituting O,=z in place of Cya in equation (3).

すなわち、第1図におけるコンデンサ(+a+ f 装
荷することにより、カットオフ周波数を高めることがで
き、使用できる周波数の上限値を高めることができる。
That is, by loading the capacitor (+a+f) in FIG. 1, the cutoff frequency can be increased and the upper limit of usable frequency can be increased.

なお以上では、リアクタンス回路として集中定数回路素
子のインダクタを用いた場合について説明したが、この
発明は、これに限らず第3図のようにリアクタンス回路
としてマイクロストリップ線路f13)を用いたもので
あってもよい。
In addition, although the case where an inductor of a lumped constant circuit element is used as a reactance circuit has been described above, the present invention is not limited to this, and as shown in FIG. 3, a microstrip line f13) is used as a reactance circuit. It's okay.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、Fl!:Tのゲート端
子にコンデンサを直列に装荷することにより進行波形F
KT増幅器のゲート側分布定数線路のカットオフ間波数
を高めることができ、その、結果使用可能な上限周波数
全高めることができる効果がある。また、隣接したFE
Tのゲー ト端子を高抵抗の抵抗で接続しすることによ
り容易にゲートバイアスを印加できる効果を何する。
As described above, according to this invention, Fl! : By loading a capacitor in series to the gate terminal of T, the traveling waveform F
It is possible to increase the wave number between cutoffs of the distributed constant line on the gate side of the KT amplifier, and as a result, there is an effect that the entire usable upper limit frequency can be increased. Also, the adjacent FE
What is the effect of easily applying gate bias by connecting the gate terminal of T with a high resistance resistor?

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による進行波形PET増幅
器の等価回路図、第2図は第1図のゲート側等価回路図
、第8図はこの発明の他の実施例による進行波形FET
増幅器の等価回路図、第4図は従来の進行波形FET増
幅器の等価回路図、第5図はFFXTの等価回路図、第
6図(al、第6図ib+はそれぞれ第4図のゲート側
およびドレイン側等価回路図である。 (3)はF K T 、 +41はゲート端子、(5)
はドレイン端子、 (7a)、(7b) nインダクタ
; 1101はコンデンサ。 (Ill tI′i抵抗である。 なお図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is an equivalent circuit diagram of a traveling waveform PET amplifier according to one embodiment of the present invention, FIG. 2 is an equivalent circuit diagram on the gate side of FIG. 1, and FIG. 8 is a traveling waveform FET according to another embodiment of the present invention.
Figure 4 is an equivalent circuit diagram of the conventional traveling wave FET amplifier, Figure 5 is an equivalent circuit diagram of FFXT, Figure 6 (al and Figure 6 ib+ are the gate side and gate side of Figure 4, respectively). This is an equivalent circuit diagram on the drain side. (3) is FKT, +41 is the gate terminal, (5)
is a drain terminal, (7a), (7b) n inductor; 1101 is a capacitor. (Ill tI'i resistance. In the figure, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 隣接するFETのゲート端子どおし、および上記隣接す
るFETのドレイン電極どおしを所定のインダクタンス
を有するリアクタンス回路で接続してなる進行波形FE
T増幅器において、上記各FETのゲート端子と上記リ
アクタンス回路とを所定の容量を有するコンデンサを介
して接続し、かつ隣接する各FETのゲート端子どおし
を高抵抗の抵抗で接続したことを特徴とする進行波形F
ET増幅器。
A traveling waveform FE formed by connecting the gate terminals of adjacent FETs and the drain electrodes of the adjacent FETs with a reactance circuit having a predetermined inductance.
The T amplifier is characterized in that the gate terminal of each of the FETs and the reactance circuit are connected via a capacitor having a predetermined capacity, and the gate terminals of adjacent FETs are connected with a high-resistance resistor. The traveling waveform F
ET amplifier.
JP23571285A 1985-10-21 1985-10-21 Traveling-wave type fet amplifier Pending JPS6295006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23571285A JPS6295006A (en) 1985-10-21 1985-10-21 Traveling-wave type fet amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23571285A JPS6295006A (en) 1985-10-21 1985-10-21 Traveling-wave type fet amplifier

Publications (1)

Publication Number Publication Date
JPS6295006A true JPS6295006A (en) 1987-05-01

Family

ID=16990111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23571285A Pending JPS6295006A (en) 1985-10-21 1985-10-21 Traveling-wave type fet amplifier

Country Status (1)

Country Link
JP (1) JPS6295006A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543535A (en) * 1984-04-16 1985-09-24 Raytheon Company Distributed power amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543535A (en) * 1984-04-16 1985-09-24 Raytheon Company Distributed power amplifier
JPS60233912A (en) * 1984-04-16 1985-11-20 レイセオン カンパニ− Distributed amplifier

Similar Documents

Publication Publication Date Title
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
US5349306A (en) Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits
GB2239364A (en) Distributed fet amplifier with two parallel channels
AU2008229976A1 (en) Matrix balun
JPH06232659A (en) Microwave amplifier circuit
CN100466466C (en) Millimeter wave amplifier
US4524327A (en) Operational amplifier
JPS6295006A (en) Traveling-wave type fet amplifier
TWI272762B (en) Frequency multiplier without spurious oscillation
JPH11150431A (en) Bias circuit for microwave amplifier
JP2000357927A (en) Linearizer
JPS63219210A (en) Fet amplifier
JPH0575357A (en) Low noise amplifier
JP2555726B2 (en) Feedback type field effect transistor amplifier
US4531101A (en) High-frequency amplifier with enhanced gain from use of the Miller effect capacitance
US20030231079A1 (en) Tapered constant "R" network for use in distributed amplifiers
JPH0261175B2 (en)
JPS63301610A (en) Variable attenuator
JPH06276038A (en) High frequency low noise amplifier
JPH0580165B2 (en)
JP2841724B2 (en) Semiconductor device
Jian et al. Design of a broadband bandpass filtering power amplifier for 5G communication
JPH04287507A (en) Field effect transistor amplifier
Drury et al. A dual-gate FET constant phase variable power amplifier
JP2798051B2 (en) Field effect transistor