JPS6291993A - フラツトデイスプレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は液晶表示装置等のフラットディスプレイに係シ
、特に各表示素子にアクティブ素子を付設したアクティ
ブ・マトリックス方式のフラットディスプレイに関する
ものである。

〔発明の背景〕

近年、この樵のディスプレイの研究が盛んなことは、例
えば日経エレクトロニクス１９８４年９月１０日号の第
２１１頁に記載されている通シである０ このようなディスプレイでは、マトリックス状に駆動配
線と信号配線とが配列され、それによって各配線で囲ま
れた各領域に配置した各表示素子を個々のアクティブ素
子によ）スイッチング駆動させる構成を有しておシ、ア
クティブ素子のスイッチオンのとき、表示素子に画像情
報が表示され、スイッチオフのとき、その情報が保持さ
れる。

しかしながら、このように構成されるフラットディスプ
レイは、１個の表示素子に対して１個の薄膜トランジス
タを有しているので、薄膜トランジスタのオン電流が不
足すると、表示素子の表示画像上に黒点不良を発生し、
またオフ電流が大であると、白点不良を発生させていた
。

また、特開１＠５Ｂ−１７１８６０号公報に示されてい
るようにアクティブ素子としてポリシリコンを活性層と
する薄膜トランジスタにおいては、粒界のリーク電流を
防止するため、複数個のトランジスタを、そのゲートを
共通にして直列接続しているが、リダンダンシを目的と
したものではないので、そのうちの１個のトランジスタ
のオフ電流が大となると、白点不良となる欠点があった
。

〔発明の目的〕

本発明の目的は、薄膜トランジスタのオン電流の不足に
起因する黒点不良の発生を防止し、画素欠陥の発生を防
止することが可能なフラットディスプレイを提供するこ
とにある０ 本発明の他の目的は、薄膜トランジスタのオフ電流の大
に起因する白点不良の発生を防止し、画素欠陥の発生を
防止することが可能なフラットディスプレイを提供する
ことにある０ 〔発明の概要〕 本発明の一実施例によれば、１個の表示素子に対して複
数個の薄膜トランジスタを接続することにより、アクテ
ィブ素子回路に冗長性をもたせたフラットディスプレイ
が提供される。

〔発明の実施例〕

次に図面を用いて本発明の実施例を詳細に説明する。

第１図はアクティブマトリックス方式のフラットディス
プレイを示す回路構成図である。同図において、１は駆
動配線、２は信号配線、３はアクティブ素子としての薄
膜トランジスタ（以下トランジスタと称する）、４は例
えば液晶表示素子あるいはＥＬ（エレクトロ・ルミネッ
センス）等の表示素子であシ、１個のトランジスタ３と
表示素子４とで一画素５を構成している。

本発明によるフラットディスプレイは、第２図に示すよ
うに個々の画素５′が駆動配＃１．信号配線２と表示素
子４との間に第１のトランジスタ３ａおよび第２のトラ
ンジスタ　３ｂを並列接続して構成されている。

このような構成によれば、表示素子４をスイッチング駆
動する第１のトランジスタ３＆もしくは第２のトランジ
スタ３ｂの一方が、オン電流が小となる欠陥が発生して
も、残る他方がオン電流を供給するので、黒点不良を発
生させることはなくなる。

ここで、黒点不良となる確率を計算すると、今、画素数
が１００ＯＸ１００Ｏ個のフラットディスプレイには通
常１０個程度の黒点不良があシ、良品とはならない。こ
こで、前述したようにトランジスタを並列接続した構成
とすると、オン電流が小となる欠陥トランジスタの数は
２０個であシ、これらが同一の画素面に集まる確率が、
画素が黒点となる確率を与える。

２０（個）ｘ１９÷（２ｘｌＯ）＝１．９ｘｌＯ″″４
すなわち、黒点画素に関する歩留シは約９９．９８％と
計算され、極めて有効である。

第３図は第２図で説明したトランジスタが並列接続され
た具体例を示す平面構成図であシ、前述の図と同一符号
は同一部分を示す。同図において、駆動配線１と信号配
線２とが交差する２辺に、例えばアモルファスシリコン
を活性層５ｍ、５ｂとしソース電極７ｍ、７ｂが接続さ
れたトランジスタ３ｍ、３ｂがそれぞれ形成され、ソー
ス電極７ｍ、７ｂは表示素子の画素電極８に並列接続さ
れて形成される。

第４図は本発明の他の実施例を示す回路構成図である。

同図において、フラットディスプレイは、個々の画素５
′が第１のトランジスタ３ａと第２のトランジスタ３ｂ
とが直列接続して構成されている０ このような構成によれば、第１のトランジスタ３ａもし
くは第２のトランジスタ３ｂのオフを流が大となる不良
を発生しても直列接続された他のトランジスタがオフ％
性を保障するので、白点画素の発生を防止することがで
きる。

第５図は第４図で説明したトランジスタが直列接続され
た具体例を示す平面構成図であシ、同図において、信号
配線２と画素電極８との間に、アモルファスシリコンを
活性層５ｍ、５ｂとした第１のトランジスタ３ａと第２
のトランジスタ３ｂとが直列接続されて形成される。

第６図は本発明のさらに他の実施例を示す回路構成図で
ある。同図において、フラットディスプレイは、個々の
画素５′が第１のトランジスタ３＆および第２のトラン
ジスタ３ｂが直列接続され、さらに第３のトランジスタ
３ｃおよび第４のトランジスタ３ｄが並列接続されて構
成されている。

すなわち、４個のトランジスタ３息、３ｂ、３（！、３
ｄが直並列接続されて構成されている。

このような構成によれば、直列接続された第１のトラン
ジスタ３ｍおよび第２のトランジスタ訃によシ白点不鼻
の発生を防止でき、並列接続された第３のトランジスタ
３Ｃおよび第４のトランジスタ　３ｄによシ黒点不良の
発生を防止できる。すなわち、白点および黒点不良の発
生を同時に防止することができる。

第７図は第６図で説明したトランジスタが直並列接続さ
れた具体例を示す平面構成図であシ、同図において、駆
動配線１と信号配線２とが交差する２辺に、２組のトラ
ンジスタ３ｍ、３ｂおよび３ｃ、３ｄ　が中間電極９ｍ
、９ｂによ多接続され、画素電極８に直並列接続されて
形成される。

なお、前述した実施例においては、アクティブ素子にア
モルファスシリコンを活性層とする薄膜トランジスタを
用いた場合について説明したが、ポリシリコンを活性層
とする薄膜トランジスタを用いても同様の効果が得られ
ることは勿論である０〔発明の効果〕 以上説明したように本発明によれば、表示素子の一画素
に複数個のスイッチングトランジスタを設けたことによ
シ、トランジスタの不良に起因する白点不良および黒点
不良等の画素欠陥を防止できるので、高品位の表示画像
が得られるなどの極めて優れた効果を有する。

【図面の簡単な説明】

第１図はアクティブ・マトリックス方式のフラットディ
スプレイを示す回路構成図、第２図、第３図は本発明に
よるフラットディスプレイの一実施例を示す要部回路図
、平面構成図、第４図、第５図は本発明の他の実施例を
示す要部回路図、平面構成図、第６図、第７図は本発明
のさらに他の実施例を示す要部回路図、平面構成図であ
る。 １・・―・駆動配線、２・・・・信号配線、３゜３ｍ、
３ｂ、３ｅ、３ｄ・・・・薄膜トランジスタ、４・・・
・表示素子、ｓ　、　５’、　！／、　５’・・拳・画
素、１３ａ、５ｂ・・・・活性層、７ｍ、７ｂ・・・・
ソース電極、８・・・・画素電極、９ｍ、９ｂ・・・・
中間電極。

Claims (1)

1. 【特許請求の範囲】 １、マトリックス状に配列した駆動配線と信号配線とで
   囲まれる各領域に表示素子およびスイッチングトランジ
   スタを配置して各画素を構成したフラットディスプレイ
   において、前記一画素に複数個のスイッチングトランジ
   スタを設けたことを特徴とするフラットディスプレイ。 ２、前記スイッチングトランジスタを並列接続したこと
   を特徴とする特許請求の範囲第１項記載のフラットディ
   スプレイ。 ３、前記スイッチングトランジスタを直列接続したこと
   を特徴とする特許請求の範囲第１項記載のフラットディ
   スプレイ。 ４、前記スイッチングトランジスタを直並列接続したこ
   とを特徴とする特許請求の範囲第１項記載のフラットデ
   ィスプレイ。