JPS6290943A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6290943A JPS6290943A JP22982785A JP22982785A JPS6290943A JP S6290943 A JPS6290943 A JP S6290943A JP 22982785 A JP22982785 A JP 22982785A JP 22982785 A JP22982785 A JP 22982785A JP S6290943 A JPS6290943 A JP S6290943A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tape
- chips
- separator
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
- H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体チップ（以下チップと呼ぶ）組立工
程における、チップの自動整列が行えるようにした半導
体装置の製造方法に関する。
程における、チップの自動整列が行えるようにした半導
体装置の製造方法に関する。
（従来の技術）
従来、多数のチップが幾何学的に並べられたウェハはス
クライプと呼ばれる工程で個々のチップに分離される。
クライプと呼ばれる工程で個々のチップに分離される。
この際、幾何学模様を維持しながラチップをリードフレ
ームやステム上に固着するに適したものとして、たとえ
ば、実公昭５７−５０２６１号公報に示された粘着テー
プがある。
ームやステム上に固着するに適したものとして、たとえ
ば、実公昭５７−５０２６１号公報に示された粘着テー
プがある。
また、このスクライプ工程からステムあるいはフレーム
へのグイボンド工程までの一連の工程は上記公報あるい
け特公昭５７−２４９２７号公報、特公昭５３−４２６
５９号公報などに開示されているように、エキスバンド
工程と称される隣接したチップ間に所定の間隔を形成す
る工程を必要とする。このエキスバンド工程は特公昭５
３−１３９５０号公報に示されるように非常にやっかい
な工程である。
へのグイボンド工程までの一連の工程は上記公報あるい
け特公昭５７−２４９２７号公報、特公昭５３−４２６
５９号公報などに開示されているように、エキスバンド
工程と称される隣接したチップ間に所定の間隔を形成す
る工程を必要とする。このエキスバンド工程は特公昭５
３−１３９５０号公報に示されるように非常にやっかい
な工程である。
すなわち、現状の自動チップ整列装置を使用する場合の
工程フローは次の通りである。
工程フローは次の通りである。
（１）スクライプ前または後にウェハを粘着テープに貼
り付け、（Ｉ＋）ブレーキングを行ない（ダイシング完
了） 、（＋＋Ｄ粘着テープを伸張することにより、チ
ップとチップの間隔を設け（エキスバンド）、＋１Ｖ）
その後にチップの自動整列を行なう。以上の工程（１）
〜ｌ１Ｖ）を通常要する。
り付け、（Ｉ＋）ブレーキングを行ない（ダイシング完
了） 、（＋＋Ｄ粘着テープを伸張することにより、チ
ップとチップの間隔を設け（エキスバンド）、＋１Ｖ）
その後にチップの自動整列を行なう。以上の工程（１）
〜ｌ１Ｖ）を通常要する。
（発明が解決しようとする問題点）
しかし、従来の方法は粘着テープを使用しているため、
チップ整列時にチップがテープから剥離し難い。そのた
め、整列前にテープの粘着力を低下させる工程（紫外線
照射など）および装置が必要となる。あるいはチップ整
列装置において、第５図に示すように、粘着テープ１に
テープ貼付けされた各チップ２ごとに、突き上げビン３
により上方に突き上げ、矢印Ａ１方向にピックアップす
るなどの機構が必要である。
チップ整列時にチップがテープから剥離し難い。そのた
め、整列前にテープの粘着力を低下させる工程（紫外線
照射など）および装置が必要となる。あるいはチップ整
列装置において、第５図に示すように、粘着テープ１に
テープ貼付けされた各チップ２ごとに、突き上げビン３
により上方に突き上げ、矢印Ａ１方向にピックアップす
るなどの機構が必要である。
しかし、この場合でも、粘着テープ１の粘着力変化（粘
性のバラツキ、経時変化など）が重要な問題となり、機
構および調整が複雑なものとなる。
性のバラツキ、経時変化など）が重要な問題となり、機
構および調整が複雑なものとなる。
さらに、第６図に示すように、チップ１のパターン面１
ａとは反対側にブレーキング時に発生するチツプバＩＪ
１ ｂが整列時に隣接チップ１と接触し、チップの位
置ずれ、Ｓｉクズ、カケ発生などの原因となる。
ａとは反対側にブレーキング時に発生するチツプバＩＪ
１ ｂが整列時に隣接チップ１と接触し、チップの位
置ずれ、Ｓｉクズ、カケ発生などの原因となる。
また、チップ形状、不良マーク認識の点からも現状では
、チップとチップの間隔がある程度必要である。以上の
理由からハーフカットの際エキスバンド工程が不可欠と
なる。
、チップとチップの間隔がある程度必要である。以上の
理由からハーフカットの際エキスバンド工程が不可欠と
なる。
このように、従来の粘着テープを使用する方法では、工
程および調整などが複雑になるという欠点があった。
程および調整などが複雑になるという欠点があった。
この発明は、前記従来技術がもっている問題点のうち、
機構、調整が複雑な点と、Ｓｌクズ、カケが発生する点
と、エキスバンド工程が不可欠な点について解決した半
導体装置の製造方法を提供するものである。
機構、調整が複雑な点と、Ｓｌクズ、カケが発生する点
と、エキスバンド工程が不可欠な点について解決した半
導体装置の製造方法を提供するものである。
（問題点を解決するための手段）
この発明は、半導体装置の製造方法において、ダイシン
グ済みウェハをテープとテープ離型紙によるセパレータ
を使用して固定しかつブレーキングの規則性（チップバ
リの発生方向）を利用してチップの整列を行う工程を導
入したものである。
グ済みウェハをテープとテープ離型紙によるセパレータ
を使用して固定しかつブレーキングの規則性（チップバ
リの発生方向）を利用してチップの整列を行う工程を導
入したものである。
（作 用）
この発明によれば、半導体装置の製造方法において、以
上のような工程を導入したので、テープとセパレータに
よりウェハを挾み込んで固定し、チップ整列装置のチッ
プ供給側ステージにチャック後テープを剥離するように
し、したがって、前記問題点を除去できる。
上のような工程を導入したので、テープとセパレータに
よりウェハを挾み込んで固定し、チップ整列装置のチッ
プ供給側ステージにチャック後テープを剥離するように
し、したがって、前記問題点を除去できる。
（実施例）
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第１図はその一実施例に適用
されるチップを無粘着性テープとセパレータにより挾持
した状態を示す側面図である。
て図面に基づき説明する。第１図はその一実施例に適用
されるチップを無粘着性テープとセパレータにより挾持
した状態を示す側面図である。
この第１図において、ダイシング済みのウェハ１１を粘
着性テープを使用せずに、無粘着性テープ１２（ウェハ
パターン面側）とセパレータ１３（テープ離型紙）を使
用して挾持する。この際、ウェハ１１のパターン面側を
無粘着性テープ１２側とし、ウェハ１１の裏面側をセパ
レータ１３側として挾み込む。
着性テープを使用せずに、無粘着性テープ１２（ウェハ
パターン面側）とセパレータ１３（テープ離型紙）を使
用して挾持する。この際、ウェハ１１のパターン面側を
無粘着性テープ１２側とし、ウェハ１１の裏面側をセパ
レータ１３側として挾み込む。
次いで、ブレーキングした後、第２図に示すように、チ
ップ整列装置のチップ供給側ステージ１４に真空吸着な
どによってセパレータ１３をチャックした後、無粘着性
テープ１２を剥離する。
ップ整列装置のチップ供給側ステージ１４に真空吸着な
どによってセパレータ１３をチャックした後、無粘着性
テープ１２を剥離する。
チップ供給側ステージ１４はＸＹテーブル（図示せず）
の軸１４＆に連結されており、この軸１４ａとセパレー
タ１３上のチップ１１のＸ、Ｙ辺のずれを顕微鏡などで
確認した後に修正する。
の軸１４＆に連結されており、この軸１４ａとセパレー
タ１３上のチップ１１のＸ、Ｙ辺のずれを顕微鏡などで
確認した後に修正する。
ここで、第３図に示すように、ブレーキング時に発生す
るチップバリ１５の形状方向は矢印Ａ２で示すブレーキ
ング方法（方向など）により規則づけられるため、この
発明では一定方向でチップバリ６が発生していることに
着目して、コレット（チップ吸着具）でのチップ１１の
吸着順序を隣接するチップと干渉しない方向から矢印Ａ
３方向から順次第２図の矢印Ａ４方向にピックアップ整
列すれば、隣接チップの位置ずれなどの発生が防止でき
る。以上の作業だけで、チップ１１の整列が容易に実行
できる。
るチップバリ１５の形状方向は矢印Ａ２で示すブレーキ
ング方法（方向など）により規則づけられるため、この
発明では一定方向でチップバリ６が発生していることに
着目して、コレット（チップ吸着具）でのチップ１１の
吸着順序を隣接するチップと干渉しない方向から矢印Ａ
３方向から順次第２図の矢印Ａ４方向にピックアップ整
列すれば、隣接チップの位置ずれなどの発生が防止でき
る。以上の作業だけで、チップ１１の整列が容易に実行
できる。
なお、上記実施例の説明では、テープとして無粘着性テ
ープ１３を使用した場合について例示したが・これに代
えて、粘着性テープでも使用できる。
ープ１３を使用した場合について例示したが・これに代
えて、粘着性テープでも使用できる。
この場合、第４図に示すように、チップ１１は粘着性テ
ープ１６上に貼付して、各隣接チップ１１ごとの間隔を
なくシ、チップバリ１５の方向に規則性をもたせ、先端
の太い突き上げピン１７で突き上げるようにしてピック
アップすることもできる。
ープ１６上に貼付して、各隣接チップ１１ごとの間隔を
なくシ、チップバリ１５の方向に規則性をもたせ、先端
の太い突き上げピン１７で突き上げるようにしてピック
アップすることもできる。
また、適用されるチップ１１のサイズはＸＹテーブルの
Ｘ、Ｙスキップ量となるものであり、さらに、セパレー
タ１３上のチップ１１はスキップ時に位置ずれすること
はない。これは実験済みであり、使用テープ１２、セパ
レータ１３は、たとえば、日本加工製紙製ＴＲ−７で、
テープ１２、ウニ八１１、セパレータ１３は真空貼り付
けによって行っている。
Ｘ、Ｙスキップ量となるものであり、さらに、セパレー
タ１３上のチップ１１はスキップ時に位置ずれすること
はない。これは実験済みであり、使用テープ１２、セパ
レータ１３は、たとえば、日本加工製紙製ＴＲ−７で、
テープ１２、ウニ八１１、セパレータ１３は真空貼り付
けによって行っている。
（発明の効果）
以上詳細に説明したように、この発明によれば、セパレ
ータ上にチップを配列した上にテープと七パレータでチ
ップを挾み込み、チップ整列装置のチップ供給側ステー
ジにチャックするようにしたので、整列装置の機構や調
整が簡略化できる。
ータ上にチップを配列した上にテープと七パレータでチ
ップを挾み込み、チップ整列装置のチップ供給側ステー
ジにチャックするようにしたので、整列装置の機構や調
整が簡略化できる。
また、ブレーキング時に発生するチップバリを考慮して
チップ整列時のピックアップ方向を選定するようにした
ので、エキスバンドしなくても、チップ位置ずれなどな
しにピックアップでき・これにともない、不良マークの
みフォトセンサなどで検出すればよく、複雑な認識も不
要である。
チップ整列時のピックアップ方向を選定するようにした
ので、エキスバンドしなくても、チップ位置ずれなどな
しにピックアップでき・これにともない、不良マークの
みフォトセンサなどで検出すればよく、複雑な認識も不
要である。
第１図はこの発明の半導体装置の製造方法の一実施例に
適用されるセパレータとテープ間に挾持された状態のチ
ップを示す側面図、第２図は同上チップをチップ整列装
置の供給側ステージにチャックした状態を示す図、第３
図は同上チップのブレーキング方向を示す図、第４図は
この発明の半導体装置の製造方法の他の実施例に適用さ
れるチップのピックアップ状態を示す図、第５図は従来
のチップ整列装置におけるチップ突き上げ状態を示す図
、第６図は従来のブレーキング時に発生したチップバリ
を示す図である。 １１・・・チップ、１２・・・テープ、１３・・・セパ
レータ、１４・・・ＸＹテーブルの軸、１５・・・チッ
プバリ。 特許出願人 沖電気工業株式会社 （ほか１名） １１：フエハ 第１図 Δ１ ■−一、−一一
適用されるセパレータとテープ間に挾持された状態のチ
ップを示す側面図、第２図は同上チップをチップ整列装
置の供給側ステージにチャックした状態を示す図、第３
図は同上チップのブレーキング方向を示す図、第４図は
この発明の半導体装置の製造方法の他の実施例に適用さ
れるチップのピックアップ状態を示す図、第５図は従来
のチップ整列装置におけるチップ突き上げ状態を示す図
、第６図は従来のブレーキング時に発生したチップバリ
を示す図である。 １１・・・チップ、１２・・・テープ、１３・・・セパ
レータ、１４・・・ＸＹテーブルの軸、１５・・・チッ
プバリ。 特許出願人 沖電気工業株式会社 （ほか１名） １１：フエハ 第１図 Δ１ ■−一、−一一
Claims (1)
- 【特許請求の範囲】 （ａ）ダイシング済みのウェハをテープ離型紙によるセ
パレータ上に配列してテープとセパレータとにより挾み
込む工程と、 （ｂ）上記チップを上記セパレータとともに挾み込んだ
テープとチップ整列装置のチップ供給側ステージにチャ
ックした後上記テープを剥離する工程と、 （ｃ）ブレーキング時に発生するチップバリの方向性を
考慮して上記チップをピックアップ整列する工程と、 よりなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22982785A JPS6290943A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22982785A JPS6290943A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6290943A true JPS6290943A (ja) | 1987-04-25 |
Family
ID=16898289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22982785A Pending JPS6290943A (ja) | 1985-10-17 | 1985-10-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6290943A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246241A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5238876A (en) * | 1989-07-21 | 1993-08-24 | Mitsubishi Denki Kabushiki Kaisha | Method of dividing semiconductor wafer using ultraviolet sensitive tape |
-
1985
- 1985-10-17 JP JP22982785A patent/JPS6290943A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246241A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5238876A (en) * | 1989-07-21 | 1993-08-24 | Mitsubishi Denki Kabushiki Kaisha | Method of dividing semiconductor wafer using ultraviolet sensitive tape |
| US5332406A (en) * | 1989-07-21 | 1994-07-26 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100506109B1 (ko) | 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치 | |
| US8153475B1 (en) | Back-end processes for substrates re-use | |
| US6759274B2 (en) | Semiconductor chip pick-up method | |
| US8499813B2 (en) | System for separating a diced semiconductor die from a die attach tape | |
| US6896760B1 (en) | Fabrication of stacked microelectronic devices | |
| JP2008166774A (ja) | 半導体ダイピックアップ装置と半導体ダイピックアップ方法 | |
| JPH0837395A (ja) | 半導体チップ供給装置および供給方法 | |
| JPH07509351A (ja) | 回路ダイスをウエーハから分離するための方法および装置 | |
| KR20030035775A (ko) | 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법 | |
| JP2000208447A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP2008103390A (ja) | 半導体装置の製造方法 | |
| WO2005083763A1 (ja) | ウェハの転写方法 | |
| JP6301565B1 (ja) | マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置 | |
| KR100817068B1 (ko) | 박형의 반도체 칩 픽업 장치 및 방법 | |
| JPH09181150A (ja) | 半導体チップのピックアップ装置及びこれを用いたピックアップ方法 | |
| JP2000195877A (ja) | ダイシングシ―ト上のチップの分離方法及び分離装置 | |
| JPS6290943A (ja) | 半導体装置の製造方法 | |
| JP2011129821A (ja) | 半導体チップのピックアップ装置及び半導体チップの製造方法 | |
| JPH0697212A (ja) | ダイボンディング装置および前記装置を使用した半導体装置の製造方法 | |
| JPH08293538A (ja) | ピックアップ方法および装置 | |
| JP2000091403A (ja) | ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法 | |
| WO2011007398A1 (ja) | ピックアップ装置 | |
| JP2003086540A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPH08203962A (ja) | チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法 | |
| JP2006237504A (ja) | 半導体チップ剥離装置およびそれを用いた半導体装置の製造方法 |