JPS6286999A - 時間スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明はディジタル通信において回線の交換に使用され
る時間スイッチ（Ｔｉｍｅ　５ｗ１ｔｃｈ　、Ｔスイッ
チとも呼ばれる）に関するものである。

（従来の技術） ディジタル電子交換とはディジタル符号イヒされたディ
ジタル信号を時分割通話路で交換する時分割交換であっ
て、通常複数の信号を１本の共通線（ハイウェイ）上に
時分割多重化すること、この多重化およびその逆の分離
は規則的に行われること、ハイウェイ上で多重化の順序
を入れ替えてやると一定順の入力信号を任意の順に入替
えて出力することができること、この多重化順序の入替
えを位相変換あるいはタイムスロット変換と呼ばれるこ
とはよく知られている。（たとえば文献として愛澤慎−
編著；やさしいディジタル交換第３４頁〜第３５頁、電
気通信協会発行く昭５８）がある。）この位相変換のた
めの回路は最近時間スイッチまたはＴ　（Ｔｉｍｅ）ス
イッチと呼ばれることが多いので以下時間スイッチと呼
ぶことにする。また時分割多重伝送においては送信端と
受信端の間でビット同期とフレーム同期をとることが必
要である、ビット同期は送端と受端間でクロックを正確
に合せればよく、フレーム同期は信号中のフレーム同期
信号を識別することで同期をとることもよく知られてい
る。

このようにディジタル電子交換の基本となる時間スイッ
チはランダムアクセスメモリ　（ＲＡＭ）とアドレス制
御回路を用いて実現するのが一般的であってこの点では
本発明も同じである。ところで伝送回線によって伝送さ
れてくる信号のフレーム信号の位相は回線毎にばらつき
、また伝送回線の歪のためビット同期にもジッタの存在
を避けられない。

従来は時間スイッチのクロック（フレーム同期。

ビット同期）を基準とし、前記フレーム同期位相差、シ
フタなどを吸収して同期を確保するためのバッファを使
用しているが、このバッファの制御はかなり複雑であっ
てたとえばエラスティックストアとして知られる回路（
たとえば上記文献の第１３２頁〜第１３３頁）が使われ
る。これが問題であって従来は比較的小規模のディジタ
ル電子交換回路に時間スイッチが使用されていないのは
、この同期制御の経済的負担が大きく許されぬためであ
った。

（発明の具体的な目的） 本発明は比較的小規模の時間スイッチを経済的に構成す
ること、およびフレーム同期、ジッタ吸収用のバッファ
として時間スイッチを構成するＲＡＭを利用することが
目的であり特徴でもある。

（発明の構成および動作） 以下説明の都合によって各チャネル（ＣＨ）のビットレ
ートを６４ＫＢｐｓ、　フレーム長を８ビツト（すなわ
ち１２５μｓ）とする。これは現在量も標準的なもので
ある。また時間スイッチの大きさが１６チヤネル×１６
ビツトの例について説明する。

第１図は本発明を実施した時間スイッチの構成例図で、
本発明の時間スイッチは各チャネルに対応するＣＨユニ
ット、ＣＨＩ〜ＣＨＮ　（ただしこの例ではＮは１６と
しである。）、フレームを構成するビット数の２以上の
整数倍の読み書き可能で共通のデータメモリＲＡＭＩ、
入力フレーム位相情報を書込み読み出し可能な位相連絡
メモリＲＡＭ２、タイムベース３．スキヤナ４から成り
、各ＣＩ（ユニットにはそれぞれに対応する端末Ｔ１〜
Ｔ１６が接続される。すなわち第１図は１６台の端末よ
りのディジタルデータをＣＨユニット、２つのＲＡＭ　
。

タイムベース、スキャナから構成される本発明装置を介
して交換する構成を示している。

（１）入出力データ ディジタル音声は通常１２５μｓ毎に８ビツトのＰＣＭ
信号として伝送されるので、ディジタル回線上のデータ
は６４ＫＢｐｓのシリアルデータと上記８ビツトのブロ
ック（フレーム）を識別するための１２５μｓすなわち
８　ＫＢｐｓのフレーム信号を必要とする。

ディジタルネットワークでは６４ＫＢｐｓクロツクの周
波数はネットワーク内で同期がとられている。しかし伝
送路の遅延は距離により異なるので回線毎にクロックの
位相差を生し、入出力データはデータ本体と６４ＫＢｐ
ｓクロツク、　　８ＫＢｐｓクロツク（フレーム信号）
を一体として考える必要がある。（従来のディジタル時
分割交換方式では交換局内のフレーム位相が全回線で同
一となるように調整を行っている。しかし本発明装置は
フレーム位相差の調整とタイムスイッチング動作を同時
に行うことになる。） 上記の理由により各端末と本発明装置のインクフェイス
は受信側はＲデータ（受信または入力データ）、Ｒ６４
にりＯツク（受信６４ＫＢｐｓクロツク＞、＃ＳＫクロ
ック（受信Ｓ　ＫＢｐｓフレームクロック）、Ｔデータ
（送信または出力データ）。

Ｔ６４にクロック（送信６４ＫＢｐｓクロツク）、Ｔ８
にクロック（送信８　ＫＢｐｓフレームクロック）から
構成されている。

（２）データ入力 以下ではチャネルｉのデータをチャネルｊに伝達する場
合を一例として説明する。第２図は各チャネルユニット
の構成例図であるが、ここでは第ｉＣＨのＣＨユニット
と考える。第２図においてＲＣＨ（受信チャネル）アド
レス作成部１１　ハＣＨｉに対応したバイナリデータを
出力する。１２はＲカウンタ（受信カウンタ）で４ビツ
トの２進カウンタであってＲ６４にクロックでカウント
アツプされ、８にフレームクロックを分周器１３で分周
した４にクロックで（周期２５０μｓすなわち６４にパ
ルス１６個分毎に）クリアされる。１４は比較器でＲカ
ウンタ１２の出力が１５″。

“０”、“ｌ”のときに限り“Ｏ″を出力しその他のと
きは“１”を出力する。

ここでスキャナ４について説明する。スキャナは６４Ｋ
Ｂｐｓの１ビツト時間の’Ａ　＝７．８１２５μ３を１
６に分割したタイムスロットに対応したＣＨユニットへ
順次スキャンパルスを供給する。すなわち６４ＫＢｐｓ
の１ビツト時間に各ＣＨユニットは２回ずつスキャンさ
れる。これは第３図に示しである。詳しく説明すると６
４ＫＢｐｓの１ビツト時間（１５，６２５μｓ）に２回
スキャンするのはジッタに対処するためであるが、入力
信号が変化しないうらに複数回の書込みを行っても同一
情報が同一アドレスに書込まれるので問題はない。

次にタイムベース３について説明する。タイムベースは
スキャナ４にネットワーク基本周波数に同）明したクロ
ックを供給し、同時にＲ／〒信号、トリ、ブ信号などＣ
Ｈユニソｉ・を制御する信号を供給する。これらの信号
の位相関係は第３図に示す通りである。なおＲ／Ｔ信号
は（受信／送信）信号で“Ｉ”で受信、“０”で送信の
指示を行う。

さてＣＨｉユニットにスキャナからスキャンパルスが供
給されかつＲ／Ｔが“１”であると、ハスゲート１５が
オンとなり、データメモリｌ？ＡＭ１と位相連絡メモリ
ＲＡＭ２に接続される。このデータメモリのアドレスは
ＣＨｉユニットのＲアドレス作成部１１とＲカウンタ１
２の出力で構成され、タイムベース３よりのＲ／Ｗ信号
（読出し／書込み信号で“１”で読出し、“０″で書込
みの指示を行う）のパ０”の時間に人力データがＲＡＭ
Ｉの対応するアドレスに書込まれる。これと同時に比較
器１４の出力が位相連絡メモリＲＡ　Ｍ　２のＣＨｉに
対応するアドレスに書込まれる。

（３）データ出力 ＣＨｊユニットにスキャンパルスが供給されかつＲ／Ｔ
信号が０″であるときＣＨｊユニットの送信クロック検
知回路２６（以下ｊチャネルユニットの２６を２６ｊの
ように表す）の出力が“１”ならハスゲート２７ｊがオ
ンになる。そしてＴＣＨアドレス作成部２１ｊは外部の
制御によってあらかじめ接続先のアドレス（この例では
ＣＨｉ）が書込まれているから、データメモリＲＡＭＩ
のアドレスはＣＨｉに対応するアドレスとＴカウンタ２
２ｊの出力とで構成される。この状態でタイムベース３
からのトリップ信号が与えられるとバッファ２５ｊへＣ
ＨｉからデータメモリＲＡＭＩに書込まれていたデータ
を読出し、また送信クロック検知回路２６ｊをクリアす
る。

上記データの読出しと並行して位相連絡メモ１、ｌＲＡ
Ｍ２のＣＨｉの内容が読出されＣＨｊの位相判定回路２
４ｊに導かれる。この位相判定回路２４ｊはＴカウンタ
２２ｊの出力が“０”であって、かつ位相連絡メモリＲ
ＡＭ２の内容が“０”であるとき位相反転信号を分周お
よび移相回路２３ｊに送出する。この反転信号によって
回路２３ｊの出力である４にクロックの位相が反転し、
Ｔカウンタ２２ｊのクリアの位置が６．ＩＫクロックの
８ビツト分移動する。この動作によってジ・ツタ余裕と
位相反転動作の安定度が確保される。

位相反転を行うと出力データに異常を生じるが、これは
通常接続の頭初に一回起るのみである。

送信（Ｔ）クロック検知回路２６ｊはＴ６４にクロック
によってセットされ、バッファ２５ｊへのデータセット
が行われるとリセットされる。これにより送信クロック
とデータメモリＲＡＭＩの読出し動作との同期化が行わ
れる。

（４）ジッタによるデータ誤り 第４図はジッタによる誤動作の説明図である。

入力端のＲカウンタの値と出力側のＴカウンタの値が近
接していると、入力データのジッタによって出力データ
に誤りを生じることがある。

第４図には入力データ中のｄ２の代りにｄ１２と表示し
た１６ビツト前のデータが運ばれてしまう状況を示した
。

本発明のＣＨユニットで７４に信号の位相を反転させる
のはこの対策である。前記の例で説明した方法では出力
Ｔカウンタの値が“０”のとき、位相判定回路２４より
の位相反転信号によってＴカウンタ２２のクリア位置を
８ビット分移動する。第５図は位相調整の説明図で、Ｔ
カウンタ２２の位置が図のＡの範囲にある場合は出力Ｔ
カウンタの値を８増減してＢの位置へ移すことになる。

（５）拡張について 第５図のＡの範囲をもっと拡げればデータ誤りに対する
余裕は大きくなる。しかしＡの範囲を拡げると位相反転
した後ジッタで再び位相反転動作に入る恐れがある。特
に通信の途中での位相反転動作は大きな誤りを発生する
ので非常に困ることである。第５図で位相反転動作に対
して余裕の最も少ないのはＣ，Ｃ’点で、逆方向に２．
５ビット分のジッタで再び位相反転動作をすることにな
る。通常予想されるジッタはこのように大きくないので
第５図の条件で実用になることが多いが、もっとジッタ
の大きい場合、（たとえば衛星通信などでは可能性があ
る。）には入出力接続の当初のみＡの範囲を拡げ、その
後はＡの範囲を縮小するかもしくは反転動作を行わない
ようにすることが有効である。

さらにジッタが大きい場合には上記の例で説明した１６
ビツト深さのデータメモリを３２ビツトあるいは６４ビ
ツトのように拡張することにより対応することができる
。

（発明の効果） 本発明によって比較的小規模な時間スイッチを形成する
場合には、データの交換とフレーム位相の調整とを同時
に行うことができるので、ディジタル交換装置を経済的
に実現することができるという実用１著しい効果が得ら
れる。また３２チャネル程度の時間スイッチをＶＬＳＩ
の１チツプで構成すくことができ小規模ＰＢＸ、ボタン
電話装置、クラスタ端末コントローラなど適用できる領
域が広いという利点がある。

【図面の簡単な説明】

第１図は本発明を実施した時間スイッチの構成例図、第
２図は第１図中のチャネルユニットの構成例図、第３図
はタイムベース信号の説明図、第４図はジッタによる誤
動作の説明図、第５図は位相調整の説明図である。 特許出願人　　国際電気株式会社

Claims (1)

【特許請求の範囲】
1. （１）ディジタル交換に用いられる時間スイッチであっ
   て、各チャネルに対応したチャネル数のチャネルユニッ
   トと、各チャネルごとのフレームを構成するビット数の
   ２以上の整数倍の読み出し・書込み可能のデータメモリ
   と、入力フレーム位相情報を書込み・読み出し可能の位
   相連絡メモリおよびタイミング制御部とを備えて、前記
   データメモリによりデータの交換を行うと共に位相連絡
   メモリにより連絡される位相情報を用いて入力データと
   出力データのフレームの位相差を前記チャネルユニット
   にて調整することにより入出力のフレーム同期およびジ
   ッタの吸収を行うことを特徴とする時間スイッチ。