JPS628516A - 半導体薄膜の熱処理方法 - Google Patents
半導体薄膜の熱処理方法Info
- Publication number
- JPS628516A JPS628516A JP14794085A JP14794085A JPS628516A JP S628516 A JPS628516 A JP S628516A JP 14794085 A JP14794085 A JP 14794085A JP 14794085 A JP14794085 A JP 14794085A JP S628516 A JPS628516 A JP S628516A
- Authority
- JP
- Japan
- Prior art keywords
- crystal grain
- thin film
- insulating substrate
- layer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、半導体薄膜の熱処理方法に関し、特に多結晶
シリコン層の結晶性を改善して高性能のトランジスタを
形成するのに好適な半導体薄膜の熱処理方法である。
シリコン層の結晶性を改善して高性能のトランジスタを
形成するのに好適な半導体薄膜の熱処理方法である。
この発明は、絶縁基板上に形成する半導体薄膜の熱処理
方法において、予め、絶縁基板の一部に粗面化処理を施
して熱処理を行うことにより、再結晶化の結晶粒径を大
きく成長させることにより、キャリアの高移動度を実現
するものである。
方法において、予め、絶縁基板の一部に粗面化処理を施
して熱処理を行うことにより、再結晶化の結晶粒径を大
きく成長させることにより、キャリアの高移動度を実現
するものである。
絶縁基板上に多結晶シリコン層を薄く被着形成し、該多
結晶シリコン層にＴＰＴ（ｉ膜トランジスタ）を形成す
る半導体集積回路が知られている。
結晶シリコン層にＴＰＴ（ｉ膜トランジスタ）を形成す
る半導体集積回路が知られている。
このような基板上に形成するＴＰＴは、多結晶シリコン
層にそれぞれソース領域、ドレイン領域、チャンネル形
成領域が形成され、更にゲート電極等を被着形成して電
界効果型トランジスタとして動作するようになっている
。
層にそれぞれソース領域、ドレイン領域、チャンネル形
成領域が形成され、更にゲート電極等を被着形成して電
界効果型トランジスタとして動作するようになっている
。
ＴＰＴを高性能化するための一手段として、キャリアの
移動度の向上がある。しかしながら、多結晶シリコンを
用いたＴＰＴは、特に単結晶シリコンを用いた場合に比
較して、キャリアの移動度が小さく高速動作できない等
の欠点を有している。
移動度の向上がある。しかしながら、多結晶シリコンを
用いたＴＰＴは、特に単結晶シリコンを用いた場合に比
較して、キャリアの移動度が小さく高速動作できない等
の欠点を有している。
これは主に多結晶シリコン層の結晶粒径すなわちグレイ
ンサイズは小さく、さらに結晶粒径は均一でなく大小の
粒径が混在するためであり、結果としてキャリアの移動
度が劣化することになる。
ンサイズは小さく、さらに結晶粒径は均一でなく大小の
粒径が混在するためであり、結果としてキャリアの移動
度が劣化することになる。
このような多結晶シリコンを用いたＴＦＴの問題を改善
する一つの方法として、多結晶シリコン層にＳｉ＋イオ
ン等の中性イオンを打ち込んで、該多結晶シリコン層を
非晶質化して後、アニール等の熱処理を施して再結晶化
させる方法が知られている。しかし、この方法による多
結晶シリコン層の結晶性の改善には、再結晶化の過程が
ランダム核の発生に基づくものであるため、結晶粒径の
成長に限界があり、集積回路の高速動作の傾向に追従で
きない面がある。
する一つの方法として、多結晶シリコン層にＳｉ＋イオ
ン等の中性イオンを打ち込んで、該多結晶シリコン層を
非晶質化して後、アニール等の熱処理を施して再結晶化
させる方法が知られている。しかし、この方法による多
結晶シリコン層の結晶性の改善には、再結晶化の過程が
ランダム核の発生に基づくものであるため、結晶粒径の
成長に限界があり、集積回路の高速動作の傾向に追従で
きない面がある。
そこで、本発明は上述の問題点に鑑み、多結晶半導体層
の結晶粒径を成長させ、キャリアの高移動度を実現する
半導体薄膜の熱処理方法を提供することを目的とする。
の結晶粒径を成長させ、キャリアの高移動度を実現する
半導体薄膜の熱処理方法を提供することを目的とする。
粗面化処理を施した領域を有する絶縁基板上に、半導体
薄膜を形成し、熱処理を行って上記半導体薄膜の粒径成
長を行わせる半導体薄膜の熱処理方法により上述の問題
点を解決する。
薄膜を形成し、熱処理を行って上記半導体薄膜の粒径成
長を行わせる半導体薄膜の熱処理方法により上述の問題
点を解決する。
絶縁基板上に粗面化処理を施して、熱処理による再結晶
に際して該粗面化処理を施した領域を結晶成長の核とし
て機能させると共に再結晶化の過程における領域的な結
晶成長の速度差をつける。
に際して該粗面化処理を施した領域を結晶成長の核とし
て機能させると共に再結晶化の過程における領域的な結
晶成長の速度差をつける。
このように粗面化処理を施した領域が結晶化の核として
機能し、結晶化の速度が領域的に変化するため、半導体
薄膜は、熱処理によって結晶粒径の大きな結晶に再結晶
化することができ、更に横方向固相成長を利用して、直
接粗面化処理を施した゛領域上でない領域も結晶粒径を
大きくすることができる。
機能し、結晶化の速度が領域的に変化するため、半導体
薄膜は、熱処理によって結晶粒径の大きな結晶に再結晶
化することができ、更に横方向固相成長を利用して、直
接粗面化処理を施した゛領域上でない領域も結晶粒径を
大きくすることができる。
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の半導体薄膜の熱処理方法は、絶縁基板上の一
部の領域にプラズマエツチングで粗面化処理を施し、こ
の一部に粗面化処理を施した絶縁基板に半導体薄膜とし
て多結晶シリコン層を被着形成し、この多結晶シリコン
層にイオン注入を行い、更に固相成長を行って多結晶シ
リコン層の結晶粒径を大きくするものである。そして、
このように結晶粒径を大きくした半導体層を例えばＴＰ
Ｔ（薄膜トランジスタ）のチャンネル形成領域等に用い
ることにより、高速動作を可能とするデバイスにするこ
とができる。
部の領域にプラズマエツチングで粗面化処理を施し、こ
の一部に粗面化処理を施した絶縁基板に半導体薄膜とし
て多結晶シリコン層を被着形成し、この多結晶シリコン
層にイオン注入を行い、更に固相成長を行って多結晶シ
リコン層の結晶粒径を大きくするものである。そして、
このように結晶粒径を大きくした半導体層を例えばＴＰ
Ｔ（薄膜トランジスタ）のチャンネル形成領域等に用い
ることにより、高速動作を可能とするデバイスにするこ
とができる。
以下、工程順に従って説明する。
（ａ） 先ず、第１図に示すように、石英ガラス等の
絶縁基板１の全面に、フォトレジスト２を塗布し、選択
露光、現像工程を経て所定のパターンに当該フォトレジ
スト′２をパターン形成する。このパターン形成により
形成された開口部３は、上記絶縁基板１を粗面化処理す
るために用いられ、この粗面化処理される領域は、後の
工程を経て例えばＴＰＴのソース・ドレイン領域として
用いられる。そして、この粗面化処理される領域の近傍
は例えばＴＰＴのチャンネル形成領域として用いられ、
後述するような横方向固相成長によって大きな粒径を有
することができ、従って、高速動作に対応したＴＰＴを
形成することができる。
絶縁基板１の全面に、フォトレジスト２を塗布し、選択
露光、現像工程を経て所定のパターンに当該フォトレジ
スト′２をパターン形成する。このパターン形成により
形成された開口部３は、上記絶縁基板１を粗面化処理す
るために用いられ、この粗面化処理される領域は、後の
工程を経て例えばＴＰＴのソース・ドレイン領域として
用いられる。そして、この粗面化処理される領域の近傍
は例えばＴＰＴのチャンネル形成領域として用いられ、
後述するような横方向固相成長によって大きな粒径を有
することができ、従って、高速動作に対応したＴＰＴを
形成することができる。
（ｂ） 絶縁基板１にフォトレジスト２をパターン形
成した後、第２図に示すように、絶縁基板１に対して粗
面化処理を施す。粗面化処理は、例えばＣＦ４等のプラ
ズマエツチングを用いて行うことができ、上記開口部３
の領域は、このプラズマエツチングによって、粗面化領
域である凹凸部４になる。
成した後、第２図に示すように、絶縁基板１に対して粗
面化処理を施す。粗面化処理は、例えばＣＦ４等のプラ
ズマエツチングを用いて行うことができ、上記開口部３
の領域は、このプラズマエツチングによって、粗面化領
域である凹凸部４になる。
（ｃ） プラズマエツチングによる凹凸部４の形成後
、上記フォトレジスト２を除去する。フォトシスト２の
除去により凹凸部４を有して露出する絶縁基板ｌの全面
に、第３図に示すように、多結晶シリコン層５をＬＰ−
ＣＶＤ法（減圧ＣＶＤ法）により半導体薄膜として影結
晶シリコン層２を約６１０℃で約８００人程度の膜厚に
被着形成する。
、上記フォトレジスト２を除去する。フォトシスト２の
除去により凹凸部４を有して露出する絶縁基板ｌの全面
に、第３図に示すように、多結晶シリコン層５をＬＰ−
ＣＶＤ法（減圧ＣＶＤ法）により半導体薄膜として影結
晶シリコン層２を約６１０℃で約８００人程度の膜厚に
被着形成する。
（ｄ） 多結晶シリコン層５を被着形成後、第４図に
示すように、当該多結晶シリコン層５に対してイオン注
入を行い、当該多結晶シリコン層５を非晶質化して再結
晶化し易いようにする。この場合のイオン注入は、例え
ばＳｔ＋イオンを用いて行うことができ、たとえば注入
のエネルギーを４０ｋｅＶ、ドーズ量を５ＸＩＱＦｉｃ
ｎ’にすることができる。このようにイオン注入された
多結晶シリコン層５は、注入による衝撃により非晶質化
され、後述するような粗面化した凹凸部４を核とする横
方向の固相成長と再結晶の速度の相違から結晶粒径を大
きくすることができ、当該多結晶シリコン層５のキャリ
アの移動度を太き（することができる。
示すように、当該多結晶シリコン層５に対してイオン注
入を行い、当該多結晶シリコン層５を非晶質化して再結
晶化し易いようにする。この場合のイオン注入は、例え
ばＳｔ＋イオンを用いて行うことができ、たとえば注入
のエネルギーを４０ｋｅＶ、ドーズ量を５ＸＩＱＦｉｃ
ｎ’にすることができる。このようにイオン注入された
多結晶シリコン層５は、注入による衝撃により非晶質化
され、後述するような粗面化した凹凸部４を核とする横
方向の固相成長と再結晶の速度の相違から結晶粒径を大
きくすることができ、当該多結晶シリコン層５のキャリ
アの移動度を太き（することができる。
（ｅ） イオン注入後、第５図に示すように、熱処理
として固相成長を行う。この固相成長は窒素雰囲気、３
０〜１００時間、約６００℃で行い、当該固相成長の結
晶化によって上記多結晶シリコン層５の結晶粒径を大き
くする。すなわち、上記凹凸部４は、結晶成長の核とし
て機能するため、この凹凸部４の上部領域の非晶質化し
た多結晶シリコンＮ５は、結晶化の速度の差から最も早
く再結晶化する。そして、上記凹凸部４の上部領域で成
長した結晶粒径を種として、横方向固相成長を行うこと
ができる。この横方向固相成長によって、例えばソース
・ドレイン領域の近傍のチャンネル形成領域の粒径を大
きくすることができる。このようにチャンネル形成領域
の結晶粒径を大きくすることにより、キャリアの走行に
対するエネルギーバリアが小さくなり、キャリアの移動
度が向上することになる。
として固相成長を行う。この固相成長は窒素雰囲気、３
０〜１００時間、約６００℃で行い、当該固相成長の結
晶化によって上記多結晶シリコン層５の結晶粒径を大き
くする。すなわち、上記凹凸部４は、結晶成長の核とし
て機能するため、この凹凸部４の上部領域の非晶質化し
た多結晶シリコンＮ５は、結晶化の速度の差から最も早
く再結晶化する。そして、上記凹凸部４の上部領域で成
長した結晶粒径を種として、横方向固相成長を行うこと
ができる。この横方向固相成長によって、例えばソース
・ドレイン領域の近傍のチャンネル形成領域の粒径を大
きくすることができる。このようにチャンネル形成領域
の結晶粒径を大きくすることにより、キャリアの走行に
対するエネルギーバリアが小さくなり、キャリアの移動
度が向上することになる。
上述したように本実施例の半導体薄膜の熱処理方法は、
絶縁基板１上の凹凸部４から横方向面相成長によって粒
径を大台く成長させることができ゛る。そして、横方向
固相成長によって粒径が大きく成長した領域は、例えば
ＴＰＴのチャンネル形成領域として用いることができ、
粒径の大きい領域をチャンネル形成領域とするデバイス
は、高速動作を可能とする等の優れた特性を有すること
になる。このようなＴＰＴの一例を第６図を参照しなが
ら説明する。
絶縁基板１上の凹凸部４から横方向面相成長によって粒
径を大台く成長させることができ゛る。そして、横方向
固相成長によって粒径が大きく成長した領域は、例えば
ＴＰＴのチャンネル形成領域として用いることができ、
粒径の大きい領域をチャンネル形成領域とするデバイス
は、高速動作を可能とする等の優れた特性を有すること
になる。このようなＴＰＴの一例を第６図を参照しなが
ら説明する。
本発明を適用したＴＰＴは、第６図に示すように、先ず
、粗面化処理により形成された凹凸部２０を有する石英
ガラス等の絶縁基板１１上に、多結晶シリコン層を被着
形成しイオン注入及び固相成長を経て形成されたソース
領域１３、チャンネル形成領域１４、ドレイン領域１２
が形成されている。該チャンネル形成領域１４上にはゲ
ート絶縁膜１５を介してゲート電極１６が被着形成され
、更にこれら被覆する例えばＰＳＧ （リン・シリケー
トガラス）等の保護膜１７が形成され、上記ソース・ド
レイン領域１３．１２に接続するＡｌ電極１８．１８が
形成されている。このようなＴＦＴは、ＦＢＴとして動
作するが、上記チャンネル形成領域１４は、上記凹凸部
２０からの横方向固相成長によって結晶粒径が大きく成
長しているため、このチャンネル形成領域１４において
キャリアの移動度が高く、従って、高速な動作を行うこ
とができる。また、上記ソース・ドレイン領域１２．１
３も結晶粒径が大きいため、キャリアの移動度が高く、
高速動作に適している。
、粗面化処理により形成された凹凸部２０を有する石英
ガラス等の絶縁基板１１上に、多結晶シリコン層を被着
形成しイオン注入及び固相成長を経て形成されたソース
領域１３、チャンネル形成領域１４、ドレイン領域１２
が形成されている。該チャンネル形成領域１４上にはゲ
ート絶縁膜１５を介してゲート電極１６が被着形成され
、更にこれら被覆する例えばＰＳＧ （リン・シリケー
トガラス）等の保護膜１７が形成され、上記ソース・ド
レイン領域１３．１２に接続するＡｌ電極１８．１８が
形成されている。このようなＴＦＴは、ＦＢＴとして動
作するが、上記チャンネル形成領域１４は、上記凹凸部
２０からの横方向固相成長によって結晶粒径が大きく成
長しているため、このチャンネル形成領域１４において
キャリアの移動度が高く、従って、高速な動作を行うこ
とができる。また、上記ソース・ドレイン領域１２．１
３も結晶粒径が大きいため、キャリアの移動度が高く、
高速動作に適している。
尚、上述した実施例においては、イオン注入を非晶質化
のために用いたが、イオン注入のドーズ量を変えて選択
的に半導体薄膜に導入し、ドーズ量の差による再結晶化
の速度の相違を利用して、効果的に粒径を大きく成長さ
せることもできる。
のために用いたが、イオン注入のドーズ量を変えて選択
的に半導体薄膜に導入し、ドーズ量の差による再結晶化
の速度の相違を利用して、効果的に粒径を大きく成長さ
せることもできる。
また、ドーズ量を変えるのではなく、打ち込みのエネル
ギーを変えることによっても、同様の効果を得ることが
できる。
ギーを変えることによっても、同様の効果を得ることが
できる。
本発明の半導体層の形成方法は、絶縁基板上に部分的に
粗面化処理を施すため、この粗面化処理を施した部分か
らの横方向固相成長によって結晶粒径を大きくすること
ができ、キャリアの高移動度を実現することができる。
粗面化処理を施すため、この粗面化処理を施した部分か
らの横方向固相成長によって結晶粒径を大きくすること
ができ、キャリアの高移動度を実現することができる。
従って、本発明をデバイスの製造工程に適用することに
よって、高速動作可能な優れたデバイスを提供すること
ができる。
よって、高速動作可能な優れたデバイスを提供すること
ができる。
第１図〜第５図は本発明に係る半導体薄膜の熱処理方法
の一実施例を工程順に示す概略断面図であり、第６図は
本発明の詳細な説明するＴＰＴの概略断面図である。 １・・・絶縁基板 ２・・・フォトレジスト ３・・・開口部 ４・・・凹凸部 ５・・・多結晶シリコンＮ（半導体薄膜）特 許 出
願 人 ソニー株式会社代理人 弁理士
小泡 見回 田村榮− しシ“ストへ〇ターン肯多成 第１図 フ１ラス゛′マエ・ン千ング 第２図 ｐｏｌｙ ５７林１ 第３図 Ｎ 歳
の一実施例を工程順に示す概略断面図であり、第６図は
本発明の詳細な説明するＴＰＴの概略断面図である。 １・・・絶縁基板 ２・・・フォトレジスト ３・・・開口部 ４・・・凹凸部 ５・・・多結晶シリコンＮ（半導体薄膜）特 許 出
願 人 ソニー株式会社代理人 弁理士
小泡 見回 田村榮− しシ“ストへ〇ターン肯多成 第１図 フ１ラス゛′マエ・ン千ング 第２図 ｐｏｌｙ ５７林１ 第３図 Ｎ 歳
Claims (1)
- 粗面化処理を施した領域を有する絶縁基板上に、半導体
薄膜を形成し、熱処理を行って上記半導体薄膜の粒径成
長を行わせる半導体薄膜の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14794085A JPS628516A (ja) | 1985-07-05 | 1985-07-05 | 半導体薄膜の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14794085A JPS628516A (ja) | 1985-07-05 | 1985-07-05 | 半導体薄膜の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628516A true JPS628516A (ja) | 1987-01-16 |
Family
ID=15441500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14794085A Pending JPS628516A (ja) | 1985-07-05 | 1985-07-05 | 半導体薄膜の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628516A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196438A (ja) * | 1989-01-25 | 1990-08-03 | Matsushita Electric Ind Co Ltd | Ｃｄ系２―６族化合物半導体薄膜単結晶粒の製造方法及び機能素子 |
| JP2007116164A (ja) * | 2005-10-18 | 2007-05-10 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 |
-
1985
- 1985-07-05 JP JP14794085A patent/JPS628516A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196438A (ja) * | 1989-01-25 | 1990-08-03 | Matsushita Electric Ind Co Ltd | Ｃｄ系２―６族化合物半導体薄膜単結晶粒の製造方法及び機能素子 |
| JP2007116164A (ja) * | 2005-10-18 | 2007-05-10 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| JPH08102543A (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH02283036A (ja) | 半導体装置の製造方法 | |
| JPS628516A (ja) | 半導体薄膜の熱処理方法 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0824184B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002368013A (ja) | Ｃｍｏｓ型薄膜トランジスタ及びその製造方法 | |
| KR100271493B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH05226246A (ja) | 半導体結晶の成長方法 | |
| JPH0252419A (ja) | 半導体基板の製造方法 | |
| JPS62122172A (ja) | 半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPS628572A (ja) | 半導体層の形成方法 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| KR100379685B1 (ko) | 실리콘층의평탄화방법 | |
| KR100271492B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JPS60164316A (ja) | 半導体薄膜の形成方法 | |
| JPS63283013A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS63196032A (ja) | 半導体薄膜の結晶化方法 | |
| JPH03157941A (ja) | Ｍｉｓ型半導体装置の製法 |