JPS6281878A - Ａｂｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ装置の画像読取部に利用される
ＡＢＣ回路に関する。

従来の技術 一般に、ファクシミリ装置は、第４図にブロック図とし
て示すように、原稿画像をＣ０Ｄ（電荷転送デバイス）
１で読取９、光電変換されたアナログ画信号をＡＢＣ回
路２によシ最適なレベルに増幅した後、Ａ／Ｄ変換回路
３を介して二値化された後ラインメモリ３へ転送してな
る構成を有するもので、このとき、ラインメモリ４への
転送にあたっては、モデム５の送信スピード及び符号化
に要する時間により変化し得るようになっている。

従来、上記したＡＢＣ回路２は、第５図及び第６図に示
すように、光電変換されたアナログ画信号を増幅してラ
インメモリへ転送する手段でちる増幅回路２１と、この
増幅回路２１出力を原稿基準面に対する読取レベルと比
較する手段であるコンパレータ２２と、この比較結果に
基づいて上記増幅回路２１における出力レベルを最適値
に制御する時定数回路２３とで構成され、増幅回路２１
の変化をラインメモリ４への転送とは無関係に時定数回
路２３により制御してなると共に、例えば青焼の原稿或
いは色地の用紙に書かれた原稿の文字等の画像を読取る
場合、通常、送信原稿の地肌の濃度の変化に応じて、増
幅率を変化させることにより地肌の汚れを除き、良好な
画質を得ている。

発明が解決しようとする問題点 しかしながら、上述した従来のＡＢＣ回路の制御方式で
は、送信スピードの相違に拘らず同一の時定数にて増幅
率を制御していることから、第７図に示すように、ＣＯ
Ｄ出力出力波形一定のレベルから低下した場合、ＡＢＣ
制御制御電圧定圧が、高速の場合Ｃと低速の場合りとで
異なり、このため、同一原稿を異なるスピードで送信す
ると、受信画面のＡＢＣ回路による効果に相違が生じる
といった問題があった。

逢綱→…→ 本発明は、上述の問題点に鑑みてなされたもので、送信
スピードに拘らず同一の画質を得るようにしたＡＢＣ回
路を提供することを目的としたものである。

問題点を解決するだめの手段 上述の問題点を解決するために、本発明は、時定数回路
にスイッチング回路を追加して、ライ／メモリ転送時に
、このスイッチング回路を動作させることにより、増幅
回路を制御するようにしたものである。

作　　用 すなわち、本発明は、上述の手段によって、時定数回路
がラインメモリへの転送時にのみ有効となり、これによ
って、送信スピードに応じて増幅回路の制御を行うこと
が可能になる。

実施例 以下、本発明を第１図から第３図に示す一実施例に基づ
いて説明する。

すなわち、本発明に係るＡＢＣ回路は、第５図及び第６
図に示す従来のＦＥＴによる可変抵抗器２１ａとオペア
ンプ２１ｂからなる可変増幅回路２１、コンパレータ２
２及びコンデンサ２３ａと抵抗２３ｂとからなる時定数
回路２３の回路構成において、第１図及び第２図に示す
ように、前記時定数回路２３に、スイッチング回路２４
．電圧変換回路２５を付加してなる構成としだもので、
前記可変抵抗器２１ａへの入力にの電圧が制御電圧とな
っている。

スイッチング回路２４は時定数回路に対して動作時期を
制御するためにオン・オフ動作するもので、この実施例
ではＦＥＴによって構成されている。また電圧変換回路
２５はラインメモリへの画信号転送タイミングに同期し
てスイッチング回路をオン動作させるもので、ベース電
圧として町変抵抗器２１ａへの入力Ｉの電圧が印加され
るトランジスタ回路から成っている。

次に、上記の構成によるＡＢＣ回路２の制御動作につい
て説明すると、ＣＣＤ１で読取られたアナログ画信号Ｈ
は、可変増幅回路２１により増幅される。この増幅され
た波形が、特定のレベル以上となった場合、コンパレー
タ２２の出力は高状態”Ｈ″となり、時定数回路２３の
コンデンサ２３ａは充電されると同時に制御電圧にの電
圧が上昇し、可変抵抗器２１ａの抵抗値が減少してオペ
アンプ２１ｂへの入力レベルが低下し、増幅回路２１の
出力レベルは低下する。

一方、画信号Ｈのレベルが低下した場合には、コンパレ
ータ２２の出力は低状態”　Ｌ　”となり、スイッチン
グ回路２４がオンしている間、コンデンサ２３ａは放電
されると同時に町変抵抗器２１ａの抵抗値が増加し、増
幅回路２１の出力レベルは上昇する。

このような動作により、ＡＢＣ回路２の出力レベルＩは
常に特定のレベルに制御され、第３図に示すように、Ｎ
＋１ライン及びＮ＋２ラインの転送時の高速の場合Ｃと
低速の場合Ｅの各々のＡＢＣ制御制御電圧定Ｄの電圧は
、同電位となるため、送信スピードの差によって生じる
画質の差を解消することが可能となるものである。

発明の効果 以上の説明から明らかなように、本発明は、時定数回路
にスイッチング回路を追加して、ラインメモリへの転送
時に、スイッチング回路を動作させることにより、ＡＢ
Ｃ回路の出力レベルを常に特定のレベルに制御してなる
ことから、送信スピードの相違に拘らず、同一の画質を
得ることができるといった効果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例に係るＡＢＣ回路のブロック
図、第２図は同じく回路構成図、第３図は動作波形図、
第４図は従来の一般的なファクシミリ装置のブロック図
、第６図は従来のＡＢＣ回路のブロック図、第６図は同
じく回路構成図、第７図は動作波形図である。 １　・・・ＣＣＤ、２・・・・ＡＢＣ回路、２１・・・
・・・増幅回路、２２・・・・・コンパレータ、２３・
・・・・・時定Ｉｎ回路、２４・・・・・・スイッチン
グ回路、４・・・・・ラインメモリ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第　４　図 第　５　図 第　６　図

Claims (1)

【特許請求の範囲】
1. 光電変換されたアナログ画信号を増幅してラインメモリ
   へ転送する手段と、この増幅手段出力を原稿基準面に対
   する読取レベルと比較する手段と、上記増幅手段におけ
   る出力レベルを最適値に制御する時定数回路と、この時
   定数回路に対して動作時期を制御するスイッチング回路
   と、このスイッチング回路をラインメモリへの画信号転
   送タイミングに同期して動作させる手段と、前記時定数
   回路をラインメモリへの画信号転送時にのみ有効とする
   手段とを備えたことを特徴とするＡＢＣ回路。