JPS627994B2

JPS627994B2 -

Info

Publication number: JPS627994B2
Application number: JP54015674A
Authority: JP
Inventors: Takayasu Narita
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-02-14
Filing date: 1979-02-14
Publication date: 1987-02-20
Also published as: JPS55107987A

Description

[Detailed description of the invention]

この発明は曜日指定によるタイマ動作が行なえ
る電子式時限装置に関する。例えばFM放送番組やテレビ放送番組等が１週
間単位で構成されていることからこれに合わせた
タイマ動作が行なえるようなタイマが最近開発さ
れている。このようなタイマとして従来は同一の
情報記憶部に対して１種の動作曜日情報しか設定
できなかつた。このため例えば月曜、水曜、金曜
の同一時刻において同一被制御対象を動作させる
ような場合３個の情報記憶部を使用しなければな
らず、情報記憶部を有効に使用できなくなる問題
があつた。このため１つの情報記憶部に月曜〜日
曜までの各曜日に対応して７つの曜日メモリを設
けるとともに入力部に月曜〜日曜までの各曜日に
対応して７つの曜日指定キーをそれ専用に設け、
この曜日指定キーの操作によつて同一情報記憶部
に複数の動作曜日情報を記憶できるようにし、複
数曜日の同一時刻において同一被制御対象を動作
させる場合には１個の情報記憶部で行なえるよう
にすることが考えられる。しかしこのようにすると入力部に設けるキーの
数が非常に多くなり、装置が大形化する問題があ
る。この発明はこのような点に鑑みて為されたもの
で、タイマ情報を記憶する情報記憶部を有効に使
用することができ、しかも装置の小形化が図れる
電子式時限装置を提供することを目的とする。以下、この発明の実施例を図面を参照して説明
する。第１図は装置全体の基本的回路構成を示すブロ
ツク図で、１は４ビツトの１チツプマイクロコン
ピユータである。このコンピユータ１は入力端子
OSC１，OSC２に発振部２を接続し、基本動作
クロツクを得るようにしている。又このコンピユ
ータ１は入力端子INITにイニシヤライズ回路３
を接続し、装置全体に電源が投入されたとき上記
イニシヤライズ回路３によつて特定命令部分から
実行を開始するようにしている。前記マイクロコ
ンピユータ１には入力端子として４ビツトの並列
入力端子K₁，K₂，K₄，K₈が設けられ又出力端子
として８ビツトの並列出力端子O₀，O₁，O₂，
O₃，O₄，O₅，O₆，O₇及び１ビツト毎に独立な16
ビツトの出力端子R₀，R₁，R₂，R₃，R₄，R₅，
R₆，R₇，R₈，R₉，R₁₀，R₁₁，R₁₂，R₁₃，R₁₄，
R₁₅が設けられている。そして前記入力端子K₈に
は波形整形部４が接続され、商用電源周波を矩形
状に整形してなる時間基準信号が入力されるよう
になつている。前記入力端子K₁，K₂，K₄に接続
されるラインl₁，l₂，l₃と前記出力端子R₂，R₃，
R₄，R₅，R₆，R₇，R₈，R₉，R₁₀、に接続されるラ
インl₄，l₅，l₆，l₇，l₈，l₉，l₁₀，l₁₁，l₁₂とでマト
リクス回路を構成し、その回路の交叉部には
「０／EW」「１／MON」「２／TUE」「３／
WED」「４／THU」「５／FRI」「６／SAT」
「７／SUN」「８／Ｍ〜Ｆ」「９／Ｍ〜Ｓ」「AM／
11」「PM／12」「ON1」「OFF1」「ON2」
「OFF2」「ALARM」「SNOOZE」「CLEAR」
「INPUT」「STOP」「WEEK」「CALL」「SET」
「TIME ADJ.」「CLOCK」の26個のキーに対応
したキースイツチが図示のように配設されてい
る。この26個のキーのうち「CALL」、「SET」
「TIME ADJ.」「CLOCK」の４個はモード選択
部５の各モード切換スイツチを形成し、残りの22
個はタイマ情報、時刻情報、クリア信号、転送信
号等の情報・信号入力部６を形成している。前記
出力端子R₁₁と入力端子K₁との間には開閉形の5
０／６０Hz周波数切換スイツチ７を接続している。前
記出力端子R₂〜R₈又は螢光表示器８のグリツド
に接続している。前記出力端子O₀〜O₇及び出力
端子R₀，R₁，R₁₂は前記螢光表示器８の各セグメ
ントに接続している。すなわち前記螢光表示器８
は第２図に示すように７桁構成で、１桁目の表示
部８−１には７セグメントの数値表示素子８−１
ａ、１セグメントの報音マーク表示素子８−１
ｂ、１セグメントの日曜日表示素子８−１ｃが設
けられ、２桁目の表示部８−２には７セグメント
の数値表示表子８−２ａ、１セグメントの毎週動
作マーク表示素子８−２ｂ、１セグメントの土曜
日表示素子８−２ｃが設けられている。又３桁目
の表示部８−３には７セグメントの数値表示素子
８−３ａ、１セグメントの金曜日表示素子８−３
ｂ、１セグメントの小数点表示素子８−３ｃが設
けられ、４桁目の表示部８−４には７セグメント
の数値表示素子８−４ａ、１セグメントの木曜日
表示素子８−４ｂが設けられ、かつ５桁目の表示
部８−５には２セグメントのコロン表示素子８−
５ａ、１セグメントの水曜日表示素子８−５ｂが
設けられている。さらに６桁目の表示部８−６に
は７セグメントの数値表示素子８−６ａ、１セグ
メントの火曜日表示素子８−６ｂが設けられ、７
桁目の表示部８−７には７セグメントの数値表示
素子８−７ａ、１セグメントの月曜日表示素子８
−７ｂが設けられている。そして前記各桁表示部
８−１〜８−７のグリツドはそれぞれデイジツト
端子G₁〜G₇に接続されている。又前記各桁表示
部８−１〜８−７の各セグメントは数値表示素子
のａセグメントが端子ａに接続され、ｂセグメン
トが端子ｂに接続され、ｃセグメントが端子ｃに
接続され、ｄセグメントが端子ｄに接続され、ｅ
セグメントが端子ｅに接続され、ｆセグメントが
端子ｆに接続され、ｇセグメントが端子ｇに接続
されている。又コロン表示素子８−５ａの２つの
セグメントが端子ｆに接続され、小数点表示素子
８−３ｃのセグメントが端子Dpに接続されてい
る。さらに各曜日表示素子８−１ｃ，８−２ｃ，
８−３ｂ，８−４ｂ，８−５ｂ，８−６ｂ，８−
７ｂが端子Ｗに接続され、報音表示素子８−１ｂ
のセグメントが端子ALに接続され、かつ毎週動
作マーク表示素子８−２ｂのセグメントが端子
EWに接続されている。そして前記マイクロコン
ピユータ１の出力端子R₂〜R₈に対して前記デイ
ジツト端子G₁〜G₇をそれぞれ接続するとともに
出力端子O₀〜O₇に対して端子ａ〜ｇ，Dpをそれ
ぞれ接続している。又出力端子R₀に対して端子
ALを接続し、出力端子R₁に対して端子EWを接
続し、出力端子R₁₂に対して端子Ｗを接続してい
る。このような回路構成により前記螢光表示器８
はマイクロコンピユータ１によつてダイナミツク
表示されるようになつている。なお、前記出力端
子R₂〜R₈に接続されるラインl₄〜l₁₀にはキーマト
リクスから螢光表示器８への信号回わり込み防止
用のダイオード９が図示極性に介挿されている。
又前記マイクロコンピユータ１の出力端子R₁₃に
は報音周波数発振部１０の入力端が接続されてい
る。この報音周波数発振部１０は出力端子R₁₃出
力が論理“１”のとき発振動作を行なうもので、
その発振出力を報音切換スイツチ１１を介して報
音装置１２に供給するようにしている。前記切換
スイツチ１１は３接点切換えのもので、共通接点
１１ｔが固定接点１１ａに接続されたときには発
振出力が抵抗２９を介して報音装置１２に入力さ
れ、共通接点１１ｔが固定接点１１ｂに接続され
たときには発振出力が報音装置１２に直接入力さ
れ、かつ共通接点１１ｔが固定接点１１ｃに接続
されたときには発振出力の報音装置１２への入力
が禁止されるようになつている。すなわち固定接
点１１ａは低音量出力接点、固定接点１１ｂは高
音量出力接点、固定接点１１ｃは報音停止接点に
なつている。又１３は固定接点１３ａ，１３ｂ，１３ｃとこ
の各固定接点に選択的に接続される共通接点１３
ｔかなる３接点切換え式の第１の電源切換スイツ
チで、この切換スイツチ１３の共通接点１３ｔを
第１のリレーコイル１４を介して＋Ｖ端子に接続
し、固定接点１３ａをNPN形の第１のトランジ
スタ１５を介して接地し、かつ固定接点１３ｂを
直接接地している。なお、固定接点１３ｃは非接
続接点になつている。前記第１のリレーコイル１
４に付勢される常開接点１４ａは第１の電源コン
セント回路（図示せず）に介挿されている。前記
第１のリレーコイル１４には保護用ダイオード１
６並びに抵抗１７と発光ダイオード１８との直列
回路が並列に接続されている。そして前記第１の
トランジスタ１５のベースを抵抗１９を介して前
記マイクロコンピユータ１の出力端子R₁₄に接続
している。なお、前記第１のトランジスタ１５の
ベース・エミツタ間には抵抗２０が接続されてい
る。２１は固定接点２１ａ，２１ｂ，２１ｃとこ
の各固定接点に選択的に接続される共通接点２１
ｔからなる３接点切換え式の第２の電源切換スイ
ツチで、この切換スイツチ２１の共通接点２１ｔ
を第２のリレーコイル２２を介して＋Ｖ端子に接
続し、固定接点２１ａをNPN形の第２トランジ
スタ２３を介して接地し、かつ固定接点２１ｂを
直接接地している。なお、固定接点２１ｃは非接
続接点になつている。前記第２のリレーコイル２
２に付勢される常開接点２２ａは第２の電源コン
セント回路（図示せず）に介挿されている。前記
第２のリレーコイル２２には保護用ダイオード２
４並びに抵抗２５と発光ダイオード２６との直列
回路が並列に接続されている。そして前記第２の
トランジスタ２３のベースを抵抗２７を介して前
記マイクロコンピユータ１の出力端子R₁₅に接続
している。なお、前記第２のトランジスタ２３の
ベース・エミツタ間には抵抗２８が接続されてい
る。この両回路においては電源切換スイツチ１
３，２１の共通接点１３ｔ，２１ｔが固定接点１
３ａ，２１ａに接続されているときにはリレーコ
イル１４，２２は出力端子R₁₄，R₁₅の論理“１”
出力によつてトランジスタ１５，２３が付勢され
たとき付勢され、共通接点１３ｔ，２１ｔが固定
接点１３ｂ，２１ｂに接続されているときにはリ
レーコイル１４，２２は常に付勢され、かつ共通
接点１３ｔ，２１ｔが固定接点１３ｃ，２１ｃに
接続されているときにはリレーコイル１４，２２
は消勢状態を保持し続けるようになる。第３図は前記マイクロコンピユータ１の基本的
回路構成を示すブロツク図で、３１は中央処理ユ
ニツト（CPU）、３２はランダム・アクセスメモ
リ（RAM）、３３はリード・オンリ・メモリ
（ROM）、３６は入力ポート、３７，３８は出力
ポート、３９はデータ・バス、４０はアドレス・
バス、４１，４２，４３は制御信号ラインであ
る。前記CPU３１は演算回路、プログラムカウ
ンタ、制御回路、インストランシヨンデコーダ、
コマンドレジスタ、その他処理中信号を記憶する
メモリ等が内蔵され、前記各入力ポート３４，３
５，３６から入力される信号や情報にもとづいて
前記RAM３２、ROM３３、出力ポート３７，３
８をデータ・バス３９、アドレス・バス４０、各
制御信号ライン４１，４２，４３を介して制御す
るようにしている。前記RAM３２は128ワード×
４ビツト構成で各種記憶部が形成されている。前
記ROM３は2Kバイトの容量をもち前記CPU３１
が入力に応じて各部を制御するためのプログラム
が記憶されている。入力ポート３６は入力端子
K₁〜K₈からの信号を入力するようになつてい
る。前記出力ポート３７は出力端子O₀〜O₇へ信
号を出力し、出力ポート３８は出力端子R₀〜R₁₅
へ信号を出力するようになつている。前記RAM３２は３ビツトのＸレジシタと４ビ
ツトのＹレジスタとによつてアドレス付けされ、
各アドレスが１ワード４ビツト構成のメモリから
なつている。以下各ワードをＭ〔Ｘ、Ｙ〕で示し、ワード内
のビツトをＭ〔Ｘ、Ｙ〕＜ｂ＞で示して、RAM３
２のメモリ構成について述べると第４図に示すよ
うにＭ〔０、０〕〜Ｍ〔０、８〕は、前記情報・
信号入力部６から入力される情報を設定するとき
の設定記憶部あるいは後述する時計計数部や各情
報記憶部の内容等を表示するための表示記憶部と
している。Ｍ〔０、９〕は点滅表示か否か、又点
滅表示のときには表示器８のどの部分を点滅する
かの情報を記憶する点滅モード記憶部としてい
る。Ｍ〔０、10〕は前記モード選選部５のモード
選択状態を記憶するモード記憶部としている。Ｍ
〔０、11〕＜３＞＜２＞は計数制御部とし、Ｍ
〔０、11〕＜２＞は後述する第２の計数部をカウン
トアツプするか否かを記憶するメモリを構成し、
Ｍ〔０、11〕＜３＞は入力端子K₈の状態を記憶す
るメモリを構成している。Ｍ〔０、12〕は前記螢
光表示器８のダイナミツク表示、前記モード選択
部５、情報・信号入力部６、周波数切換スイツチ
７の各スイツチ状態の判断をシーケンシヤルに制
御するための10進カウンタ形式よりなるルーチン
制御部としている。Ｍ〔０、13〕は後述する９種
類の表示モードのうちいずれであるかを記憶する
表示モード記憶部としている。Ｍ〔０、14〕は入
力端子K₁，K₂，K₄の状態を記憶する入力情報記
憶部としている。Ｍ〔０、15〕は入力端子K₈に
入力される商用電源周波数パルスを計数する16進
カウンタ形式よりなる第１の計数部としている。
Ｍ〔１、０〕＜３＞＜２＞は報音状態記憶部と
し、Ｍ〔１、０〕＜２＞は報音動作状態を記憶す
るメモリを構成し、Ｍ〔１、０〕＜３＞はスヌー
ズ動作状態を記憶するメモリを構成している。Ｍ
〔１、14〕はスヌーズ動作の時間を計数するスヌ
ーズ計数部としている。Ｍ〔１、15〕、Ｍ〔１、
１〕〜Ｍ〔１、７〕は時刻を計数する時計計数部
としている。Ｍ〔１、８〕〜Ｍ〔１、13〕はスト
ツプウオツチとしての機能を果す第２の計数部と
している。Ｍ〔２、０〕〜Ｍ〔２、６〕、Ｍ
〔３、０〕〜Ｍ〔３、６〕、Ｍ〔４、０〕〜Ｍ
〔４、６〕、Ｍ〔５、０〕〜Ｍ〔５、６〕、Ｍ
〔６、０〕〜Ｍ〔６、６〕、Ｍ〔７、０〕〜Ｍ
〔７、６〕、Ｍ〔２、７〕〜Ｍ〔２、13〕、Ｍ
〔３、７〕〜Ｍ〔３、13〕、Ｍ〔４、７〕〜Ｍ
〔４、13〕、Ｍ〔５、７〕〜Ｍ〔５、13〕、Ｍ
〔６、７〕〜Ｍ〔６、13〕、Ｍ〔７、７〕〜Ｍ
〔７、13〕はそれぞれ第１〜第12の情報記憶部と
している。Ｍ〔２、14〕＜３＞＜２＞はスイツチ
動作状態記憶部とし、Ｍ〔２、14〕＜３＞は第１
のスイツチ動作状態メモリを構成し、このビツト
が論理“１”のときには出力端子R₁₄を論理
“１”とし、論理“０”のときには出力端子R₁₄を
論理“０”としている。Ｍ〔２、14〕＜２＞は第
２のスイツチ動作状態メモリを構成し、このビツ
トが論理“１”のときには出力端子R₁₅を論理
“１”とし、論理“０”のときには出力端子R₁₅を
論理“０”としている。Ｍ〔２、14〕＜１＞＜０
＞、Ｍ〔２、15〕は時計計数部と12個の情報記憶
部との比較によつて時刻の一致する情報記憶部が
あればその情報記憶部の被制御対象動作情報にし
たがつて、スヌーズ動作情報であればＭ〔２、
14〕＜１＞に論理“１”をセツトし、アラーム動
作情報であればＭ〔２、14〕＜０＞に論理“１”
をセツトし、第１の電源コンセント回路オン
（ON1）動作情報であればＭ〔２、15〕＜３＞に論
理“１”をセツトし、第１の電源コンセント回路
オフ（OFF1）動作情報であればＭ〔２、15〕＜
２＞に論理“１”をセツトし、第２の電源コンセ
ント回路オン（ON2）動作情報であればＭ〔２、
15〕＜１＞に論理“１”をセツトし、かつ第２の
電源コンセント回路オフ（OFF2）動作情報であ
ればＭ〔２、15〕＜０＞に論理“１”をセツトす
る比較結果記憶部である。Ｍ〔７、14〕は時計計
数部と12個の情報記憶部の時刻の一致を１分毎に
チエツクするときにその比較をシーケンシヤルに
制御させるための比較制御部で12進カウンタにな
つている。この比較制御部により時計計数部と12
個の情報記憶部との時刻比較がすべて完了したと
き前記比較結果記憶部の内容にもとづいて前記報
音状態記憶部Ｍ〔１、０〕＜３＞＜２＞及び前記
スイツチ動作状態記憶部Ｍ〔２、14〕＜３＞＜２
＞に論理信号が記憶されるようになる。Ｍ〔３、
14〕、Ｍ〔３、15〕はキー動作のオンチヤタリン
グ、オフチヤタリングの防止及び２個以上のキー
の同時操作に対する対策をソフトウエア的に行な
うためのキー入力制御部である。Ｍ〔５、14〕、
Ｍ〔６、14〕は設定記憶部Ｍ〔０、０〕〜Ｍ
〔０、８〕の情報を12個の情報記憶部の１つに設
定記憶部させるときの制御に使用される情報設定
制御部である。Ｍ〔５、15〕、Ｍ〔６、15〕は12
個の情報記憶部のうちの１つの情報を表示器８で
表示させるために表示記憶部に設定記憶させると
きの制御に使用される情報表示制御部である。こ
れら各記憶部に対する論理信号の書込み、読出し
制御は前記ROM３３に設定されたプログラムに
もとづき前記CPU３１により行なわれるように
なつている。前記Ｍ〔０、０〕〜Ｍ〔０、８〕が時計計数部
Ｍ〔１、15〕、Ｍ〔１、１〕〜Ｍ〔１、７〕の表
示記憶部として機能するときには第５図に示すよ
うにＭ〔０、０〕、Ｍ〔０、１〕が曜日表示メモ
リを構成し、Ｍ〔０、０〕＜３＞が日曜表示メモ
リ、Ｍ〔０、０〕＜２＞が土曜表示メモリ、Ｍ
〔０、０〕＜１＞が金曜表示メモリ、Ｍ〔０、０〕
＜０＞が水曜表示メモリ、Ｍ〔０、１〕＜３＞が
毎週表示メモリ、Ｍ〔０、１〕＜２＞が木曜表示
メモリ、Ｍ〔０、１〕＜１＞が火曜表示メモリ、
Ｍ〔０、１〕＜０＞が月曜表示メモリとなる。こ
の曜日表示メモリには時計計数部のＭ〔１、７〕
の曜日情報によつて該当する表示メモリに論理
“１”がセツトされるようになる。又Ｍ〔０、
２〕〜Ｍ〔０、８〕が時刻表示メモリを構成し、
Ｍ〔０、２〕が１秒台表示メモリ、Ｍ〔０、３〕
が10秒台表示メモリ、Ｍ〔０、４〕が１分台表示
メモリ、Ｍ〔０、５〕が10分台表示メモリ、Ｍ
〔０、６〕が１時台表示メモリ、Ｍ〔０、７〕＜１
＞＜０＞が10時台表示メモリ、Ｍ〔０、７〕＜３
＞が午前表示メモリ、Ｍ〔０、７〕＜２＞が午後
表示メモリ、かつＭ〔０、８〕＜３＞がコロン表
示メモリとなる。そしてＭ〔０、２〕〜Ｍ〔０、
６〕には時計計数部の１秒台、10秒台、１分台、
10分台、１時台の各情報が記憶される。Ｍ〔０、
７〕＜１＞＜０は時計計数部に10時台の情報があ
るときには論理“１”にセツトされ、10時台の情
報がないときには論理“０”にセツトされる。Ｍ
〔０、７〕＜３＞は時計計数部に午前情報があると
き論理“１”にセツトされ、Ｍ〔０、７〕＜２＞
は時計計数部に午後情報があるとき論理“１”に
セツトされる。Ｍ〔０、８〕＜３＞は論理“１”
にセツトされる。前記Ｍ〔０、０〕〜Ｍ〔０、８〕が各情報記憶
部の表示記憶部として機能するときには第６図に
示すようにＭ〔０、０〕、Ｍ〔０、１〕について
は第５図のものと同様の曜日表示メモリを構成す
る。Ｍ〔０、２〕についてはＭ〔０、２〕＜１＞
がスヌーズ表示メモリ、Ｍ〔０、２〕＜０＞がア
ラーム表示メモリを構成する。Ｍ〔０、３〕につ
いてはＭ〔０、３〕＜３＞がON1表示メモリ、Ｍ
〔０、３〕＜２＞がOFF1表示メモリ、Ｍ〔０、
３〕＜１＞がON2表示メモリ、Ｍ〔０、３〕＜０＞
がOFF2表示メモリを構成する。Ｍ〔０、４〕、
Ｍ〔０、５〕、Ｍ〔０、６〕、Ｍ〔０、７〕、Ｍ
〔０、８〕については第５図と同様の時刻表示メ
モリを構成する。前記時計計数部Ｍ〔１、15〕、Ｍ〔１、１〕〜
Ｍ〔１、７〕は第７図に示すようにＭ〔１、15〕
＜２＞＜１＞＜０＞が1/50又は1/60秒台カウン
タ、Ｍ〔１、１〕が1/10秒台カウンタ、Ｍ〔１、
２〕が１秒台カウンタ、Ｍ〔１、３〕＜２＞＜１
＞＜０＞が10秒台カウンタ、Ｍ〔１、４〕が１分
台カウンタ、Ｍ〔１、５〕＜２＞＜１＞＜０＞が
10分台カウンタ、Ｍ〔１、６〕が時台カウンタに
構成されている。又Ｍ〔１、５〕＜３＞が午前・
午後メモリ、Ｍ〔１、７〕＜２＞＜１＞＜０＞が
曜日メモリに構成されている。前記Ｍ〔１、15〕
＜２＞＜１＞＜０＞は電源周波数が50Hzのときに
は５進カウンタとして機能し、60Hzのときには６
進カウンタとして機能する。前記Ｍ〔１、１〕、
Ｍ〔１、２〕、Ｍ〔１、４〕は10進カウンタとし
て機能し、Ｍ〔１、３〕＜２＞＜１＞＜０＞、Ｍ
〔１、５〕＜２＞＜１＞＜０＞は６進カウンタとし
て機能し、Ｍ〔１、６〕は12進カウンタとして機
能する。Ｍ〔１、５〕＜３＞は午前のときには論
理“１”をセツトし、午後のときには論理“０”
をセツトする。Ｍ〔１、７〕＜２＞＜１＞＜０＞
は論理“１”“０”の２進データによつて月曜の
ときには“１”、火曜のときには“２”、水曜のと
きには“３”、木曜のときには“４”、金曜のとき
には“５”、土曜のときには“６”、日曜のときに
は“７”を記憶する。前記各情報記憶部は第８図に示すようにＭ〔２
〜７、０又は７〕、Ｍ〔２〜７、１又は８〕が曜
日情報メモリを構成している。このメモリ内の各
曜日メモリの配置は第６図のものと同様になつて
いる。Ｍ〔２〜７、２又は９〕についてはＭ〔２
〜７、２又は９〕＜１＞がスヌーズ情報メモリ、
Ｍ〔２〜７、２又は９〕＜０＞がアラーム情報メ
モリを構成している。Ｍ〔２〜７、３又は10〕に
ついてはＭ〔２〜７、３又は10〕＜３＞がON1情
報メモリ、Ｍ〔２〜７、３又は10〕＜２＞が
OFF1情報メモリ、Ｍ〔２〜７、３又は10〕＜１
＞がON2情報メモリ、Ｍ〔２〜７、３又は10〕＜
０＞がOFF2情報メモリを構成してる。Ｍ〔２〜
７、４又は11〕は１分台情報メモリを構成し、Ｍ
〔２〜７、５又は12〕＜２＞＜１＞＜０＞は10分台
情報メモリを構成し、Ｍ〔２〜７、６又は13〕は
時台情報メモリを構成し、かつＭ〔２〜７、５又
は12〕＜３＞は午前・午後情報メモリを構成して
いる。前記第２の計数部Ｍ〔１、18〕〜Ｍ〔１、13〕
は第９図に示すようにＭ〔１、８〕が１秒台カウ
ンタ、Ｍ〔１、９〕が10秒台カウンタ、Ｍ〔１、
10〕が１分台カウンタ、Ｍ〔１、11〕が10分台カ
ウンタ、Ｍ〔１、12〕が１時台カウンタ、Ｍ
〔１、13〕が10時台カウンタに構成されている。
前記Ｍ〔１、８〕、Ｍ〔１、10〕、Ｍ〔１、12〕、
Ｍ〔１、13〕は10進カウンタとして機能し、Ｍ
〔１、９〕、Ｍ〔１、11〕は６進カウンタとして機
能するようになつている。すなわち前記第２の計
数部Ｍ〔１、８〕〜Ｍ〔１、13〕は１秒から99時
間59分59秒までのカウンタになつている。次にマイクロコンピユータ１による螢光表示器
８の制御について述べると表示器８の各セグメン
ト制御用端子ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，Dp
への表示パターン情報はマイクロコンピユータ１
の各出力端子O₀，O₁，O₂，O₃，O₄，O₅，O₆，
O₇から出力され、その表示パターン情報はマイ
クロコンピユータ１内部の４ビツトのアキユーム
レータと１ビツトのステータスラツチの計５ビツ
ト情報からプログラマブルロジツクアレイにより
デコードして形成されるようになつている。この
ビツト情報はステータスラツチが論理“０”のと
きには第１表に示すようになり、ステータスラツ
チが論理“１”のときには第２表に示すようにな
つている。すなわちステータスラツチが論理
“０”のときにおいてアキユームレータの内容が
０（0000）〜９（1001）のときには対応する数値
と小数点を表示させる表示パターン情報を出力
し、10（1010）のときには「Ａ」を表示させる表
示パターン情報を出力し、11（1011）のときには
「Ｕ」を表示させる表示パターン情報を出力し、
12（1100）のときには「Ｃ」を表示させる表示パ
ターン情報を出力し、14（1110）のときには
「Ｌ」を表示させる表示パターン情報を出力し、
15（1111）のときには「Ｆ」を表示させる表示パ
ターン The present invention relates to an electronic timer that can operate as a timer based on a designated day of the week. For example, since FM broadcast programs, television broadcast programs, etc. are organized in units of one week, timers have recently been developed that can perform timer operations in accordance with these programs. Conventionally, with such a timer, only one type of operating day of the week information could be set for the same information storage unit. For this reason, for example, when operating the same controlled object at the same time on Monday, Wednesday, and Friday, three information storage units must be used, resulting in the problem that the information storage units cannot be used effectively. For this reason, one information storage section is provided with seven day-of-the-week memories corresponding to each day of the week from Monday to Sunday, and seven day-of-the-week designation keys are provided in the input section for each day of the week from Monday to Sunday. ,
By operating this day-of-the-week designation key, information on multiple operating days of the week can be stored in the same information storage unit, and when operating the same controlled object at the same time on multiple days of the week, it can be performed using one information storage unit. It is possible to do so. However, in this case, there is a problem that the number of keys provided on the input section becomes extremely large, resulting in an increase in the size of the device. The present invention has been made in view of the above points, and an object of the present invention is to provide an electronic timer that can effectively use an information storage section that stores timer information and can also be miniaturized. shall be. Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the basic circuit configuration of the entire device, where 1 is a 4-bit 1-chip microcomputer. This computer 1 is an input terminal
An oscillator 2 is connected to OSC1 and OSC2 to obtain a basic operating clock. This computer 1 also has an initialization circuit 3 connected to the input terminal INIT.
is connected, and when the power is turned on to the entire device, the initialization circuit 3 starts execution from a specific command part. The microcomputer 1 is provided with 4-bit parallel input terminals K ₁ , K ₂ , K ₄ , K ₈ as input terminals, and 8-bit parallel output terminals O ₀ , O ₁ , O ₂ , as output terminals.
O ₃ , O ₄ , O ₅ , O ₆ , O ₇ and 16 independent bits
Bit output terminals R ₀ , R ₁ , R ₂ , R ₃ , R ₄ , R ₅ ,
R ₆ , R ₇ , R ₈ , R ₉ , R ₁₀ , R ₁₁ , R ₁₂ , R ₁₃ , R ₁₄ ,
_R15 is provided. A waveform shaping section 4 is connected to the input terminal _K8 , and a time reference signal obtained by shaping the commercial power frequency into a rectangular shape is input thereto. Lines l ₁ , l ₂ , l ₃ connected to the input terminals K ₁ , K ₂ , K ₄ and the output terminals R ₂ , R ₃ ,
Lines _l4 , _l5 , _l6 , _l7 , _l8 , l9, _l10 _{, l11} , connected to _R4 , _R5 , _R6 _, _R7 , _R8 , _R9 , _R10 , l ₁₂ constitutes a matrix circuit, and at the intersection of the circuit there are "0/EW", "1/MON", "2/TUE", "3/
WED” “4/THU” “5/FRI” “6/SAT”
"7/SUN""8/M~F""9/M~S""AM/
11” “PM/12” “ON1” “OFF1” “ON2”
"OFF2""ALARM""SNOOZE""CLEAR"
"INPUT""STOP""WEEK""CALL""SET"
Key switches corresponding to the 26 keys "TIME ADJ." and "CLOCK" are arranged as shown in the diagram. Among these 26 keys, "CALL" and "SET"
The four "TIME ADJ." and "CLOCK" form each mode changeover switch of the mode selection section 5, and the remaining 22
These form an information/signal input section 6 for timer information, time information, clear signals, transfer signals, etc. Between the output terminal R ₁₁ and the input terminal K ₁ is an open/close type 5
A 0/60Hz frequency selection switch 7 is connected. It is connected to the output terminals R ₂ to R ₈ or to the grid of the fluorescent display 8. The output terminals _O0 to _O7 and the output terminals _R0 , _R1 , _R12 are connected to each segment of the fluorescent display 8. That is, the fluorescent indicator 8
has a 7-digit configuration as shown in Figure 2, and the first digit display section 8-1 has a 7-segment numerical display element 8-1.
a, 1-segment sound signal mark display element 8-1
b, a 1-segment Sunday display element 8-1c is provided, a 7-segment numerical display table 8-2a is provided in the second digit display section 8-2, a 1-segment weekly operation mark display element 8-2b, 1 A segment Saturday display element 8-2c is provided. Further, the third digit display section 8-3 includes a 7-segment numerical display element 8-3a and a 1-segment Friday display element 8-3.
b. A 1-segment decimal point display element 8-3c is provided, a 7-segment numerical display element 8-4a and a 1-segment Thursday display element 8-4b are provided in the fourth digit display section 8-4, and The 5th digit display section 8-5 has a 2-segment colon display element 8-5.
5a and a one-segment Wednesday display element 8-5b are provided. Further, the sixth digit display section 8-6 is provided with a 7-segment numerical display element 8-6a, a 1-segment Tuesday display element 8-6b, and a 7-segment numerical display element 8-6a and a 1-segment Tuesday display element 8-6b.
The digit display section 8-7 has a 7-segment numerical display element 8-7a and a 1-segment Monday display element 8.
-7b is provided. The grids of the respective digit display sections 8-1 to 8-7 are connected to digit terminals _G1 to _G7 , respectively. In each segment of the digit display sections 8-1 to 8-7, the a segment of the numerical display element is connected to the terminal a, the b segment is connected to the terminal b, the c segment is connected to the terminal c, and the d segment is connected to the terminal a. is connected to terminal d, and e
The segment is connected to terminal e, the f segment is connected to terminal f, and the g segment is connected to terminal g. Two segments of the colon display element 8-5a are connected to the terminal f, and a segment of the decimal point display element 8-3c is connected to the terminal Dp. Furthermore, each day of the week display elements 8-1c, 8-2c,
8-3b, 8-4b, 8-5b, 8-6b, 8-
7b is connected to the terminal W, and the alarm display element 8-1b
segment is connected to terminal AL, and the segment of weekly operation mark display element 8-2b is connected to terminal AL.
Connected to EW. Then, _the digit terminals G1 to G7 are connected to the output terminals _R2 to _R8 of the microcomputer 1, respectively, and the terminals a to g and Dp are connected to the output terminals _O0 _{to O7,} _respectively . There is. Also, the terminal for output terminal R ₀
AL is connected, terminal EW is connected to output terminal _R1 , and terminal W is connected to output terminal _R12 . With such a circuit configuration, the fluorescent display 8
is dynamically displayed by the microcomputer 1. In addition, a diode 9 for preventing a signal from being passed around from the key matrix to the fluorescent display 8 is inserted in the lines _l4 to _l10 connected to the output terminals _R2 to _R8 in the polarity shown. .
Further, the input terminal of the alarm frequency oscillation section ₁₀ is connected to the output terminal R13 of the microcomputer 1. This alarm frequency oscillator 10 performs an oscillating operation when the output of the output terminal _R13 is logic "1".
The oscillation output is supplied to a sound alarm device 12 via a sound changeover switch 11. The changeover switch 11 is a three-contact switch, and when the common contact 11t is connected to the fixed contact 11a, the oscillation output is input to the sound alarm device 12 via the resistor 29, and the common contact 11t is connected to the fixed contact 11b. When this occurs, the oscillation output is directly input to the sound alarm device 12, and when the common contact 11t is connected to the fixed contact 11c, the input of the oscillation output to the sound alarm device 12 is prohibited. That is, the fixed contact 11a is a low volume output contact, the fixed contact 11b is a high volume output contact, and the fixed contact 11c is a sound stop contact. Further, reference numeral 13 denotes fixed contacts 13a, 13b, 13c and a common contact 13 selectively connected to each fixed contact.
The common contact 13t of this switch 13 is connected to the +V terminal via the first relay coil 14, and the fixed contact 13a is connected to the first NPN type power supply changeover switch. It is grounded via the transistor 15, and the fixed contact 13b is directly grounded. Note that the fixed contact 13c is a non-connecting contact. Said first relay coil 1
A normally open contact 14a, which is energized at 4, is inserted into a first power outlet circuit (not shown). A protective diode 1 is provided in the first relay coil 14.
6 and a series circuit of a resistor 17 and a light emitting diode 18 are connected in parallel. The base of the first transistor 15 is connected to the output terminal _R14 of the microcomputer 1 via a resistor 19. Note that a resistor 20 is connected between the base and emitter of the first transistor 15. Reference numeral 21 denotes fixed contacts 21a, 21b, 21c and a common contact 21 selectively connected to each fixed contact.
This is a 3-contact type second power selector switch consisting of a common contact 21t of this selector switch 21.
is connected to the +V terminal via the second relay coil 22, the fixed contact 21a is grounded via the second NPN transistor 23, and the fixed contact 21b is directly grounded. Note that the fixed contact 21c is a non-connecting contact. Said second relay coil 2
A normally open contact 22a, which is energized to 2, is inserted into a second power outlet circuit (not shown). A protective diode 2 is connected to the second relay coil 22.
4 and a series circuit of a resistor 25 and a light emitting diode 26 are connected in parallel. The base of the second transistor 23 is connected to the output terminal _R15 of the microcomputer 1 via a resistor 27. Note that a resistor 28 is connected between the base and emitter of the second transistor 23. In both circuits, the power selector switch 1
Common contacts 13t and 21t of 3 and 21 are fixed contacts 1
3a, 21a, the relay coils 14, 22 output terminals R ₁₄ , R ₁₅ at logic “1”.
When the transistors 15, 23 are energized by the output, they are energized, and when the common contacts 13t, 21t are connected to the fixed contacts 13b, 21b, the relay coils 14, 22 are always energized, and the common contact 13t is energized. , 21t are connected to the fixed contacts 13c, 21c, the relay coils 14, 22
will continue to remain inactive. FIG. 3 is a block diagram showing the basic circuit configuration of the microcomputer 1, in which 31 is a central processing unit (CPU), 32 is a random access memory (RAM), 33 is a read-only memory (ROM), and 36 is a block diagram showing the basic circuit configuration of the microcomputer 1. is an input port, 37 and 38 are output ports, 39 is a data bus, and 40 is an address bus.
Buses 41, 42, and 43 are control signal lines. The CPU 31 includes an arithmetic circuit, a program counter, a control circuit, an instruction decoder,
A command register, a memory for storing other processing signals, etc. are built-in, and each of the input ports 34, 3
Based on the signals and information input from 5 and 36, the RAM 32, ROM 33, and output ports 37 and 3
8 is controlled via a data bus 39, an address bus 40, and control signal lines 41, 42, and 43. The RAM 32 has 128 words x
Various storage sections are formed with a 4-bit configuration. The ROM3 has a capacity of 2K bytes and the CPU31
A program for controlling each part according to input is stored. Input port 36 is an input terminal
It is designed to input signals from _K1 to _K8 . The output port 37 outputs signals to output terminals _O0 to _O7 , and the output port 38 outputs signals to output terminals _R0 to _R15.
It is designed to output a signal to. The RAM 32 is addressed by a 3-bit X register and a 4-bit Y register;
Each address consists of a memory with 1 word and 4 bits. Below, each word is indicated by M[X, Y], the bit within the word is indicated by M[X, Y]<b>, and the RAM3
Regarding the memory configuration of No. 2, as shown in FIG. 4, M[0,0] to M[0,8] are the information
It serves as a setting storage section for setting information input from the signal input section 6, or a display storage section for displaying the contents of a clock counting section and each information storage section, which will be described later. M[0, 9] is a blinking mode storage unit that stores information on whether or not the display is blinking, and in the case of blinking display, which part of the display 8 should be blinked. M[0, 10] is a mode storage section that stores the mode selection state of the mode selection section 5. M
[0, 11] <3><2> is the counting control section, M
[0, 11] <2> constitutes a memory that stores whether or not to count up a second counting section, which will be described later.
M[0,11]<3> constitutes a memory that stores the state of the input terminal _K8 . M[0, 12] is a decimal counter for sequentially controlling the dynamic display of the fluorescent display 8, the judgment of each switch state of the mode selection section 5, the information/signal input section 6, and the frequency changeover switch 7. It is a routine control section consisting of a format. M[0, 13] is a display mode storage unit that stores which of nine display modes to be described later. M[0, 14] is an input information storage unit that stores the states of input terminals K ₁ , K ₂ , and K ₄ . M[0, 15] is a first counting section in the form of a hexadecimal counter that counts the commercial power frequency pulses input to the input terminal _K8 .
M[1,0]<3><2> constitutes a sound alarm state storage section, M[1,0]<2> constitutes a memory for storing the sound alarm operation state, and M[1,0]<3 > constitutes a memory that stores the snooze operation state. M
[1, 14] is a snooze counter that counts the time of the snooze operation. M [1, 15], M [1,
1] to M[1, 7] are clock counting units that count the time. M[1, 8] to M[1, 13] are second counters that function as a stopwatch. M [2, 0] ~ M [2, 6], M
[3,0]~M[3,6],M[4,0]~M
[4, 6], M [5, 0] ~ M [5, 6], M
[6,0]~M[6,6],M[7,0]~M
[7, 6], M [2, 7] ~ M [2, 13], M
[3,7]~M[3,13],M[4,7]~M
[4, 13], M [5, 7] ~ M [5, 13], M
[6, 7] ~ M [6, 13], M [7, 7] ~ M
[7, 13] are the first to twelfth information storage units, respectively. M[2, 14]<3><2> is the switch operation state storage unit, and M[2, 14]<3> is the first
When this bit is logic "1", output terminal _R14 is set to logic "1", and when this bit is logic "0", output terminal _R14 is set to logic "0". M[2,14]<2> constitutes a second switch operation state memory, and when this bit is logic "1", output terminal _R15 is set to logic "1", and when it is logic "0", output terminal R15 is set to logic "1". ₁₅ is set as logic "0". M [2, 14] <1><0
>, M [2, 15] is determined by comparing the clock counter and the 12 information storage units, and if there is an information storage unit whose time matches, then according to the controlled object operation information of that information storage unit, If it is snooze operation information, M[2,
14] Set logic “1” to <1>, and set logic “1” to M[2, 14] <0> if it is alarm operation information.
If it is the first power outlet circuit ON (ON1) operation information, set M[2,15]<3> to logic "1", and if it is the first power outlet circuit OFF (OFF1) operation information. If so, M [2, 15] <
2> is set to logic “1”, and if the second power outlet circuit ON (ON2) operation information is set, M[2,
15] Comparison result storage that sets logic “1” to <1> and sets logic “1” to M[2, 15] <0> if it is the second power outlet circuit off (OFF2) operation information. Department. M[7, 14] is a comparison control unit that is a hexadecimal counter and is used to sequentially control the comparison when checking the coincidence of times between the clock counting unit and the 12 information storage units every minute. . This comparison control section allows the clock counting section and 12
When all the time comparisons with the information storage units are completed, based on the contents of the comparison result storage unit, the alarm status storage unit M[1,0]<3><2> and the switch operation status storage unit M [2, 14] <3><2
Logic signals are stored in >. M [3,
14], M[3, 15] are key input control units for preventing on-chattering and off-chattering of key operations and taking measures against simultaneous operation of two or more keys using software. M [5, 14],
M [6, 14] is the setting storage section M [0, 0] to M
This is an information setting control unit used to control when information [0, 8] is stored in one of the 12 information storage units. M [5, 15], M [6, 15] is 12
This information display control section is used to control when setting and storing information in the display storage section in order to display one of the information storage sections on the display 8. Writing and reading control of logic signals to and from each of these storage sections is performed by the CPU 31 based on a program set in the ROM 33. When the above-mentioned M[0,0] to M[0,8] function as the display storage section of the clock counting section M[1,15], M[1,1] to M[1,7], as shown in FIG. As shown, M[0,0] and M[0,1] constitute the day of the week display memory, M[0,0]<3> is the Sunday display memory, and M[0,0]<2> is the Saturday display memory. memory, M
[0, 0] <1> is Friday display memory, M [0, 0]
<0> is Wednesday display memory, M[0,1]<3> is weekly display memory, M[0,1]<2> is Thursday display memory, M[0,1]<1> is Tuesday display memory,
M[0,1]<0> becomes the Monday display memory. This day of the week display memory contains M[1, 7] of the clock counter.
According to the day of the week information, logic "1" is set in the corresponding display memory. Also M [0,
2] to M[0, 8] constitute a time display memory,
M [0, 2] is 1 second display memory, M [0, 3]
is 10 seconds display memory, M [0, 4] is 1 minute display memory, M [0, 5] is 10 minute display memory, M
[0, 6] is 1 o'clock display memory, M [0, 7] < 1
><0> is the 10 o'clock display memory, M[0,7]<3
> is the morning display memory, M[0,7]<2> is the afternoon display memory, and M[0,8]<3> is the colon display memory. And M[0, 2] ~ M[0,
6] is the clock counter's 1 second range, 10 second range, 1 minute range,
Information for the 10 minute range and 1 o'clock range is stored. M[0,
7] <1><0 is set to logic "1" when there is information about 10 o'clock in the clock counter, and set to logic "0" when there is no information about 10 o'clock. M
[0,7]<3> is set to logic "1" when the clock counter has AM information, and M[0,7]<2>
is set to logic "1" when there is afternoon information in the clock counter. M[0,8]<3> is logic “1”
is set to When the above-mentioned M[0,0] to M[0,8] function as the display storage section of each information storage section, as shown in FIG. A day of the week display memory similar to that shown in FIG. 5 is constructed. For M[0,2], M[0,2]<1>
constitutes a snooze display memory, and M[0,2]<0> constitutes an alarm display memory. For M[0,3], M[0,3]<3> is ON1 display memory, M
[0, 3] <2> is OFF1 display memory, M[0,
3] <1> is ON2 display memory, M [0, 3] <0>
constitutes the OFF2 display memory. M [0, 4],
M [0, 5], M [0, 6], M [0, 7], M
Regarding [0, 8], a time display memory similar to that shown in FIG. 5 is constructed. The clock counting section M[1, 15], M[1, 1]~
M[1, 7] is M[1, 15] as shown in Figure 7.
<2><1><0> is a 1/50 or 1/60 second counter, M[1, 1] is a 1/10 second counter, M[1,
2] is a 1 second counter, M[1, 3] <2><1
><0> is a 10-second counter, M[1, 4] is a 1-minute counter, M[1, 5]<2><1><0>
A 10-minute counter and M[1, 6] are configured as an hour counter. Also, M [1, 5] <3> is in the morning.
Afternoon memory M[1,7]<2><1><0> is configured as day of the week memory. Said M [1, 15]
<2><1><0> functions as a quinary counter when the power frequency is 50Hz, and functions as a quinary counter when the power frequency is 60Hz.
Functions as a forward counter. Said M [1, 1],
M[1,2], M[1,4] function as decimal counters, M[1,3]<2><1><0>, M
[1,5]<2><1><0> functions as a hexadecimal counter, and M[1,6] functions as a hexadecimal counter. M[1,5]<3> is set to logic “1” in the morning and set to logic “0” in the afternoon.
Set. M[1,7]<2><1><0>
is based on the binary data of logical "1" and "0"; Monday is "1", Tuesday is "2", Wednesday is "3", Thursday is "4", Friday is "5", and so on. When it is Saturday, "6" is memorized, and when it is Sunday, "7" is memorized. As shown in FIG.
~7, 0 or 7] and M [2 to 7, 1 or 8] constitute the day of the week information memory. The arrangement of the day-of-week memories in this memory is similar to that in FIG. For M[2-7, 2 or 9], M[2
~7, 2 or 9] <1> is snooze information memory,
M[2-7, 2 or 9]<0> constitutes an alarm information memory. For M[2-7, 3 or 10], M[2-7, 3 or 10]<3> is ON1 information memory, M[2-7, 3 or 10]<2> is
OFF1 information memory, M [2-7, 3 or 10] <1
> is ON2 information memory, M [2 to 7, 3 or 10] <
0> constitutes the OFF2 information memory. M [2~
7, 4 or 11] constitutes a 1-minute information memory, and M
[2-7, 5 or 12] <2><1><0> constitutes a 10-minute information memory, M [2-7, 6 or 13] constitutes a time information memory, and M [ 2 to 7, 5 or 12]<3> constitute the morning/afternoon information memory. Said second counting section M[1, 18] to M[1, 13]
As shown in Fig. 9, M[1, 8] is a 1-second counter, M[1, 9] is a 10-second counter, and M[1,
10] is a 1-minute counter, M[1, 11] is a 10-minute counter, M[1, 12] is a 1-hour counter, M
[1, 13] is configured as a 10 o'clock counter.
Said M [1, 8], M [1, 10], M [1, 12],
M [1, 13] functions as a decimal counter,
[1, 9] and M[1, 11] function as hexadecimal counters. That is, the second counting sections M[1, 8] to M[1, 13] function as counters from 1 second to 99 hours, 59 minutes, and 59 seconds. Next, the control of the fluorescent display 8 by the microcomputer 1 will be described. Each segment control terminal a, b, c, d, e, f, g, Dp of the display 8 will be described.
The display pattern information is displayed on microcomputer 1.
Each output terminal O ₀ , O ₁ , O ₂ , O ₃ , O ₄ , O ₅ , O ₆ ,
The display pattern information is generated by decoding a total of 5 bits of information from a 4-bit accumulator and 1 _- bit status latch inside the microcomputer 1 using a programmable logic array. . This bit information is as shown in Table 1 when the status latch is at logic "0", and as shown in Table 2 when the status latch is at logic "1". In other words, when the status latch is logic "0" and the contents of the accumulator are between 0 (0000) and 9 (1001), display pattern information that displays the corresponding numerical value and decimal point is output, and when it is 10 (1010), " Output display pattern information to display "A", output display pattern information to display "U" when 11 (1011),
When it is 12 (1100), it outputs display pattern information that displays "C", when it is 14 (1110), it outputs display pattern information that displays "L",
Display pattern that displays "F" when 15 (1111)

【表】【table】

【表】情報を出力するようになつている。なおアキユー
ムレータの内容が13（1101）のときには無表示と
している。又ステータスラツチが論理“１”のと
きにおいてはアキユーレータ＜０＞ビツト目が論
理“１”のときｃセグメントを表示させ、＜１＞
ビツト目が論理“１”のときｂセグメントを表示
させ、＜２＞ビツト目が論理“１”のときｅセグ
メントを表示させ、＜３＞ビツト目が論理“１”
のときｆセグメントを表示させるようアキユーム
レータの＜０＞＜１＞＜２＞＜３＞の各ビツトと
表示器８のｃ，ｂ，ｅ，ｆの各セグメントが１対
１に対応するよう構成された表示パターン情報が
出力されるようになつている。次にRAM３２の表示記憶部Ｍ〔０、０〕〜Ｍ
〔０、８〕に時計計数部の情報が設定された第５
図のときの蛍光表示器８に対する制御について述
べるとＭ〔０、２〕の情報はG₁デイジツト、Ｍ
〔０、３〕の情報はG₂デイジツト、Ｍ〔０、４〕
の情報はG₃デイジツト、Ｍ〔０、５〕の情報は
G₄デイジツト、Ｍ〔０、６〕の情報はG₆デイジ
ツト、Ｍ〔０、７〕の情報はG₇デイジツトに順
次表示させる制御を行なう。このとき曜日表示メ
モリＭ〔０、０〕〜Ｍ〔０、１〕のうち例えば月
曜表示メモリＭ〔０、１〕＜０＞に論理“１”が
セツトされていればG₇デイジツトを表示させる
際に出力端子R₁₂に論理“１”が出力されるよう
になる。又G₇デイジツトとG₅デイジツトを表示
させるときにはステータスラツチを論理“１”に
して第２表に示す形式で表示制御を行ない、
G₁，G₂，G₃，G₄，G₆の各デイジツトを表示させ
るときにはステータスラツチを論理“０”にして
第１表に示す形式で表示制御を行なうようになつ
ている。そして午前情報はG₇デイジツトのｆセ
グメントによつて行なわれ、午後情報の表示は
G₇デイジツトのｅセグメントによつて行なわれ
るようになつている。したがつて表示記憶部に例
えば月曜日の午後12時25分34秒の時刻情報が設定
されていれば蛍光表示器８の表示は、となり、又水曜日の午後３時56分17秒の時刻情報
が設定されていれば蛍光表示器８の表示は、となる。次にRAM３２の表示記憶部Ｍ〔０、０〕〜Ｍ
〔０、８〕に情報記憶部の情報が設定された第６
図のときの蛍光表示器８に対する制御について述
べるとＭ〔０、０〕、Ｍ〔０、１〕、Ｍ〔０、
４〕、Ｍ〔０、５〕、Ｍ〔０、６〕、Ｍ〔０、７〕
の情報については時刻情報表示時と全く同様であ
る。そしてＭ〔０、２〕＜１＞のスヌーズ表示情
報の表示はG₁デイジツトのｂセグメントによつ
て行なわれ、Ｍ〔０、２〕＜０＞のアラーム表示
情報の表示はG₁デイジツトのｃセグメントによ
つて行なわれるようになつている。又Ｍ〔０、
３〕＜３＞のON1表示情報の表示はG₂デイジツト
のｆセグメントによつて行われ、Ｍ〔０、３〕＜
２＞のOFF1表示情報の表示はG₂デイジツトのｅ
セグメントによつて行なわれ、Ｍ〔０、３〕＜１
＞のON2表示情報の表示はG₂デイジツトのｂセ
グメントによつて行なわれ、かつＭ〔０、３〕＜
０＞のOFF2表示情報の表示はG₂デイジツトのｃ
セグメントによつて行なわれるようになつてい
る。又この情報記憶部の情報はタイマ情報である
からそのタイマ動作を毎週くり返すような設定が
可能であり、そのような情報設定はＭ〔２〜７、
１又は８〕＜３＞に論理“１”をセツトすること
によつて行なわれる。したがつてこのこきには表
示記憶部のＭ〔０、１〕＜３＞に論理“１”がセ
ツトされる。このようなときにG₂デイジツトを
表示させる際に出力端子R₁に論理“１”が出力
されるようになる。したがつて表示記憶部に例え
ば金曜日の午後８時に第１の電源コンセント回路
をオンさせるタイマ情報が設定されていれば蛍光
表示器８の表示は、となり、又毎週、月、火、水、木、金曜日の午前
７時に第２の電源コンセント回路をオンし、かつ
スヌーズ動作を行なわせるタイマ情報が設定され
ていれば蛍光表示器８表示は、となる。このように構成された本発明実施例装置におい
ては前記モード選択部５の４個のモード切換スイ
ツチと前記情報・信号入力部６の22個のキーとに
よつて各種制御が行なわれる。 (1) 時計設定モードこのモードはモード選択部５の「TIME
ADJ.」キーの操作によつて設定されるモード
で、時計計数部に時刻情報をセツトするモード
である。このモードにおいて「WEEK」キー
はＭ〔０、８〕＜３＞の内容を反転させるのに
使用され、論理“１”になつたときはG₅をデ
イジツトのコロンセグメントを点灯させ、論理
“０”になつたときは消灯させる。「１／
MON」、「２／TUE」、「３／WED」、「４／
THU」、「５／FRI」、「６／SAT」、「７／
SUN」の各キーはＭ〔０、８〕＜３＞が論理
“１”のときには曜日指定キーとして、月曜日
〜日曜日までの曜日を指定する機能をもち、Ｍ
〔０、８〕＜３＞が論理“０”のときには置数キ
ーとして１〜７までの数値を指定する機能をも
つ。前記各キーが曜日指定キーとして使用され
るときには設定記憶部のＭ〔０、０〕、Ｍ
〔０、１〕の対応する曜日メモリを論理“１”
とし、他を論理“０”とし、かつ蛍光表示器８
の対応する曜日セグメントを点灯させる。これ
と同時にＭ〔０、８〕＜３＞を論理“１”とし
てコロンセグメントを消灯し、次にこの各キー
が操作されるときには置数キーとして使用され
ることを表示する。またすでに曜日が設定して
あつた場合には、前の曜日は消去され、新しい
曜日が前記と同様に設定される。これは時刻情
報の設定には曜日指定は１種しか行なわれない
ということはもとづく制御である。前記各キー
が置数キーとして使用されるときには置数デー
タが設定記憶部のＭ〔０、２〕に設定される。
これによりそれまでＭ〔０、２〕に設定されて
いたデータはＭ〔０、３〕へ転送され、以下Ｍ
〔０、３〕→Ｍ〔０、４〕、Ｍ〔０、４〕→Ｍ
〔０、５〕、Ｍ〔０、５〕→Ｍ〔０、６〕へと転
送されるようになる。Ｍ〔０、６〕においてＭ
〔０、５〕から転送されたデータが０、１、２
のいずれかで、かつその前に設定されていたデ
ータが１のときにはＭ〔０、７〕＜１＞＜０＞
を論理“１”にしそれ以外はＭ〔０、７〕＜１
＞＜０＞を論理“０”にする。これにより新た
にＭ〔０、２〕に設定されたデータは表示器８
の１秒台を表示するG₁デイジツト８−１で表
示され、それ以前に表示されていたデータは１
桁ずつ上位に転送表示される。このときG₇、
G₆デイジツト８−７，８−６によつて13時以
上が表示されるような状態になつたときには
G₇デイジツト８−７、すなわち10時の桁表示
部を消灯する。「０／EW」、「８／Ｍ〜Ｆ」、
「９／Ｍ〜Ｓ」の各キーはＭ〔０、８〕＜３＞の
論理値が“０”、“１”のいずれであつても置数
キーとしての機能をもつ。そしてこの各キーが
操作されたときＭ〔０、８〕＜３＞が論理
“１”であれば論理“０”に反転させる。勿論
この各キーのデータはＭ〔０、２〕に設定され
る。「AM／11」キーは午前指定用キーでＭ
〔０、７〕＜３＞を論理“１”、Ｍ〔０、７〕＜２
＞を論理“０”にしてG₇デイジツト８−７の
ｆセグメントを点灯させる。「PM／12」キーは
午後指定用キーでＭ〔０、７〕＜３＞を論理
“０”、Ｍ〔０、７〕＜２＞を論理“１”にして
G₇デイジツト８−７のｅセグメントを点灯さ
せる。この「AM／11」キー、「PM／12」キー
はともにＭ〔０、８〕＜３＞が論理“１”であ
れば論理“０”に反転しコロンセグメントを消
灯させる。「CLEAR」キーはミス設定時に設
定記憶部を消去するのに使用され、このキーを
操作することによつて設定記憶部のＭ〔０、
０〕、Ｍ〔０、１〕、Ｍ〔０、２〕、Ｍ〔０、
３〕、Ｍ〔０、８〕にそれぞれ“０”を設定
し、Ｍ〔０、４〕に“12”、Ｍ〔０、５〕に
“13”、Ｍ〔０、６〕に“13”、Ｍ〔０、７〕に
“10”を設定する。そしてＭ〔０、２〕〜Ｍ
〔０、３〕、Ｍ〔０、８〕についてはステータス
ラツチを論理“１”にして第２表に示す形式
で、Ｍ〔０、４〕〜Ｍ〔０、７〕についてはス
テータスラツチを論理“０”にして第１表に示
す形式で表示器８に表示させる。したがつてこ
のときの表示は、 AC となる。この表示制御はモード選択部５におい
てモードを他のモードから時計設定モードに切
換えられたときも同様に行なわれアドレスがク
ロツクになつたことを表示する。この時計設定
モードにおいては表示形式をステータスラツチ
“０”、“１”のいずれで行なうか設定しなけれ
ばならない表示モードは上述したように時計表
示モードとアドレス表示モードの２つがあり、
これはＭ〔０、13〕の表示モード記憶部に記憶
部される。そしてＭ〔０、10〕のモード記憶部
のモードとモード選択部５のモードとが異なる
とき、すなわちモード選択部５のモードが他の
モードから時計設定モードに切換わつたときと
「CLEAR」キーが操作されたときに表示モー
ドをアドレス表示モードにし、かつアドレス表
示モードの状態で「０／EW」〜「９／Ｍ〜
Ｓ」の各キーや「AM／11」、「PM／12」キー
が操作されたとき表示モードを時計表示モード
にすることによつて両表示モードにおける両表
示形式の設定を問題なく行なえるようにしてい
る。「STOP」キーはＭ〔１、０〕＜３＞が論理
“１”のときにはＭ〔１、０〕＜２＞を論理
“０”とするとともにＭ〔１、14〕の計算値を
０とし、Ｍ〔１、０〕＜３＞が論理“０”のと
きにはＭ〔１、０〕＜２＞を論理“０”とする
キーで詳しくは後述する。この時計設定モード
においては「ON1」、「OFF1」、「ON2」、
「OFF2」、「ALARM」「SNOOZE」の各キーは
何の意味ももつていない。「INPUT」キーは設
定記憶部に設定された時刻情報を時計計数部へ
転送するための転送キーである。このキーが操
作されたとき設定記憶部の内容が時刻情報とし
て正しいときにはこの時刻情報を時計計数部へ
転送し、Ｍ〔１、14〕、Ｍ〔１、15〕、Ｍ〔１、
０〕、Ｍ〔１、１〕、Ｍ〔０、15〕をクリアして
ゼロとし、Ｍ〔０、11〕＜３＞に論理“０”を
セツトし、かつＭ〔０、13〕の表示モード記憶
部にアドレス表示モードを記憶して設定記憶部
をその表示モードに設定する。しかして表示器
８には「AC」が表示されクロツクアドレスに
正しく設定されたことが表示される。ここでＭ
〔１、14〕、Ｍ〔１、０〕をゼロとした意味は後
述するが、Ｍ〔１、15〕、Ｍ〔１、１〕、Ｍ
〔０、15〕をゼロとしＭ〔０、11〕＜３＞を論理
“０”としたのは１秒未満のカウンタをゼロに
リセツトする意味をもつ。又設定記憶部に設定
された時刻情報が正しい内容になつていないと
きには次の制御を行なう。第１の午前、午後い
ずれの指定もない場合は、これを表示する。例
えばアドレス表示モードで「INPUT」キーを
操作すると表示モード記憶部を時計表示モード
にしてＭ〔０、０〕、Ｍ〔０、１〕、Ｍ〔０、
７〕をゼロにし、Ｍ〔０、８〕＜３＞に論理
“０”をセツトし、Ｍ〔０、２〕、Ｍ〔０、
３〕、Ｍ〔０、４〕、Ｍ〔０、５〕、Ｍ〔０、
６〕を13にした後午前、午後の指定がないこと
を表示する。この表示はG₇デイジツトのｅ、
ｆセグメントを0.5秒点灯、0.5秒消灯をくり返
えすことによつて行なわれる。すなわちＭ
〔０、９〕の点滅モード記憶部に点滅種類にし
たがつた値、この場合は午前、午後点滅モード
にしたがつた値を記憶して行ない、点滅周期は
Ｍ〔１、１〕の1/10秒台カウンタにより、この
カウント値が０〜４のときには消灯させ、５〜
９のときには、点灯させることによつて設定す
る。そしてこのセグメント以外のセグメントは
設定記憶部の内容にしたがつて表示される。
又、この点滅を行なうときはＭ〔０、８〕＜３
＞を論理“０”としてコロンセグメントは表示
しない。そしてその後「AM／11」キー、
「PM／12」キーが押されるとこの点滅動作を停
止し、前述したこの両キーの操作による制御動
作を行なう。第２に曜日指定がない場合、すな
わちＭ〔０、０〕、Ｍ〔０、１〕がすべて論理
“０”のときには曜日セグメント８−７ｂ，８
−６ｂ，８−５ｂ，８−４ｂ，８−３ｂ，８−
２ｃ，８−１ｃをすべて0.5秒間隔を点滅表示
する。この場合Ｍ〔０、９〕の点滅モード記憶
部には曜日点滅モードにしたがつた値を記憶す
るとともにＭ〔０、８〕＜３＞に論理“１”を
セツトして次に「１／MON」、「２／TUE」、
「３／WED」、「４／THU」、「５／FRI」、「６／
SAT」、「７／SUN」の各キーが操作されたと
きにはこの各キーを曜日指定キーとして機能す
るようにしている。又点滅周期については前述
した午前、午後の指定がないときと同様Ｍ
〔１、１〕によつて設定される。このセグメン
ト以外のセグメントは設定記憶部の内容にした
がつて表示される。第３に時刻の数値が正常で
ない場合、すなわち12時間表示方式では時刻情
報を設定するときには１時00分00秒から12時59
分59秒以外の数値はあり得ないから、例えば12
分15秒とか12時72分98秒という数値は誤まつた
情報となる。このようなときにはその数値をそ
のまま点滅表示させる。すなわちＭ〔１、１〕
が０〜４のときにはその数値をそのまま点灯さ
せ、５〜９のときには時刻部分に何も表示させ
ないようにしている。又このときＭ〔０、８〕
＜３＞を論理“０”にセツトして次に「１／
MON」〜「７／SUN」までの各キーが操作さ
れたときにはこの各キーを置数キーとして機能
するようにしている。このセグメント以外のセ
グメントは設定記憶部の内容にしたがつて表示
される。 (2) 情報設定モードこのモードはモード選択部５の「SET」キ
ーの操作によつて設定されるモードで、12個の
情報記憶部のうちのいずれかにタイマ情報をセ
グメントするモードである。このモードにおい
てはモード選択部５でモードが情報設定モード
に切換わつたとき及び「CLEAR」キーが操作
されたときは、12個の情報記憶部の中でタイマ
情報の未設定の記憶部のアドレスを、アドレス
の若い方を優先に探し出し、そのアドレスにし
たがつた値をＭ〔５、14〕、Ｍ〔６、14〕の情
報設定制御部に設定し、Ｍ〔０、０〕〜Ｍ
〔０、８〕の設定記憶部にはＭ〔０、０〕、Ｍ
〔０、１〕、Ｍ〔０、２〕、Ｍ〔０、３〕にゼロ
を設定し、Ｍ〔０、６〕に13、Ｍ〔０、７〕に
10をそれぞれ設定し、Ｍ〔０、８〕＜３＞に論
理“０”をセツトする。又アドレスが０〜９の
ときにはＭ〔０、４〕にアドレス番号、Ｍ
〔０、５〕に13をそれぞれ設定し、かつアドレ
スが10〜12のときにはＭ〔０、４〕、Ｍ〔０、
５〕にアドレス番号を設定する。例えば未設定
アドレスが１番地のときには表示器８には
「A1」と表示され12番地のときには「A12」と
表示される。このときＭ〔０、13〕の表示モー
ド記憶部にはアドレス表示モードが記憶され
る。この情報設定モードにおける表示モードは
上述したアドレス表示モードと情報表示モード
（第６図参照）との２つがあり、アドレス表示
モードから情報表示モードへのモード変更は前
述した時計設定モードのときと同様のキー操作
を行なうことにより行なわれＭ〔０、13〕には
アドレス表示モードに換わつて情報表示モード
が記憶される。このとき設定記憶部にはＭ
〔０、０〕＝０、Ｍ〔０、１〕＝０、Ｍ〔０、
２〕＝０、Ｍ〔０、３〕＝０、Ｍ〔０、４〕＝
13、Ｍ〔０、５〕＝13、Ｍ〔０、６〕＝13、Ｍ
〔０、７〕＝０と設定し、かつＭ〔０、８〕＜３
＞論理“０”をセツトし、新しいキー設定情報
を設定する準備を行なう。又この情報設定モー
ドにおいて未設定情報記憶部を探すときに12個
の情報記憶部すべてがすでに設定されている場
合には特にＭ〔０、４〕＝14、Ｍ〔０、５〕＝
14、Ｍ〔０、６〕＝11、Ｍ〔０、７〕＝15と設定
し、かつＭ〔３、15〕＜３＞に論理“１”をセ
ツトする。これにより表示器８は、 FULL と表示して情報記憶部がすべて設定されている
ことを示す。又キー入力制御部のうちＭ〔３、
15〕＜３＞を論理“１”としたが、このビツト
はキー入力禁止ビツトでこのビツトが論理
“１”のときにはすべてのキー入力動作を禁止
し、誤まつてキー操作が行なわれても表示は
「FULL」を表示し続ける。この情報設定モードにおいて「CLEAR」キ
ーは前述した時計設定モードと同様設定記憶部
を消去するのに使用され、このキーの操作後の
設定記憶部の内容及び表示は前記した通りであ
る。「WEEK」キーは置数キーを動作時刻指定
用キーとして使用させるか動作曜日指定用キー
として使用させるか選択する選択キーで前述し
た時計設定モードと同様の作用を為す。「０／
EW」、「１／MON」、「２／TUE」、「３／
WED」、「４／THU」、「５／FRI」、「６／
SAT」、「７／SUN」、「８／Ｍ〜Ｆ」、「９／Ｍ
〜Ｓ」の10個のキーはＭ〔０、８〕＜３＞に論
理“０”がセツトされコロンセグメントが消灯
されているときには置数キーとしての機能をも
ち、これによつて入力される数値をＭ〔０、
４〕に設定する。そしてそれまでＭ〔０、４〕
〜Ｍ〔０、６〕に設定されていた値を時計設定
モードのときと同様に順次上位カウンタに転送
し、Ｍ〔０、６〕においてＭ〔０、５〕から転
送されたデータが０、１、２のいずれかで、か
つその前に設定されていたデータが１のときに
はＭ〔０、７〕＜１＞＜０＞を論理“１”にし
それ以外は論理“０”にする。これによりＭ
〔０、４〕に新たに設定された数値はG₃デイジ
ツトの１分台表示部に表示され、又それまで表
示されていた数値はそれぞれ１桁上位にシフト
される。そしてG₇、G₆デイジツトによつて13
時以上が表示されるような状態になつたときに
はG₇デイジツトを消灯させる。又この10個の
キーはＭ〔０、８〕＜３＞に論理“１”がセツ
トされコロンセグメントが点灯されているとき
には曜日指定キーとしての機能をもつ。すなわ
ち「１／MON」キー〜「７／SUN」キーは月
曜日〜日曜日までに対応し、このキー操作によ
つてＭ〔０、０〕、Ｍ〔０、１〕の対応するビ
ツトを論理“１”にセツトするとともに表示器
８の対応する曜日表示セグメントを点灯する。
「８／Ｍ〜Ｆ」キーは月曜日〜金曜日までの５
つの曜日に対応し、このキー操作によつてＭ
〔０、０〕の＜１＞、＜０＞及びＭ〔０、１〕の
＜２＞、＜１＞、＜０＞の５つのビツトを論理
“１”にセツトするとともに表示器８の月、
火、水、木、金の各曜日セグメントを点灯す
る。「９／Ｍ〜Ｓ」キーは月曜日〜日曜までの
すべての曜日に対応し、このキー操作によつて
Ｍ〔０、０〕の＜３＞、＜２＞、＜１＞、＜０＞
及びＭ〔０、１〕の＜２＞、＜１＞、＜０＞の７
つのビツトを論理“１”にセツトするとともに
表示器８のすべての曜日表示セグメントを点灯
する。「０／EW」キーは毎週動作指定用キー
で、Ｍ〔０、１〕＜３＞に論理“１”をセツト
するとともに表示器８の毎週動作マークセグメ
ント８−２ｂを点灯する。ここでいう毎週動作
とは設定された曜日のタイマ動作を毎週行なう
ことを意味する。この「０／EW」キーが操作
されずに設定されたタイマ情報は、その情報に
よるタイマ動作が開始されるときにクリアされ
未設定アドレスとして確保する。前述した時計
設定モードにおいてはＭ〔０、８〕＜３＞に論
理“１”をセツトして「１／MON」〜「７／
SUN」の各キーを操作するときには曜日指定
機能をもたせ、この状態で１つのキーが操作さ
れてスイツチ曜日指定が行なわれたときにはＭ
〔０、８〕＜３＞に論理“０”をセツトして次に
この各キーが操作されるときには置数キーとし
ての機能を果すようにしたが、この情報設定モ
ードにおいては１個の情報記憶部に複数の曜日
情報を設定できる形式をとつているため、上記
10個のキーが２種以上続けて操作されることも
ある。したがつてこの情報設定モードにおいて
は上記10個のキーが操作されてもＭ〔０、８〕
＜３＞は論理“１”状態を保持するようにして
いる。ただし、このキー操作によつてＭ〔０、
０〕、Ｍ〔０、１〕の各ビツトがすべて論理
“１”になつたときにはこれ以上曜日指定が行
なわれないので、Ｍ〔０、８〕＜３＞を論理
“０”としてこの10個のキーが次に操作される
ときには置数キーとして機能するようにしてい
る。「AM／11」キー、「PM／12」キー及び
「STOP」キーについては前述した時計設定モ
ードのときと同様の機能をもつている。
「ON1」、「OFF1」、「ON2」、「OFF2」、
「ALARM」、「SNOOZE」の６個のキーは被制
御対象の動作情報設定キーで、これらのキーが
操作されるとＭ〔０、８〕＜３＞を論理“０”
にセツトする。そして「ON1」キーはＭ〔０、
３〕＜３＞を論理“１”、Ｍ〔０、３〕＜２＞を
論理“０”としてG₂デイジツトのｆセグメン
トを点灯、ｅセグメントを消灯し、「OFF1」
キーはＭ〔０、３〕＜３＞を論理“０”、Ｍ
〔０、３〕＜２＞を論理“１”としてG₂デイジ
ツトのｅセグメントを点灯、ｆセグメントを消
灯し、「ON2」キーはＭ〔０、３〕＜１＞を論理
“１”、Ｍ〔０、３〕＜０＞を論理“０”として
G₂デイジツトのｂセグメントを点灯、ｃセグ
メントを消灯し、かつ「OFF2」キーはＭ
〔０、３〕＜１＞を論理“０”、Ｍ〔０、３〕＜０
＞を論理“１”としてG₂デイジツトのｃセグ
メントを点灯、ｂセグメントを消灯する。又
「ALARM」キーはＭ〔０、２〕＜１＞を論理
“０”、Ｍ〔０、２〕＜０＞を論理“１”として
G₁デイジツトのｃセグメントを点灯、ｂセグ
メントを消灯し、「SNOOZE」キーはＭ〔０、
２〕＜１＞を論理“１”、Ｍ〔０、２〕＜０＞を
論理“０”としてG₁デイジツトのｂセグメン
トを点灯、ｃセグメントを消灯する。
「INPUT」キーは前述した時計設定モード以上
に複雑な機能をもち。先ず正常なタイマ情報が
設定記憶部に設定されているときには、そのタ
イマ情報を情報設定制御部Ｍ〔５、14〕、Ｍ
〔６、14〕に記憶されているアドレスの情報記
憶部に転送するとともにモード選択部５によつ
てモードが情報設定モードに切換わつたときと
同様にして次に設定すべきアドレスを探してそ
のアドレスを情報設定制御部に記憶するととも
に設定記憶部にこのアドレスを設定し、アドレ
ス表示モードでこのアドレスを表示器８で表示
させる。これにより使用者は情報が情報記憶部
に確実に設定されたことを知るとともに次の設
定アドレスを知る。次に牛前、午後及び曜日の
指定が全くない場合は時間指定と判断する。こ
のときは指定され表示された時間を時計計数部
の時刻情報に加えた時刻を設定記憶部に設定し
て表示器８で表示する。この処理において１分
台、10分台の桁は４ビツトの並列加算により演
算処理するが時台においては特殊な演算処理を
行なう。これは演算結果が午前、午後の指定ビ
ツト及び曜日の指定ビツトに影響を与える場合
があるためである。ここで時計計数部の時刻情
報に対して加算できる時間は０分〜12時99分
（13時39分）までとしている。このようにする
と13時39分を加算したときに10分台から桁上げ
があると時桁への加算数値は14ということにな
る。すなわち時桁への加算数値は最大で14とな
る。したがつて時台について４ビツトの並列加
算を行なつたとき得られる結果は１から26まで
の値となる。この加算結果が１〜11までの範囲
のときは牛前、午後、曜日の切換わりというも
のがあり得ないので問題はないが、12以上にな
つたときには種々の判断を必要とする。例えば
12になつたときには時計計数部の時刻が12時以
上か12時未満かによつて午前、午後ビツトの変
更を行なう必要があるか無いかを判断しなけれ
ばならないし、午後から午前に変更するときに
は曜日の変更も行なう必要がある。又13になつ
たときには１時に時刻変更するとともに午前、
午後、曜日の変更を時計計数部の時刻が12時以
上か12時未満かによつて判断しなければならな
い。これは14、15においても同様に行なわれ14
のときには２時、15のときには３時に時刻変更
する必要がある。さらに16以上になると４ビツ
トの並列加算では０〜最大15までしか処理でき
ないから、並列加算の桁上げをも判断しなけれ
ばならない。これと同様の判断が23まで行なわ
れる。24になると時計計数部の時刻が12時のと
きには午前、午後を変更し、曜日変更を判断
し、10時と11時のときには午前、午後は変更せ
ず、曜日を変更する必要がある。25、26ではさ
らに１時、２時の時刻変更をもする必要があ
る。以上時台の並列加算時の処理についてグラ
フで示せば第１０図に示すようになる。すなわ
ちこのグラフにおいて(イ)ラインは午後を午前に
変更するとともに曜日を変更するラインを示
し、(ロ)ラインは13時を１時に変更するとともに
午前、午後並びに曜日の変更を判断しなければ
ならないラインを示し、(ハ)ラインは午前を午後
に変更するとともに曜日変更を判断しなければ
ならないラインを示し、(ニ)ラインは13時を１時
とするとともに午前、午後並びに曜日の変更を
判断しなければならないラインを示している。
このように時台を４ビツトの並列加算で行なう
場合は判断内容が場合によつて異なるため前述
したROM３３に書込む命令数が非常に多くな
る問題がある。この問題については次の方式を
取ることによつて解決している。すなわち時計
計数部の時桁の数値に設定された時間数値を加
算するとき時間数値を１ずつ減算しながら時計
計数部の時桁数値に１ずつ加算し、その結果時
桁数値が12になつたときは午前、午後の変更と
この変更が午後から午前のときには曜日の変更
をも行ない、13になつたときは１と変更するこ
とだけのプログラム処理で時間数値がゼロにな
るまで時桁数値を加算し続ける。次に設定記憶部に正常でないタイマ情報が設
定されている場合についての制御を述べると、
第１の曜日指定があつて午前、午後の指定がな
い場合が考えられるが、この場合は前述した時
計設定モードと同様に午前、午後点滅モードで
表示器８のG₇デイジツトのｅ、ｆセグメント
を点滅表示させる。第２に午前、午後の指定が
あつて曜日指定がない場合が考えられるが、こ
の場合も前述した時計設定モードと同様に曜日
点滅モードで表示器８の曜日セグメントすべて
を点滅表示させ、かつＭ〔０、８〕＜３＞に論
理“１”をセツトする。第３に設定時刻が１時
00分から12時59分までの値になつていない場合
が考えられるが、この場合も前述した時計設定
モードと同様に時刻点滅モードで表示器８を点
滅表示させ、かつＭ〔０、８〕＜３＞に論理
“０”をセツトする。第４の被制御対象の動作
情報指定がない場合、すなわちＭ〔０、２〕＜
１＞、＜０＞、Ｍ〔０、３〕＜３＞、＜２＞、＜１
＞、＜０＞のいずれのビツトにも論理“１”が
セツトされていない場合が考えられるが、この
場合はG₁デイジツトのｂ、ｃセグメントとG₂
デイジツトのｂ、ｃ、ｅ、ｆセグメントをＭ
〔１、１〕が０〜４のときには消灯、５〜９の
ときには点灯の0.5秒間隔で点滅表示させる。
このときＭ〔０、９〕の点滅モード記憶部には
動作点滅モードが記憶される。 (3) 時計表示モードこのモードはモード選択部５の「CLOCK」
キーの操作によつて設定されるモードで、表示
器８に時計計数部あるいは第２の記数部の内容
を表示させるモードである。このモードにおい
てはモード選択部５でモードが時計表示モード
に切換わつたとき時計計数部の内容の表示記憶
部（設定記憶部と全く同じ記憶部を使用）に転
送し、Ｍ〔０、８〕＜３＞を論理“１”にセツ
トし表示モード記憶部Ｍ〔０、13〕に時計表示
モードを記憶して表示器８に表示させる。そし
てＭ〔０、８〕＜３＞が論理“１”のときに
「WEEK」キーが操作されるとＭ〔０、８〕＜
３＞を論理“０”に反転するとともに第２の計
数部の内容を表示記憶部に転送し、Ｍ〔０、
13〕を第２の計数部表示モードとして表示器８
に表示させる。この場合Ｍ〔０、０〕〜Ｍ
〔０、８〕の表示記憶部に転送される第２の計
数部の内容は第１１図に示すようになる。すな
わちＭ〔０、０〕、Ｍ〔０、１〕の曜日表示メ
モリのすべてとＭ〔０、８〕＜３＞のコロン表
示メモリは論理“０”にセツトされＭ〔０、
２〕〜Ｍ〔０、７〕はそれぞれ１秒台、10秒
台、１分台、10分台、１時台、10時台の表示メ
モリとなる。この第２の計数部の内容を表示さ
せる場合は特に10分台以上の桁がすべてゼロの
ときにはその10分台以上の桁すべてに13を設定
する。この第２の計数部表示モードではG₁，
G₂，G₃，G₄，G₆，G₇の各デイジツトはステー
タスラツチが“０”の第１表形式で表示され、
G₅デイジツトはステータスラツチが“１”の
第２表形式で表示される。したがつて10分台以
上の桁がすべてゼロになつたときには表示器８
は10分台以上の桁には何も表示させないゼロサ
プレス表示となる。逆にＭ〔０、８〕＜３＞が
論理“０”のときに「WEEK」キーが操作さ
れるとＭ〔０、８〕＜３＞を論理“１”に反転
するとともに時計計数部の内容を表示記憶部に
転送し、Ｍ〔０、13〕を時計表示モードにして
表示器８に表示される。そしてコロンセグメン
トは時計表示モードにおいては点灯されるが第
２の計数部表示モードにおいては消灯されるか
ら、このコロンセグメントが点灯しているか否
かで表示が時計計数部のものであるか第２の計
数部のものであるか容易に知ることができる。
又Ｍ〔０、８〕＜３＞が論理“１”のときに
「INPUT」キーが操作されるとＭ〔０、８〕＜
３＞を論理“０”に反転して前記「WEEK」
キーの操作時と同様に第２の計数部の内容が表
示される。そしてこの「INPUT」キーの制御
においてはＭ〔０、11〕＜２＞が論理“１”に
セツトされる。前記Ｍ〔０、11〕＜２＞は第２
の計数部の制御ビツトで、論理“１”のときに
計数を行なわせ、論理“０”のときに計数を停
止させるビツトである。したがつて時計計数部
表示状態において「INPUT」キーを制御する
と第２の計数部の内容を表示するとともに、そ
のとき第２の計数部が停止状態であればカウン
トを開始し、第２の計数部がカウント状態であ
れば継続カウントする。逆に前記Ｍ〔０、８〕
＜３＞が論理“０”のときに「INPUT」キー
を制御すると、Ｍ〔０、11〕＜２＞を反転す
る。すなわち第２の計数部がカウント中であれ
ばカウントを停止させ、停止中であればカウン
トを再開させる。「CLEAR」キーはＭ〔０、
８〕＜３＞が論理“０”であれば第２の計数部
をゼロにクリアし、Ｍ〔０、11〕＜２＞を論理
“０”にして表示器８に「０・00」を表示させ
る。この「CLEAR」キーの操作はＭ〔０、
８〕＜３＞が論理“１”のときは何の意味もも
たない。「STOP」キーは時計設定モードのと
きと同様の機能をもつ。「ON1」、「OFF1」、
「ON2」、「OFF2」の各キーはＭ〔２、14〕＜３
＞＜２＞のスイツチ状態記憶部に対する論理
“０”、“１”のセツト制御を行なう。「ON1」キ
ーを制御するとＭ〔２、14〕＜３＞を論理
“１”にセツトして出力端子R₁₄を論理“１”に
する。このとき第１の電源切換スイツチ１３が
共通接点１３ｔを固定接点１３ａに接続してあ
れば第１のトランジスタ１５をオンして第１の
リレーコイル１４を付勢し、その常開接点１４
ａを閉成して第１の電源コンセント回路を通電
制御する。又発光ダイオード１８を発光させて
そのことを表示する。「OFF1」キーを操作す
るとＭ〔２、14〕＜３＞を論理“０”にセツト
して出力端子R₁₄を論理“０”とし上記
「ON1」キーのときと逆の動作を行ない第１の
電源コンセント回路の通電を停止制御し、かつ
発光ダイオード１８を消灯させる。「ON2」キ
ーを操作するとＭ〔２、14〕＜２＞を論理
“１”にセツトして出力端子R₁₅を論理“１”に
する。このとき第２の電源切換スイツチ２１が
共通接点２１ｔを固定接点２１ａに接続してあ
れば第２のトランジスタ２３をオンして第２の
リレーコイル２２を付勢し、その常開接点２２
ａを閉成して第２の電源コンセント回路を通電
制御する。又発光ダイオード２６を発光させて
そのことを表示する。「OFF2」キーを操作す
るとＭ〔２、14〕＜２＞を論理“０”にセツト
して出力端子R₁₅を論理“０”とし上記
「ON2」キーのときと逆の動作を行ない第２の
電源コンセント回路の通電を停止制御し、かつ
発光ダイオード２６を消灯させる。このモード
においては上述したキー以外のキーを操作して
も何の意味ももたない。 (4) 情報呼出しモードこのモードはモード選択部５の「CALL」キ
ーの操作によつて設定されるモードで、12個の
情報記憶部の内容を表示器８に呼出して確認し
たり、消去したりするモードである。このモー
ドにおいてはモード選択部５でモードが情報呼
出しモードに切換わつたときはＭ〔０、０〕＝
０、Ｍ〔０、１〕＝０、Ｍ〔０、２〕＝０、Ｍ
〔０、３〕＝０、Ｍ〔０、４〕＝14、Ｍ〔０、
５〕＝14、Ｍ〔０、６〕＝10、Ｍ〔０、７〕＝12
に設定するとともにＭ〔０、８〕＜３＞を論理
“０”にセツトし、かつＭ〔０、13〕の表示モ
ード記憶部に情報呼出しモードを記憶させる。
このモードでの表示はアドレス表示モードのと
きと同様にＭ〔０、２〕、Ｍ〔０、３〕、Ｍ
〔０、８〕はステータスラツチが論理“１”の
第２表形式で行ない、Ｍ〔０、４〕、Ｍ〔０、
５〕、Ｍ〔０、６〕、Ｍ〔０、７〕はステータス
ラツチが論理“１”の第１表形式で行なうよう
にしている。したがつて表示器８の表示は、 CALL となる。この表示によつて使用者は情報呼出し
モードになつたことを知る。このモードでは
「１／MON」〜「９／Ｍ〜Ｓ」キーはそれぞれ
第１〜第９の情報記憶部に対応し、「０／
EW」キーは第10の情報記憶部に対応し、
「AM／11」キーは第11の情報記憶部に対応
し、かつ「PM／12」キーは第12の情報記憶部
に対応する。そしてこれら各キーが操作される
と操作されている間は前述した他のモードから
情報設定モードに切換わつたときと同様にアド
レス表示モードで置数された値にしたがつた数
値を表示する。なお、前述した情報設定モード
ではアドレスをＭ〔５、14〕、Ｍ〔６、14〕の
情報設定制御部に記憶したが、この情報呼出し
モードではアドレスをＭ〔５、15〕、Ｍ〔６、
15〕の情報表示制御部に記憶するようになる。
例えば「１／MON」キーを操作しているとき
には表示器８に「Ａ１」と表示され、アドレ
スが１番地であることを示す。この状態でキー
を離すと、すなわちＭ〔０、13〕にアドレス表
示モードが記憶されているときにＭ〔３、
14〕、Ｍ〔３、15〕のキー入力制御部によりキ
ーが離されたことが判断されると、情報表示制
御部のアドレスにしたがつたアドレスの情報記
憶部の内容が第６図で示す形式で表示記憶部に
転送される。このときＭ〔０、８〕＜３＞は論
理“１”にセツトされる。そしてＭ〔０、13〕
の表示モード記憶部には情報設定モードと同様
の情報表示モードが記憶され表示器８で表示さ
れる。例えばこのとき第１の情報記憶部に月、
水、金曜日の午後３時15分に第１の電源コンセ
ント回路をオンするタイマ情報が記憶されてい
れば表示は、となる。この状態で「CLEAR」キーを操作す
るとここで表示されている第１の情報記憶部が
消去される。すなわち情報表示制御部のアドレ
スにしたがつたアドレスの情報記憶部が消去さ
れる。この消去後の表示は消去された情報記憶
部の内容を情報表示モードで「：０」と表示し
消去されたことを示す。このようにこのモードにおいては各情報記憶
部に対応した12個のキーの１つを操作すること
によつてそれに対応した情報記憶部のアドレス
が表示され、キーを離すとそのアドレスの情報
記憶部の内容が表示される。そしてこの状態で
「CLEAR」キーを操作すると表示されている
情報記憶部の内容が消去され、かつそのことが
表示される。又情報呼出し表示モードで「CLEAR」キー
が操作されるとＭ〔０、13〕の表示モード記憶
部に全情報呼出し表示モードを記憶し、Ｍ
〔０、７〕＝13とする。この全情報呼出し表示モ
ードでのステータスラツチは情報呼出し表示モ
ードと同様に使用する。したがつてこのときの
表示は、 ALL となり、12個すべて情報記憶部が指定されたこ
とを示す。この全情報呼出し表示モードで
「CLEAR」キーを操作すると12個すべての情
報記憶部の内容が消去され、Ｍ〔０、13〕には
再び情報呼出し表示モードが記憶され表示は
「CALL」となる。このように情報呼出し表示
モードと全情報呼出し表示モードとをＭ〔０、
７〕の値を変更するだけの簡単な方法で使い分
けでき、しかもその意味合いを明確に表示する
ことができる。「STOP」キーはＭ〔１、０〕＜
３＞＜２＞の報音状態記憶部を論理“０”にセ
ツトし、Ｍ〔１、14〕のスヌーズ計数部をゼロ
にし、かつ出力端子R₁₃を論理“０”にするキ
ーである。この情報呼出しモードではこれ以外
の「ON1」、「OFF1」、「ON2」、「OFF2」、
「ALARM」、「SNOOZE」、「INPUT」、
「WEEK」の各キーは何ら意味をもたないもの
である。又、このように構成された本発明実施例装置
においては停電復帰時において以下の動作を行
なう。すなわち電源が投入されるとイニシヤラ
イズ回路３によつてROM３３内の特定番地の
プログラムにより実行を開始する。先ずRAM
３２の内容をすべて消去する。次いでＭ〔３、
15〕＜３＞に論理“１”をセツトしてすべての
キー入力を禁止する。又５分後に停電報知を行
なうために報音状態記憶部Ｍ〔１、０〕におけ
るＭ〔１、０〕＜３＞のスヌーズ状態記憶部に
論理“１”をセツトする。さらにＭ〔０、９〕
の点滅モード記憶部には停電点滅モードを記憶
し、Ｍ〔０、13〕の表示モード記憶部には停電
表示モードを記憶して通常ルーチンに入る。な
お、この場合Ｍ〔３、15〕＜３＞に論理“１”
をセツトしたのは停電表示モードにおいてはモ
ード選択部５が時計設定モードにならなければ
すべてのキー入力を無効にする必要があるから
である。例えば時計表示モードで目覚しとして
使用しているときに停電が発生し、その後停電
が回復したときのことを考えると、この停電回
復のために報音装置１２が作動したとき例え
「STOP」キーが操作されてもそのキー入力を
無効にして報音動作が停止されないようにし、
これにより設定時刻になつて目覚し動作を行な
つているのではなく、停電復帰のために報音動
作が行なわれていることを知らせる機能をも
つ。又停電があつたときには情報記憶部の内容
がすべて消去され時計計数部も又消去されてい
るため、タイマとして改めて動作させるには第
１に時刻情報を設定する必要がある。このこと
から時計設定モード以外ではキー入力を無効に
している。具体的には停電表示モードで、モード選択部
５が時計設定モードになつたときにはＭ〔３、
15〕＜３＞を論理“０”にセツトしてキー入力
を可能にし、ここでキー入力があつたときには
Ｍ〔０、９〕の点滅モード記憶部に非点滅モー
ドを記憶し、その後通常使用状態（停電が発生
しないとき）でモード選択部５が時計設定モー
ドに切換わつたときと同様の動作をした後各キ
ー入力にしたがつた動作を行なう。又時計設定
モードで何らのキー入力もなくその後モード選
択部５を他のモードに設定したときにはＭ
〔３、15〕＜３＞を再度論理“１”にセツトして
キー入力禁止状態になる。この停電表示モード
はＭ〔０、１〕〜Ｍ〔０、８〕のすべてがゼロ
の状態であり、G₁、G₂、G₅デイジツトをステ
ータスラツチが論理“０”の第２表の形式で、
G₃、G₄、G₆、G₇デイジツトをステータスラツ
チが論理“１”の第１表の形式で0.5秒間表示
し、あとの0.5秒間は何も表示しないことによ
り行なう。したがつて表示器８の表示は 00 00 を0.5秒間隔で点滅するようになる。又このと
きＭ〔１、０〕＜３＞のスヌーズ状態記憶部に
は論理“１”がセツトされているから出力端子
R₀が論理“１”となつて報音表示セグメント
８−１ｂが点灯する。さらにこのように構成された本発明実施例装
置においては入力端子K₈から入力される商用
電源周波パルスを基準に以下の動作を行なう。時計計数部がこの商用電源周波パルスを基準
に時刻カウント動作を行なうが、この動作にお
いてＭ〔１、３〕＜２＞＜１＞＜０＞の10秒台
カウンタからＭ〔１、４〕の１分台カウンタに
桁上げがあつたとき時計計数部の時刻と12個の
情報記憶部の時刻とを順次比較する。そして例
えば時計計数部の時刻がＭ〔２、０〕〜Ｍ
〔２、６〕の第１の情報記憶部の時刻と一致す
ると第１の情報記憶部の被制御対象動作情報に
もとづいて比較結果記憶部Ｍ〔２、14〕＜１＞
＜０＞、Ｍ〔２、15〕を設定する。例えばＭ
〔２、２〕＜１＞が論理“１”であればＭ〔２、
14〕＜１＞を論理“１”にセツトし、Ｍ〔２、
２〕＜０＞が論理“１”であればＭ〔２、14〕＜
０＞を論理“１”にセツトし、Ｍ〔２、３〕＜
３＞が論理“１”であればＭ〔２、15〕＜３＞
を論理“１”にセツトし、Ｍ〔２、３〕＜２＞
が論理“１”であればＭ〔２、15〕＜２＞を論
理“１”にセツトし、Ｍ〔２、３〕＜１＞が論
理“１”であればＭ〔２、15〕＜１＞を論理
“１”にセツトし、Ｍ〔２、３〕＜０＞が論理
“１”であればＭ〔２、15〕＜０＞を論理“１”
にセツトする。そしてＭ〔２、１〕＜３＞に論
理“１”がセツトされていればこれは毎週動作
であるからＭ〔２、２〕＜１＞＜０＞、Ｍ
〔２、３〕の内容をそのままにして次の第２の
情報記憶部の時刻との比較へ移行する。又Ｍ
〔２、１〕＜３＞に論理“０”がセツトされてい
ればこれは１週間のみの動作であるからＭ
〔２、１〕＜２＞＜１＞＜０＞、Ｍ〔２、０〕の
うちの１つ（時刻情報と同一の曜日のもの）を
論理“０”に反転する。そしてこの結果Ｍ
〔２、０〕＜３＞、＜２＞、＜１＞、＜０＞、Ｍ
〔２、１〕＜２＞、＜１＞、＜０＞のビツトがすべ
て論理“０”になつたとすると第１の情報記憶
部のタイマ情報を消去してから第２の情報記憶
部との比較に移行する。又Ｍ〔２、０〕＜３
＞、＜２＞、＜１＞、＜０＞、Ｍ〔２、１〕＜２
＞、＜１＞、＜０＞のいずれかのビツトにまだ論
理“１”が残つていれば第１の情報記憶部のタ
イマ情報を消去せずに第２の情報記憶部との比
較に移行する。このようにして12個すべての情
報記憶部について比較が終了すると比較結果記
憶部Ｍ〔２、14〕＜１＞＜０＞、Ｍ〔２、15〕＜
３＞＜２＞＜１＞＜０＞の内容にもとづいて被
制御対象が動作される。この動作はＭ〔２、
14〕＜１＞が論理“１”であればＭ〔２、14〕＜
０＞の論理がいずれであつてもスヌーズ動作が
行なわれる。このスヌーズ動作はモード選択部
５が情報呼出しモード以外に設定されていれば
「STOP」キーの操作により報音装置１２の動
作は直ちに停止され、５分後には報音装置１２
が再び動作を開始するものである。この情報呼
出しモード以外のモードにてスヌーズ動作を完
全に停止させるのは報音が３分間行なわれたと
きのみである。これは使用者が不在のときに報
音が無駄に行なわれないようにするためであ
る。又モード選択部５が情報呼出しモードに設
定されているときには「STOP」キーの操作に
より報音装置１２は完全に停止され再び動作を
開始することはない。すなわちこのスヌーズ動
作は目覚し等の目的で使用されるもので、この
ようなときのモードは普通時計表示モードにな
つており、このモードで使用者が「STOP」キ
ーを操作しても報音は５分毎に開始されるよう
になる。そして使用者が報音を完全に停止させ
たいときにはモード選択部５を情報呼出しモー
ドに設定してから「STOP」キーを操作すれば
よい。このスヌーズ動作における報音の３分、
くり返えし間隔の５分の時間カウントはスヌー
ズ計数部Ｍ〔１、14〕で行なつている。すなわ
ちＭ〔２、14〕＜１＞が論理“１”のときには
Ｍ〔１、０〕＜３＞、＜２＞をそれぞれ論理
“１”にセツトし、かつＭ〔１、14〕に５を設
定する。Ｍ〔１、０〕＜３＞はスヌーズ状態記
憶部であり、ここが論理“１”のときは出力端
子R₀を論理“１”にセツトして報音表示セグ
メント８−１ｂを点灯する。Ｍ〔１、０〕＜２
＞が論理“１”のときは報音装置１２を動作さ
せる。そして情報呼出しモード以外で
「STOP」キーが操作されたときはＭ〔１、
０〕＜２＞を論理“０”にして報音を停止さ
れ、かつＭ〔１、14〕をゼロに設定する。そし
て１分が経過する毎にＭ〔１、14〕を１ずつカ
ウントアツプしこの値が５になるとＭ〔１、
０〕＜２＞に論理“１”をセツトして報音を再
開させる。もし「STOP」キーが操作されずに
いるとＭ〔１、14〕はさらに１分経過する毎に
６、７、…………となりこの値が８になるとＭ
〔１、０〕＜３＞、＜２＞がそれぞれ論理“０”
に反転されて報音動作が完全に停止される。又
情報呼出しモードで「STOP」キーが操作され
たときはＭ〔１、０〕＜３＞、＜２＞を論理
“０”とし、かつＭ〔１、14〕をゼロに設定し
て報音動作を完全に停止させる。なお、前述し
た停電復帰時においてもこのスヌーズ動作で
「STOP」キーを操作したときと同様Ｍ〔１、
０〕＜３＞が論理“１”、Ｍ〔１、14〕がゼロと
なるが、これは停電復帰時において５分後に報
音を開始させることを意味する。スヌーズ動作
でＭ〔１、０〕＜３＞の状態を報音表示セグメ
ント８−１ｂによつて表示させているが、これ
は５分以内に再報音されることを使用者に知ら
せるためである。又Ｍ〔２、14〕＜１＞が論理“０”でＭ
〔２、14〕＜０＞が論理“１”であればアラーム
動作を行なう。アラーム動作はモード選択部５
がいずれに設定されていても「STOP」キーが
操作されると報音を完全に停止し、「STOP」
キーの操作がなくても報音を５秒間で停止する
動作である。すなわちこのアラーム動作におい
てはＭ〔１、０〕＜２＞のみを論理“１”にセ
ツトし、「STOP」キーの操作によつてＭ
〔１、０〕＜２＞を論理“０”に反転する。又Ｍ
〔１、０〕＜３＞が論理“０”でＭ〔１、０〕＜
２＞が論理“１”のときに時計計数部の１秒台
カウンタＭ〔１、２〕が５になるとＭ〔１、
０〕＜２＞を論理“０”に反転する。なお、Ｍ
〔２、14〕＜１＞が論理“０”でＭ〔２、14〕＜
０＞が論理“１”であつてもＭ〔１、０〕＜３
＞が論理“１”のときはアラーム動作ではなく
スヌーズ動作に入る。ところでＭ〔１、０〕＜２＞が論理“１”の
ときにおける報音装置１２の制御はＭ〔１、
１〕の1/10秒台カウンタが０〜４のときに出力
端子R₁₃を論理“１”にし５〜９のときに出力
端子R₁₃を論理“０”にして報音周波数発振器
１０を動作させることにより行なわれ、報音装
置１２は0.5秒間隔で駆動される。又比較結果記憶部の内容にもとづくオン、オ
フ制御はＭ〔２、15〕＜２＞が論理“１”であ
ればＭ〔２、15〕＜３＞が論理“１”、“０”の
いずれであつてもＭ〔２、14〕＜３＞を論理
“０”とし、Ｍ〔２、15〕＜３＞が論理“１”で
かつＭ〔２、15〕＜２＞が論理“０”であれば
Ｍ〔２、14〕＜３＞を論理“１”とする。この
ことは第１の電源コンセント回路のオン、オフ
制御については常にオフ動作を優先することを
意味する。そしてＭ〔２、14〕＜３＞が論理
“１”になれば出力端子R₁₄を論理“１”とし、
Ｍ〔２、14〕＜３＞が論理“０”になれば出力
端子R₁₄を論理“０”とする。又Ｍ〔２、15〕＜
０＞が論理“１”であればＭ〔２、15〕＜１＞
が論理“１”、“０”のいずれであつてもＭ
〔２、14〕＜２＞を論理“０”とし、Ｍ〔２、
15〕＜１＞が論理“１”でかつＭ〔２、15〕＜０
＞が論理“０”であればＭ〔２、14〕＜２＞を
論理“１”とする。このことは第２の電源コン
セント回路のオン、オフ制御については常にオ
フ動作を優先することを意味する。したがつて
２個の情報記憶部に同一時刻でオン、オフが全
く逆の情報が設定されたときにはオフ動作が優
先されることになる。このような比較結果記憶部の内容にもとづく
各動作が完了するとＭ〔２、14〕＜１＞＜０
＞、Ｍ〔２、15〕＜３＞＜２＞＜１＞＜０＞の
各ビツトはすべて論理“０”にされ通常ルーチ
ンに入る。次にＭ〔０、15〕に第１の計数部として16進
カウンタを構成しているが、これは表示器８の
表示における各デイジツトのデユーテイサイク
ルを均一にするために設けられているものであ
る。すなわち各キー状態を検査するごとに入力
端子K₈の状態を判断して第１の計数部をカウ
ントアツプするか否かを判断するようにしてい
る。そして各キー状態を判断し、各桁をダイナ
ミツクに表示している期間のカウントは第１の
計数部Ｍ〔０、15〕のみをカウントし、全体の
キー状態の判断と全桁の表示を１サイクル行な
つた後この第１の計数部のカウント値を時計計
数部のＭ〔１、15〕に加算し、第１の計数部を
ゼロにリセツトするようにしている。この点こ
のような第１の計数部を設けずに時計計数部の
Ｍ〔１、15〕を直接カウントして行なう方法を
取ると時計計数部Ｍ〔１、15〕、Ｍ〔１、１〕
〜Ｍ〔１、７〕に記憶されている数値によつて
演算速度が異なることから各デイジツトのデユ
ーテイサイクルが異なり表示にちらつきが発生
することになる。すなわちＭ〔１、15〕を１だ
けカウントアツプする最小時間からＭ〔１、
15〕を１つカウントアツプすることによりＭ
〔１、７〕の曜日桁までカウントしなければな
らない最大時間までの範囲で演算時間が異なる
から各デイジツトのデユーテイサイクルが異な
つてしまう。又、Ｍ〔０、15〕を１カウントア
ツプするか否かによつてもデイジツトのデユー
テイサイクルが異なる。すなわちカウントアツ
プするときはカウントアツプしないときに比べ
て実行命令数が多くなるので次のデイジツトの
動作を行なう時間が遅れる。これについてはカ
ウントアツプしないときにもカウントアツプす
るときと同数の命令数になるようにダミー命令
を加えこれによつて各デイジツトのデユーテイ
サイクルを均一にしている。第１２図は各デイジツトG₁，G₂，G₃，G₄，
G₆，G₇，G₅の表示期間と各デイジツト表示間
の時間間隔を示すタイムチヤートで、ａは本発
明実施例方式を示し、ｂ，ｃはＭ〔１、15〕を
直接カウントする方式を示している。すなわち
本発明実施例方式ではａに示すように各デイジ
ツトG₁，G₂，G₃，G₄，G₆，G₇，G₅の表示期間
t₁〜t₂，t₃〜t₄，t₅〜t₆，t₇〜t₈，t₉〜t₁₀，t₁₁〜
t₁₂，t₁₃〜t₁₄と各デイジツト表示間の時間間隔
t₂〜t₃，t₄〜t₅，t₆〜t₇，t₈〜t₉，t₁₀〜t₁₁，t₁₂〜
t₁₃を均一にすることができ、変化するのは第
１の計数部のカウント値をＭ〔１、15〕に加算
したときに上位桁に桁上げが全くないときの最
小時間t₁₇からＭ〔１、７〕の曜日桁までカウ
ントアツプが行なわれる最大時間t₁₈までの範
囲となる。この点Ｍ〔１、15〕を直接カウント
する方式ではデイジツトG₁とG₂との間にカウ
ントアツプ信号を検出したときにはｂに示すよ
うにこのデイジツトG₁，G₂間の時間間隔が最
小でt₂〜t₃、最大でt₂〜t₅と変化し、又デイジツ
トG₆とG₇との間にカウントアツプ信号を検出
したときにはｃに示すようにこのデイジツト
G₆，G₇間の時間間隔が最小でt₁₀〜t₁₁、最大で
t₁₀〜t₁₃と変化するように、どの部分の時間幅
がどれだけ変化するかは不定になる。これによ
つて表示のちらつきが発生する。このように本
発明実施例方式では第１の計数部を設けこの第
１の計数部で商用電源周波パルスをカウント
し、全体のキー状態の判断と全桁の表示を１サ
イクル行なつた後にその第１の計数部のカウン
ト値をＭ〔１、15〕に加算するようにし、かつ
第１の計数部においてカウントアツプがあると
きとないときとでダミー命令を加えて実行命令
数を同一にしているので、各デイジツトの表示
期間と各デイジツト表示間の時間間隔を均一に
することができ表示のちらつきが発生すること
はない。さらにRAM３２の各記憶部から表示記憶部
への情報の転送は、時計表示モードと第２の計
数部表示モードについては時計計数部の１秒台
カウンタＭ〔１、２〕に下位カウンタＭ〔１、
１〕から桁上げがあるとき、すなわち１秒に１
回行なわれる。又情報呼出モードでは時計計数
部の１分台カウンタＭ〔１、４〕に下位カウン
タＭ〔１、３〕から桁上げがあるとき、すなわ
ち１分に１回行なわれる。したがつてこれらの
転送は結局１の計数部Ｍ〔０、15〕のカウント
値を時計計数部のＭ〔１、15〕に加算されてそ
れぞれ１秒、１分の桁上げが行なわれるときに
行なわれることになり、各デイジツトのデユー
テイサイクルが異なることがないようになつて
いる。このように情報記憶部Ｍ〔２〜７、０又は
７〕〜Ｍ〔２〜７、６又は13〕には月曜〜日曜
までの７つの曜日に対応した曜日情報メモリＭ
〔２〜７、０又は７〕＜３＞、＜２＞、＜１＞、＜
０＞、Ｍ〔２〜７、１又は８〕＜２＞、＜１＞、
＜０＞を設け、月曜〜日曜までの各種曜日情報
の１又は複数を設定可能にし、情報記憶部に設
定されたタイマ時刻でのタイマ動作を設定され
た曜日情報にもとづいて行なうことができるの
で、例えば同一タイマ時刻における同一タイマ
動作を火曜、水曜、土曜に行なわせる場合、使
用される情報記憶部は１個でよく情報記憶部を
有効に使用することができる。しかも入力部６
には「WEEK」キーを設け、この「WEEK」
キーによつてＭ〔０、８〕＜３＞のコロン表示
メモリのビツトを反転させるようにし、Ｍ
〔０、８〕＜３＞が論理“１”のときには「０／
EW」、「１／MON」、「２／TUE」、「３／
WED」、「４／THU」、「５／FRI」、「６／
SAT」、「７／SUN」、「８／Ｍ〜Ｆ」、「９／Ｍ
〜Ｓ」の10個の置数キーを本来の置数キーとし
て機能させて動作時刻情報の設定用に使用さ
せ、Ｍ〔０、８〕＜３＞が論理“０”のときに
は「０／EW」〜「９〜／Ｍ〜Ｓ」の10個の置
数キーを曜日指定キーとして機能させて動作曜
日情報の設定用に使用させているので、情報入
力種類が20種類あるにもかかわらず使用される
キーの数は11個でよく入力部６のスペースを小
さくすることができ装置を小形化することがで
きる。又、10個の置数キーのうち「８／Ｍ〜Ｆ」は
曜日指定時月曜〜金曜までの５つの曜日情報を
まとめて指定するのに使用でき、かつ「９／Ｍ
〜Ｓ」は曜日指定時月曜〜日曜までのすべての
曜日情報をまとめて指定するのに使用できるか
らこのような場合のキー操作がきわめて簡単と
なり操作性を向上することができる。さらに、10個の置数キーのうち「０／EW」
は曜日指定時毎週動作指定用キーとして使用で
き、このキーによつて毎週動作が指定されたと
きにはＭ〔２〜７、１又は８〕＜３＞に論理
“１”をセツトして情報記憶部に設定されたタ
イマ時刻でのタイマ動作を設定された曜日情報
にもとづいて毎週行なうことができ、このキー
が操作されないときには情報記憶部に設定され
たタイマ時刻でのタイマ動作を設定された曜日
情報にもとづいて行なわれたときには対応する
曜日情報のみが消去され、その結果曜日情報メ
モリから曜日情報がすべて消去されたときには
情報記憶部のタイマ情報を消去して未設定情報
記憶部として待機するようになる。したがつて
１週間のみの動作か毎週動作かが１個の置数キ
ーによつて容易に設定することができる。なお、上記実施例において、被制御対象とし
て報音装置並びにタイムスイツチとしての第１
のスイツチ、第２のスイツチを設けたものにつ
いて説明したが、報音装置のみあるいはタイム
スイツチのみを設けたものでも本発明は適用で
きる。以上詳述したようにこの発明によれば０〜９ま
での10個の置数キーを選択キーによつて動作時刻
指定用キーとして使用させるか動作曜日指定用キ
ーとして使用させるか選択でき、置数キーが動作
曜日指定用キーとして使用されたときにはその置
数キーの操作によつて情報記憶部に月曜〜日曜ま
での動作曜日情報の１又は複数を設定できるよう
にし、被制御対象がその設定された１又は複数の
動作曜日において設定された時刻に設定された動
作を行なうようにしているので、情報記憶部を有
効に使用することができ、しかも装置の小形化が
図れる電子式時限装置を提供できるものである。[Table] Information is output. Note that when the content of the accumulator is 13 (1101), it is not displayed. Also, when the status latch is logic "1", the c segment is displayed when the accurulator <0> bit is logic "1", and <1>
When the bit is logic "1", the b segment is displayed, when the <2> bit is logic "1", the e segment is displayed, and when the <3> bit is logic "1", the e segment is displayed.
In order to display the f segment when The configured display pattern information is output. Next, display memory section M [0, 0] to M of RAM 32
The 5th clock counter information is set to [0, 8].
Regarding the control of the fluorescent display 8 in the case shown in the figure, the information of M[0,2] is _G1 digit, M
[0,3] information is _G2 digit, M[0,4]
The information is G ₃ digits, and the information M [0, 5] is
Control is performed to sequentially display the _G4 digit, the information on M[0,6] on the _G6 digit, and the information on M[0,7] on the _G7 digit. At this time, if logical "1" is set in the Monday display memory M[0,1]<0> among the day of the week display memories M[0,0] to M[0,1], the _G7 digit is displayed. At this time, a logic "1" is output to the output terminal _R12 . Also, when displaying the _G7 digit and _G5 digit, the status latch is set to logic "1" and the display is controlled in the format shown in Table 2.
When displaying each of the digits G ₁ , G ₂ , G ₃ , G ₄ , and G ₆ , the status latch is set to logic "0" and the display is controlled in the format shown in Table 1. The morning information is displayed using the f segment of the _G7 digit, and the afternoon information is displayed using the f segment of the G7 digit.
This is now done by the e-segment of the _G7 digit. Therefore, if the time information of, for example, 12:25:34 pm on Monday is set in the display storage section, the display on the fluorescent display 8 will be as follows. And if the time information of 3:56:17 on Wednesday is set, the display on the fluorescent display 8 will be: becomes. Next, display memory section M [0, 0] to M of RAM 32
6th with information in the information storage section set to [0, 8]
Regarding the control of the fluorescent display 8 in the case shown in the figure, M[0,0], M[0,1], M[0,
4], M[0, 5], M[0, 6], M[0, 7]
The information is exactly the same as when displaying time information. The snooze display information of M[0,2]<1> is displayed by the b segment of the _G1 digit, and the alarm display information of M[0,2]<0> is displayed by the c of the _G1 digit. This is now done in segments. Also M [0,
3] Display of ON1 display information of <3> is performed by f segment of _G2 digit, and M[0,3]<
The display of the OFF1 display information in 2> is the e of the _G2 digit.
M[0,3]<1
> ON2 display information is displayed by the b segment of the _G2 digit, and M[0,3]<
The display of OFF2 display information for 0> is _G2 digit c.
This is now done in segments. Also, since the information in this information storage section is timer information, it is possible to set the timer operation to be repeated every week.
1 or 8] by setting logic "1" to <3>. Therefore, logic "1" is set in M[0,1]<3> of the display storage section in this case. In such a case, when displaying the _G2 digit, a logic " ₁ " is output to the output terminal R1. Therefore, if timer information is set in the display storage unit to turn on the first power outlet circuit at 8:00 pm on Friday, for example, the display on the fluorescent display 8 will be as follows. Also, if timer information is set to turn on the second power outlet circuit and perform the snooze operation at 7 a.m. every Monday, Tuesday, Wednesday, Thursday, and Friday, the fluorescent display 8 will display: becomes. In the apparatus of the present invention constructed in this manner, various controls are performed by the four mode changeover switches of the mode selection section 5 and the 22 keys of the information/signal input section 6. (1) Clock setting mode This mode is set to “TIME” in mode selection section 5.
This mode is set by operating the "ADJ." key, and is a mode in which time information is set in the clock counter. In this mode, the ``WEEK'' key is used to invert the contents of M[0,8]<3>, and when it becomes a logic ``1'', _G5 lights up the colon segment of the digit and changes to a logic ``0''. ”When it becomes dark, turn off the light. “1/
MON”, “2/TUE”, “3/WED”, “4/
THU”, “5/FRI”, “6/SAT”, “7/
Each key of "SUN" has the function of specifying the day of the week from Monday to Sunday as a day of the week specification key when M[0,8]<3> is logic "1",
[0, 8] When <3> is logical "0", it has the function of specifying a numerical value from 1 to 7 as a numeric key. When each of the above keys is used as a day of the week designation key, M [0, 0], M in the setting storage section
Set the day of the week memory corresponding to [0, 1] to logic “1”
and the others are set to logic "0", and the fluorescent display 8
Lights up the corresponding day segment of the day of the week. At the same time, M[0,8]<3> is set to logic "1" and the colon segment is turned off, indicating that the next time each key is operated, it will be used as a numeric key. If a day of the week has already been set, the previous day of the week is deleted and a new day of the week is set in the same manner as above. This control is based on the fact that only one type of day of the week can be specified when setting time information. When each of the keys is used as a numeric key, numeric data is set in M[0, 2] of the setting storage section.
As a result, the data previously set in M[0, 2] is transferred to M[0, 3], and henceforth M
[0, 3] → M [0, 4], M [0, 4] → M
[0, 5], M[0, 5] → M[0, 6]. M in M[0,6]
The data transferred from [0, 5] is 0, 1, 2
M[0,7]<1><0> if any of the above and the previously set data is 1.
is set to logic “1” and otherwise M[0,7]<1
><0> to logic “0”. As a result, the data newly set to M[0, 2] is displayed on the display 8.
The _G1 digit that displays the 1 second range is displayed at 8-1, and the data that was displayed before that is 1 second.
The digits are transferred and displayed one by one. At this time G ₇ ,
G ₆ When digits 8-7 and 8-6 display 13 o'clock or more,
G ₇ Turn off digit 8-7, that is, the 10 o'clock digit display. "0/EW", "8/M~F",
Each key "9/M to S" functions as a numeric key regardless of whether the logical value of M[0,8]<3> is "0" or "1". When each key is operated, if M[0,8]<3> is logic "1", it is inverted to logic "0". Of course, the data for each key is set to M[0, 2]. "AM/11" key is the key for specifying the morning M
[0,7]<3> is logic “1”, M[0,7]<2
> is set to logic "0" to light up the f segment of _G7 digit 8-7. The "PM/12" key is a key for afternoon designation, with M[0,7]<3> set to logic "0" and M[0,7]<2> set to logic "1".
G ₇ Turn on the e segment of digit 8-7. Both the "AM/11" key and the "PM/12" key are inverted to logic "0" when M[0,8]<3> is logic "1", and the colon segment is turned off. The "CLEAR" key is used to clear the setting memory section when a mistake is made. By operating this key, the setting memory section M[0,
0], M[0, 1], M[0, 2], M[0,
3], M[0, 8] are set to “0”, M[0, 4] is set to “12”, M[0, 5] is set to “13”, M[0, 6] is set to “13”. , M[0,7] is set to “10”. and M[0,2]~M
For [0, 3] and M[0, 8], the status latch is set to logic "1" in the format shown in Table 2, and for M[0, 4] to M[0, 7], the status latch is set to logic "1". It is set to "0" and displayed on the display 8 in the format shown in Table 1. Therefore, the display at this time will be AC. This display control is performed in the same way when the mode is switched from another mode to the clock setting mode in the mode selection section 5, and it is displayed that the address has become the clock. In this clock setting mode, the display format must be set as status latch "0" or "1".As mentioned above, there are two display modes: clock display mode and address display mode.
This is stored in the display mode storage section of M[0, 13]. When the mode in the mode storage section M[0, 10] differs from the mode in the mode selection section 5, that is, when the mode in the mode selection section 5 is switched from another mode to the clock setting mode, press the "CLEAR" button. When is operated, the display mode is set to address display mode, and in the address display mode, "0/EW" ~ "9/M ~"
By setting the display mode to clock display mode when each of the "S" keys, "AM/11", and "PM/12" keys are operated, it is possible to set both display formats in both display modes without any problems. I have to. The "STOP" key sets M[1, 0]<2> to logic "0" when M[1, 0] <3> is logic "1" and also sets the calculated value of M[1, 14] to 0. , M[1,0]<3> are logic "0", M[1,0]<2> is set to logic "0", which will be described in detail later. In this clock setting mode, "ON1", "OFF1", "ON2",
The "OFF2", "ALARM" and "SNOOZE" keys have no meaning. The "INPUT" key is a transfer key for transferring time information set in the setting storage section to the clock counter. When this key is operated, if the contents of the setting storage section are correct as time information, this time information is transferred to the clock counter, and M[1, 14], M[1, 15], M[1,
0], M[1, 1], M[0, 15] are cleared to zero, M[0, 11] <3> is set to logic “0”, and M[0, 13] is displayed. The address display mode is stored in the mode storage section and the setting storage section is set to that display mode. Then, "AC" is displayed on the display 8, indicating that the clock address has been correctly set. Here M
The meaning of zeroing [1, 14], M[1, 0] will be explained later, but M[1, 15], M[1, 1], M
Setting [0, 15] to zero and setting M[0, 11]<3> to logic "0" has the meaning of resetting the counter for less than one second to zero. Further, when the time information set in the setting storage section is not correct, the following control is performed. If neither the first morning nor the first afternoon is specified, this is displayed. For example, if you operate the "INPUT" key in the address display mode, the display mode storage section will be set to the clock display mode and the display will change to M[0, 0], M[0, 1], M[0,
7] to zero, M[0,8]<3> is set to logic “0”, and M[0,2], M[0,
3], M[0, 4], M[0, 5], M[0,
6] is set to 13, it will be displayed that there is no morning or afternoon specification. This display is the _G7 digit e,
This is done by repeatedly turning on the f segment for 0.5 seconds and turning it off for 0.5 seconds. That is, M
The value according to the type of blinking, in this case, the value according to the morning and afternoon blinking modes, is stored in the blinking mode storage part of [0, 9], and the blinking period is 1/ of M[1, 1]. A 10-second counter turns off the light when the count value is 0 to 4, and turns off the light when the count value is 0 to 4.
At 9, the setting is made by turning on the light. Segments other than this segment are displayed according to the contents of the setting storage section.
Also, when performing this blinking, M [0, 8] < 3
> is set to logic "0" and the colon segment is not displayed. And then the "AM/11" key,
When the "PM/12" key is pressed, this blinking operation is stopped, and the control operation by operating these two keys described above is performed. Second, when there is no day of the week designation, that is, when M[0, 0] and M[0, 1] are all logic "0", day of the week segments 8-7b, 8
-6b, 8-5b, 8-4b, 8-3b, 8-
2c, 8-1c are all displayed blinking at 0.5 second intervals. In this case, the blinking mode storage section of M[0, 9] stores the value according to the day of the week blinking mode, and M[0, 8]<3> is set to logic "1", and then "1/ MON”, “2/TUE”,
"3/WED", "4/THU", "5/FRI", "6/
When the keys ``SAT'' and ``7/SUN'' are operated, these keys function as day-of-the-week designation keys. The blinking cycle is the same as when morning or afternoon is not specified as mentioned above.
Set by [1,1]. Segments other than this segment are displayed according to the contents of the setting storage section. Thirdly, if the time value is not normal, that is, when setting the time information in the 12-hour display method, it is necessary to set the time information from 1:00:00 to 12:59.
There can be no value other than minutes and 59 seconds, so for example 12
Values such as minutes 15 seconds and 12:72 minutes 98 seconds are false information. In such a case, the numerical value is displayed blinking as it is. That is, M [1, 1]
When the value is from 0 to 4, the value is displayed as is, and when it is from 5 to 9, nothing is displayed in the time portion. Also at this time M [0, 8]
Set <3> to logic “0” and then set “1/
When each key from ``MON'' to ``7/SUN'' is operated, each key functions as a numeric key. Segments other than this segment are displayed according to the contents of the setting storage section. (2) Information setting mode This mode is set by operating the "SET" key of the mode selection section 5, and is a mode in which timer information is segmented into one of the 12 information storage sections. In this mode, when the mode is switched to the information setting mode in the mode selection section 5 or when the "CLEAR" key is operated, the address of the storage section for which timer information is not set among the 12 information storage sections is selected. , giving priority to the one with the younger address, set the value according to that address in the information setting control section of M[5, 14], M[6, 14], and
M[0,0], M is in the setting memory section of [0,8].
Set zero to [0, 1], M[0, 2], M[0, 3], 13 to M[0, 6], and set to M[0, 7].
10 respectively, and set M[0,8]<3> to logic "0". Also, when the address is 0 to 9, the address number is set to M[0,4], and M
If 13 is set to [0, 5], and the address is 10 to 12, M[0, 4], M[0,
5] Set the address number. For example, when the unset address is number 1, "A1" is displayed on the display 8, and when it is address 12, "A12" is displayed. At this time, the address display mode is stored in the display mode storage section of M[0, 13]. There are two display modes in this information setting mode, the above-mentioned address display mode and information display mode (see Figure 6), and mode change from address display mode to information display mode is the same as in the clock setting mode described above. The information display mode is stored in M[0, 13] instead of the address display mode. At this time, M
[0, 0] = 0, M [0, 1] = 0, M [0,
2]=0, M[0,3]=0, M[0,4]=
13, M [0, 5] = 13, M [0, 6] = 13, M
Set [0, 7] = 0, and M [0, 8] < 3
> Set logic "0" and prepare to set new key setting information. Also, when searching for unset information storage units in this information setting mode, if all 12 information storage units have already been set, M[0,4]=14, M[0,5]=
14, set M[0,6]=11, M[0,7]=15, and set M[3,15]<3> to logic "1". As a result, the display 8 displays FULL to indicate that all information storage units have been set. Also, among the key input control units, M[3,
15] <3> is set to logic "1", but this bit is a key input prohibition bit. When this bit is logic "1", all key input operations are prohibited, and even if a key operation is performed by mistake, it will not be possible. The display continues to show "FULL". In this information setting mode, the "CLEAR" key is used to clear the setting storage section, similar to the clock setting mode described above, and the contents and display of the setting storage section after operating this key are as described above. The "WEEK" key is a selection key for selecting whether to use the numeric key as a key for specifying operating time or as a key for specifying operating day of the week, and has the same function as the clock setting mode described above. “0/
EW”, “1/MON”, “2/TUE”, “3/
WED”, “4/THU”, “5/FRI”, “6/
SAT”, “7/SUN”, “8/M-F”, “9/M
The 10 keys "~S" function as numeric keys when M[0,8]<3> is set to logic "0" and the colon segment is turned off, and input is thereby performed. Set the value to M[0,
4]. And until then M [0, 4]
~The values set in M[0, 6] are sequentially transferred to the upper counter in the same way as in the clock setting mode, and in M[0, 6], the data transferred from M[0, 5] becomes 0, When either 1 or 2 and the previously set data is 1, M[0, 7]<1><0> is set to logic "1", and otherwise set to logic "0". This allows M
The new numerical values set in [0, 4] are displayed on the 1-minute display section of the _G3 digit, and the numerical values previously displayed are shifted one digit higher. and 13 by G ₇ , G ₆ digits
When the condition is such that the hour or more is displayed, turn off the _G7 digit. These ten keys also function as day of the week designation keys when M[0,8]<3> is set to logic "1" and the colon segment is lit. In other words, the "1/MON" key to "7/SUN" key correspond to Monday to Sunday, and by operating these keys, the corresponding bits of M[0, 0] and M[0, 1] are set to logic "1". ” and the corresponding day of the week display segment on the display 8 lights up.
"8/M~F" key is 5 from Monday to Friday
This key operation corresponds to the day of the week.
The five bits <1>, <0> of [0, 0] and <2>, <1>, <0> of M[0, 1] are set to logic "1" and the month of the display 8 is set. ,
Lights up segments for each day of the week: Tuesday, Wednesday, Thursday, and Friday. The "9/M~S" keys correspond to all days of the week from Monday to Sunday, and by operating this key, <3>, <2>, <1>, <0> of M[0, 0]
and <2> of M[0, 1], <1>, 7 of <0>
bit to logic "1" and all day of the week display segments on display 8 are lit. The "0/EW" key is a weekly operation designation key, which sets M[0,1]<3> to logic "1" and lights up the weekly operation mark segment 8-2b on the display 8. The weekly operation here means that the timer operation on the set day of the week is performed every week. The timer information set without operating the "0/EW" key is cleared and reserved as an unset address when the timer operation based on the information is started. In the clock setting mode described above, M[0,8]<3> is set to logic "1" and "1/MON" to "7/MON" are set.
When each key of "SUN" is operated, it has a function to specify the day of the week, and when one key is operated in this state and the day of the week is specified, the switch is set to M.
[0, 8] <3> is set to logic "0" so that the next time each key is operated, it functions as a numeric key, but in this information setting mode, one piece of information is Since the storage unit has a format that allows multiple day of the week information to be set, the above
Two or more of the 10 keys may be operated in succession. Therefore, in this information setting mode, even if the above 10 keys are operated, M[0, 8]
<3> is maintained at a logic "1" state. However, by this key operation, M[0,
When all bits of M[0, 0] and M[0, 1] become logic "1", no more days of the week can be specified, so M[0, 8] <3> is set to logic "0" and these 10 The next time the key is operated, it will function as a numeric key. The "AM/11" key, "PM/12" key, and "STOP" key have the same functions as in the clock setting mode described above.
"ON1", "OFF1", "ON2", "OFF2",
The six keys "ALARM" and "SNOOZE" are operation information setting keys for the controlled object, and when these keys are operated, M[0, 8] <3> is set to logic "0".
Set to . And the "ON1" key is M[0,
3] Set <3> to logic “1” and M[0,3]<2> to logic “0”, turn on the f segment of _G2 digit, turn off the e segment, and turn “OFF1”.
The key is M[0,3]<3> as logic “0”, M
[0, 3] <2> is set to logic "1", the e segment of the G ₂ digit is lit, the f segment is turned off, and the "ON2" key sets M[0, 3] <1> to logic "1", M [0, 3] <0> as logic “0”
G ₂ digit's b segment is lit, c segment is off, and the "OFF2" key is set to M.
[0,3]<1> is logic “0”, M[0,3]<0
> is set to logic "1" to turn on the c segment of the _G2 digit and turn off the b segment. Also, the "ALARM" key sets M[0,2]<1> to logic "0" and M[0,2]<0> to logic "1".
Turn on the c segment of _G1 digit, turn off the b segment, and press the "SNOOZE" key to M[0,
2] Set <1> to logic "1" and M[0,2]<0> to logic "0" to turn on the b segment of the _G1 digit and turn off the c segment.
The "INPUT" key has a more complex function than the clock setting mode mentioned above. First, when normal timer information is set in the setting storage section, the timer information is stored in the information setting control section M[5, 14], M
The addresses stored in [6, 14] are transferred to the information storage unit, and the mode selection unit 5 searches for the next address to be set in the same manner as when the mode is switched to the information setting mode. The address is stored in the information setting control section, this address is set in the setting storage section, and this address is displayed on the display 8 in address display mode. This allows the user to know that the information has been reliably set in the information storage section and also to know the next setting address. Next, if there is no specification of ushimae, afternoon, or day of the week, it is determined that the time is specified. At this time, the specified and displayed time is added to the time information of the clock counting section, and the time is set in the setting storage section and displayed on the display 8. In this process, the 1-minute and 10-minute digits are processed by 4-bit parallel addition, but special arithmetic processing is performed for the hour range. This is because the calculation result may affect the bits designated for morning and afternoon and the designated bits for the day of the week. Here, the time that can be added to the time information of the clock counter is from 0 minutes to 12:99 (13:39). In this way, when adding 13:39, if there is a carry from the 10 minute range, the value added to the hour digit will be 14. In other words, the maximum value added to the hour digit is 14. Therefore, when 4-bit parallel addition is performed for the time series, the result obtained is a value between 1 and 26. When the result of this addition is in the range of 1 to 11, there is no problem because there is no switching between Ushimae, afternoon, and day of the week, but when the result is 12 or more, various judgments are required. for example
When the clock reaches 12, it is necessary to judge whether or not it is necessary to change the morning and afternoon bits depending on whether the time in the clock counter is over 12 o'clock or less than 12 o'clock, and then change from pm to am. Sometimes it is necessary to change the day of the week. Also, when it turns 13, the time changes to 1 o'clock, and
In the afternoon, the change in the day of the week must be determined based on whether the time on the clock counter is more than 12 o'clock or less than 12 o'clock. This was done in the same way in 14 and 15.14
It is necessary to change the time to 2 o'clock when it is , and to 3 o'clock when it is 15. Furthermore, if the number is 16 or more, 4-bit parallel addition can only process from 0 to 15 at most, so it is also necessary to judge the carry of parallel addition. Similar judgments are made up to 23. At 24, when the time on the clock counter is 12 o'clock, it is necessary to change the morning or afternoon and determine whether to change the day of the week, and at 10 o'clock or 11 o'clock, it is necessary to change the day of the week without changing the morning or afternoon. On the 25th and 26th, it is also necessary to change the time to 1:00 and 2:00. The processing at the time of parallel addition of the above timetables is illustrated in a graph as shown in FIG. In other words, in this graph, the (a) line shows the line that changes afternoon to am and also changes the day of the week, and the (b) line changes 13:00 to 1:00 and has to judge whether to change am, pm, or day of the week. The (c) line indicates the line where morning should be changed to afternoon and the day of the week must be determined. The (d) line indicates the line where 13:00 is set to 1 o'clock and the line is where the change of morning, afternoon, and day of the week must be determined. It shows you the line you have to follow.
In this way, when the time table is performed by 4-bit parallel addition, there is a problem that the number of instructions to be written to the ROM 33 described above becomes extremely large because the content of judgment differs depending on the case. This problem is solved by taking the following method. In other words, when adding the set time value to the hour digit value of the clock counter, the time value is subtracted by 1 while adding 1 to the hour digit value of the clock counter, and as a result, the hour digit value becomes 12. The time is changed from AM to PM, and when this change is from PM to AM, the day of the week is also changed.When the time reaches 13, it is changed to 1.The program process only changes the hour digit value until the time value becomes zero. Keep adding. Next, we will explain the control when abnormal timer information is set in the setting storage section.
It is conceivable that the first day of the week is specified but AM and PM are not specified. In this case, the e and f segments of the _G7 digit on display 8 are set in the AM and PM blinking modes, similar to the clock setting mode described above. is displayed blinking. Second, there may be a case where AM or PM is specified but the day of the week is not specified, but in this case as well, all day segments of the display 8 are blinked in the day of the week blinking mode, as in the clock setting mode described above, and M [0,8] Set logic "1" to <3>. Thirdly, the set time is 1 o'clock.
There may be a case where the value is not set from 00 to 12:59, but in this case as well, the display 8 should be flashed in the time blinking mode as in the clock setting mode described above, and M[0,8]<3> is set to logic “0”. When there is no operation information specification for the fourth controlled object, that is, M[0,2]<
1>, <0>, M [0, 3] <3>, <2>, <1
>, <0> may not be set to logic "1"; in this case, the b and c segments of the _G1 digit and the _G2
The b, c, e, f segments of the digit are
When [1, 1] is 0 to 4, the light is off, and when it is 5 to 9, it is lit, blinking at 0.5 second intervals.
At this time, the operating blinking mode is stored in the blinking mode storage section of M[0, 9]. (3) Clock display mode This mode is set to “CLOCK” in mode selection section 5.
This mode is set by key operation, and is a mode in which the display 8 displays the contents of the clock counter or the second register. In this mode, when the mode is switched to the clock display mode by the mode selection section 5, the contents of the clock counter are transferred to the display storage section (the same storage section as the setting storage section is used), and M[0,8] <3> is set to logic "1" and the clock display mode is stored in the display mode storage section M [0, 13] and displayed on the display 8. Then, when the "WEEK" key is operated when M[0,8]<3> is logic "1", M[0,8]<
M[0,
13] as the second counter display mode.
to be displayed. In this case M[0,0]~M
The contents of the second counting section transferred to the display storage section [0, 8] are as shown in FIG. That is, all of the day of the week display memories of M[0, 0] and M[0, 1] and the colon display memory of M[0, 8]<3> are set to logic "0", and M[0,
2] to M[0, 7] are display memories for 1 second, 10 seconds, 1 minute, 10 minutes, 1 o'clock, and 10 o'clock, respectively. When displaying the contents of this second counting section, set 13 to all digits above 10 minutes, especially when all digits above 10 minutes are zero. In this second counter display mode, G ₁ ,
Each digit of G ₂ , G ₃ , G ₄ , G ₆ , and G ₇ is displayed in the first table format with the status latch set to “0”.
The _G5 digit is displayed in a second table format with the status latch set to "1". Therefore, when all digits of 10 minutes or more become zero, display 8
will be a zero suppress display where nothing will be displayed in the digits above 10 minutes. Conversely, if the "WEEK" key is operated when M[0,8]<3> is logic "0", M[0,8]<3> is inverted to logic "1" and the clock counter is The contents are transferred to the display storage section, and M[0, 13] is set to clock display mode and displayed on the display 8. The colon segment is lit in the clock display mode but is turned off in the second counter display mode, so whether the display is for the clock counter or not depends on whether the colon segment is lit or not. You can easily tell if it is from the counting section.
Also, if the "INPUT" key is operated when M[0,8]<3> is logic "1", M[0,8]<3>
3> to logic “0” and the above “WEEK”
The contents of the second counter are displayed in the same way as when the keys are operated. Under the control of this "INPUT" key, M[0,11]<2> is set to logic "1". The above M[0, 11]<2> is the second
This is a control bit for the counting section of the circuit, which causes counting to be performed when the logic is "1", and stops counting when the logic is "0". Therefore, when the "INPUT" key is pressed while the clock counter is displayed, the contents of the second counter will be displayed, and if the second counter is in a stopped state at that time, it will start counting, and the second counter will start counting. If the unit is in the counting state, it continues counting. On the contrary, the above M [0, 8]
Controlling the "INPUT" key when <3> is logic "0" inverts M[0,11]<2>. That is, if the second counting section is counting, it stops counting, and if it is stopping, it restarts counting. “CLEAR” key is M [0,
8) If <3> is logic "0", clear the second counter to zero, set M[0, 11] <2> to logic "0", and display "0.00" on display 8. Display. The operation of this "CLEAR" key is M[0,
8] When <3> is logic "1", it has no meaning. The "STOP" key has the same function as in clock setting mode. "ON1", "OFF1",
"ON2" and "OFF2" keys are M [2, 14] < 3
><2> The switch state storage section is controlled to set logic "0" and "1". When the "ON1" key is controlled, M[2, 14] <3> is set to logic "1" and the output terminal _R14 is set to logic "1". At this time, if the first power supply changeover switch 13 connects the common contact 13t to the fixed contact 13a, it turns on the first transistor 15, energizes the first relay coil 14, and connects the normally open contact 13t to the fixed contact 13a.
A is closed to control energization of the first power outlet circuit. Further, the light emitting diode 18 is made to emit light to indicate this fact. When the "OFF1" key is operated, M[2, 14] <3> is set to logic "0", output terminal _R14 is set to logic "0", and the operation opposite to that of the above "ON1" key is performed. energization of the power outlet circuit is controlled to stop, and the light emitting diode 18 is turned off. When the "ON2" key is operated, M[2, 14] <2> is set to logic "1" and output terminal _R15 is set to logic "1". At this time, if the second power selector switch 21 connects the common contact 21t to the fixed contact 21a, it turns on the second transistor 23, energizes the second relay coil 22, and connects the normally open contact 21t to the fixed contact 21a.
a to control the energization of the second power outlet circuit. Further, the light emitting diode 26 is made to emit light to indicate this fact. When the "OFF2" key is operated, M[2, 14] <2> is set to logic "0", output terminal _R15 is set to logic "0", and the operation opposite to the above "ON2" key is performed. energization of the power outlet circuit is controlled to stop, and the light emitting diode 26 is turned off. In this mode, operating any keys other than those mentioned above has no meaning. (4) Information recall mode This mode is set by operating the "CALL" key in the mode selection section 5, and allows you to recall the contents of the 12 information storage sections to the display 8 for confirmation or deletion. This is the mode where you can In this mode, when the mode selection unit 5 switches the mode to the information call mode, M[0,0]=
0, M [0, 1] = 0, M [0, 2] = 0, M
[0, 3] = 0, M [0, 4] = 14, M [0,
5]=14, M[0,6]=10, M[0,7]=12
At the same time, M[0,8]<3> is set to logic "0", and the information call mode is stored in the display mode storage section of M[0,13].
The display in this mode is M [0, 2], M [0, 3], M
[0, 8] is performed in the second table format with the status latch being logic “1”, and M[0, 4], M[0,
5], M[0, 6], and M[0, 7] are set in the first table format with the status latch being logic "1". Therefore, the display on display 8 becomes CALL. This display lets the user know that the information call mode has been entered. In this mode, the "1/MON" to "9/M to S" keys correspond to the first to ninth information storage sections, respectively, and the "0/MON" to "9/M to S" keys correspond to the first to ninth information storage sections, respectively.
EW” key corresponds to the 10th information storage section,
The "AM/11" key corresponds to the eleventh information storage section, and the "PM/12" key corresponds to the twelfth information storage section. When each of these keys is operated, a numerical value corresponding to the value set in the address display mode is displayed while the key is being operated, in the same way as when switching from the other mode to the information setting mode described above. Note that in the information setting mode described above, the addresses were stored in the information setting control units of M[5, 14] and M[6, 14], but in this information retrieval mode, the addresses were stored in the information setting control units of M[5, 14] and M[6, 14]. ,
15] is stored in the information display control unit.
For example, when the "1/MON" key is operated, "A 1" is displayed on the display 8, indicating that the address is number 1. If you release the key in this state, that is, when the address display mode is stored in M[0, 13], M[3,
14], M[3, 15] when the key input control unit determines that the key has been released, the contents of the information storage unit at the address according to the address of the information display control unit are shown in FIG. It is transferred to the display storage unit in the format. At this time, M[0,8]<3> is set to logic "1". and M [0, 13]
An information display mode similar to the information setting mode is stored in the display mode storage section and displayed on the display 8. For example, at this time, the month,
If the timer information for turning on the first power outlet circuit at 3:15 pm on Wednesday and Friday is stored, the display will be as follows. becomes. If the "CLEAR" key is operated in this state, the first information storage section displayed here will be erased. That is, the information storage section at the address corresponding to the address of the information display control section is erased. This display after erasing displays the erased contents of the information storage section as ":0" in the information display mode to indicate that the contents have been erased. In this mode, by operating one of the 12 keys corresponding to each information storage section, the address of the corresponding information storage section will be displayed, and when the key is released, the information storage section at that address will be displayed. The contents are displayed. If the ``CLEAR'' key is operated in this state, the contents of the displayed information storage section will be erased, and this fact will be displayed. Also, when the "CLEAR" key is operated in the information recall display mode, the all information recall display mode is stored in the display mode storage section of M [0, 13], and the M
[0, 7] = 13. The status latch in this all information call display mode is used in the same way as in the information call display mode. Therefore, the display at this time is ALL, indicating that all 12 information storage units have been specified. If you operate the "CLEAR" key in this all information call display mode, the contents of all 12 information storage sections will be erased, the information call display mode will be stored in M[0, 13] again, and the display will become "CALL". . In this way, the information call display mode and all information call display mode are set to M[0,
7] can be used for different purposes simply by changing the value, and its meaning can be clearly displayed. The “STOP” key is M [1, 0] <
3> This is a key that sets the alarm state storage section of <2> to logic "0", sets the snooze counter section of M[1, 14] to zero, and sets the output terminal _R13 to logic "0". In this information call mode, other than these "ON1", "OFF1", "ON2", "OFF2",
"ALARM", "SNOOZE", "INPUT",
Each key of "WEEK" has no meaning. Further, in the apparatus according to the embodiment of the present invention configured as described above, the following operations are performed when the power is restored. That is, when the power is turned on, the initialization circuit 3 starts executing the program at a specific address in the ROM 33. First of all, RAM
Delete all contents of 32. Then M[3,
15] Set logic “1” to <3> to prohibit all key inputs. Also, in order to issue a power outage alarm after 5 minutes, logic "1" is set in the snooze state storage section of M[1,0]<3> in the alarm state storage section M[1,0]. Further M [0, 9]
A power failure blinking mode is stored in the flashing mode storage section of , a power failure display mode is stored in the display mode storage section of M[0, 13], and the normal routine is entered. In this case, M[3, 15] <3> has logic “1”.
is set because in the power failure display mode, it is necessary to disable all key inputs unless the mode selection section 5 is set to the clock setting mode. For example, if you think about a situation where a power outage occurs while you are using the clock display mode as an alarm, and then the power outage is restored, if the alarm device 12 is activated to recover from the power outage, even if the "STOP" key is pressed. Even if the key is operated, the key input will be disabled so that the alarm operation will not be stopped.
This has the function of notifying you that an alarm operation is being performed to recover from a power outage, rather than an alarm operation being performed at the set time. Furthermore, when a power outage occurs, all the contents of the information storage section are erased and the clock counting section is also erased, so in order to operate it as a timer again, it is first necessary to set the time information. For this reason, key input is disabled except in clock setting mode. Specifically, in the power outage display mode, when the mode selection section 5 enters the clock setting mode, M[3,
15] Set <3> to logic "0" to enable key input, and when a key input occurs here, the non-blinking mode is stored in the blinking mode storage section of M[0, 9], and then normal use is resumed. In this state (when no power outage occurs), the mode selection section 5 performs the same operation as when switching to the clock setting mode, and then performs operations according to each key input. Also, when the mode selection section 5 is set to another mode without any key input in the clock setting mode, the M
[3, 15] <3> is set to logic "1" again and key input is prohibited. In this power failure display mode, all of M[0, 1] to M[0, 8] are in the state of _zero , _and _the status latch is in the format shown in Table 2 with the status latch at logic "0". in,
This is done by displaying the G ₃ , G ₄ , G ₆ , and G ₇ digits for 0.5 seconds in the format shown in Table 1 with the status latch at logic "1", and not displaying anything for the remaining 0.5 seconds. Therefore, the display on the display 8 will start blinking 00 00 at 0.5 second intervals. Also, at this time, since logic "1" is set in the snooze state storage section of M[1,0]<3>, the output terminal
_R0 becomes logic "1" and the alarm display segment 8-1b lights up. Further, in the apparatus according to the embodiment of the present invention configured as described above, the following operations are performed based on the commercial power supply frequency pulse inputted from the input terminal _K8 . The clock counter performs a time counting operation based on this commercial power supply frequency pulse, and in this operation, the 10-second counter of M[1, 3]<2><1><0> is counted from the 10-second counter of M[1, 4]. When the 1-minute counter is incremented, the time in the clock counting section and the times in the 12 information storage sections are sequentially compared. For example, the time of the clock counter is M[2,0]~M
When the time matches the time in the first information storage unit [2, 6], the comparison result storage unit M [2, 14] <1> is based on the controlled object operation information in the first information storage unit.
Set <0>, M[2, 15]. For example, M
[2, 2] If <1> is logic “1”, then M[2,
14] Set <1> to logic “1” and set M[2,
2] If <0> is logic “1”, then M[2, 14] <
0> to logic “1” and M[2,3]<
If 3> is logic “1” then M[2, 15]<3>
is set to logic “1” and M[2,3]<2>
If M[2, 15]<2> is logic "1", set M[2, 15]<2> to logic "1", and if M[2, 3]<1> is logic "1", M[2, 15]<1> is set to logic “1”, and if M[2, 3] <0> is logic “1”, M[2, 15] <0> is set to logic “1”.
Set to . If logic "1" is set in M[2, 1] <3>, this means that it is a weekly operation, so M[2, 2] <1><0>, M
The contents of [2, 3] are left as they are and the process moves on to comparison with the next time in the second information storage section. Also M
[2,1] If logic “0” is set in <3>, this is an operation for only one week, so M
[2,1]<2><1><0>, one of M[2,0] (one of the same day of the week as the time information) is inverted to logic "0". And this result M
[2,0] <3>, <2>, <1>, <0>, M
[2, 1] If the bits <2>, <1>, and <0> all become logic "0", the timer information in the first information storage section is erased, and then the timer information in the second information storage section is erased. Moving on to comparison. Also M[2,0]<3
>, <2>, <1>, <0>, M[2,1]<2
>, <1>, and <0> if logic "1" still remains in any of the bits, the timer information in the first information storage section is not erased and compared with the second information storage section. Transition. When the comparison is completed for all 12 information storage units in this way, the comparison result storage units M[2, 14]<1><0>, M[2, 15]<
The controlled object is operated based on the contents of 3><2><1><0>. This operation is M[2,
14] If <1> is logic “1” then M[2, 14] <
The snooze operation is performed regardless of the logic of 0>. In this snooze operation, if the mode selection section 5 is set to a mode other than the information call mode, the operation of the sound alarm device 12 is immediately stopped by operating the "STOP" key, and after 5 minutes, the operation of the sound alarm device 12 is stopped.
starts operating again. In a mode other than the information call mode, the snooze operation is completely stopped only when the warning tone continues for three minutes. This is to prevent unnecessary sounding when the user is absent. Further, when the mode selection section 5 is set to the information call mode, the sound alarm device 12 is completely stopped by operating the "STOP" key and does not start operating again. In other words, this snooze operation is used for the purpose of waking up, etc., and the mode at such times is the normal clock display mode, and even if the user operates the "STOP" key in this mode, there will be no alarm sound. It will start every 5 minutes. If the user wants to completely stop the alarm, he can set the mode selection section 5 to the information call mode and then operate the "STOP" key. 3 minutes of sound during this snooze operation,
The 5-minute time count of the repetition interval is performed by the snooze counter M[1, 14]. That is, when M[2, 14] <1> is logic "1", M[1, 0] <3>, <2> are each set to logic "1", and M[1, 14] is set to 5. Set. M[1,0]<3> is a snooze state storage section, and when this is logic "1", the output terminal _R0 is set to logic "1" and the alarm display segment 8-1b is lit. M[1,0]<2
> is logic "1", the sound alarm device 12 is operated. When the "STOP" key is operated in a mode other than information recall mode, M[1,
0] <2> is set to logic "0" to stop the alarm sound, and M[1, 14] is set to zero. Then, every minute passes, M[1, 14] is counted up by 1, and when this value reaches 5, M[1, 14] is counted up by 1.
0] Set logic "1" to <2> and restart the alarm. If the "STOP" key is not operated, M [1, 14] will become 6, 7, etc. every minute, and when this value becomes 8, M
[1, 0] <3> and <2> are each logic “0”
The alarm operation is completely stopped. Also, when the "STOP" key is operated in the information call mode, M[1, 0] <3>, <2> are set to logic "0", M[1, 14] is set to zero, and an alarm is output. completely stop the operation. In addition, even when the power is restored as described above, M[1,
0]<3> is logic "1" and M[1, 14] is zero, which means that the alarm starts 5 minutes after the power is restored. During the snooze operation, the status of M[1,0]<3> is displayed by the alarm display segment 8-1b, but this is to notify the user that a re-tone will be sounded within 5 minutes. be. Also, M [2, 14] <1> is logic “0” and M
[2, 14] If <0> is logic "1", an alarm operation is performed. Alarm operation is done by mode selection section 5.
Regardless of which setting is set, when the "STOP" key is operated, the alarm sound will be completely stopped and the "STOP" key will be pressed.
This is an operation that stops the alarm sound after 5 seconds without any key operation. That is, in this alarm operation, only M[1,0]<2> is set to logic "1", and M is set by operating the "STOP" key.
[1, 0] Invert <2> to logic “0”. Also M
[1,0]<3> is logic “0” and M[1,0]<
2> is logic “1” and the 1-second counter M[1, 2] of the clock counter reaches 5, M[1,
0] Invert <2> to logic “0”. In addition, M
[2, 14] <1> is logic “0” and M [2, 14] <
Even if 0> is logic “1”, M[1,0]<3
When > is logic "1", snooze operation is entered instead of alarm operation. By the way, the control of the sound alarm device 12 when M[1,0]<2> is logic "1" is as follows: M[1,0]<2>
1) When the 1/10 seconds counter is 0 to 4, the output terminal R ₁₃ is set to logic "1" and when it is 5 to 9, the output terminal R ₁₃ is set to logic "0" to operate the sound frequency oscillator 10. The alarm device 12 is driven at 0.5 second intervals. Also, for on/off control based on the contents of the comparison result storage section, if M[2, 15]<2> is logic "1", M[2, 15]<3> is logic "1" or "0". In either case, M[2, 14]<3> is logic “0”, M[2, 15]<3> is logic “1”, and M[2, 15]<2> is logic “0”. ”, then M[2, 14]<3> is set to logic “1”. This means that when controlling the first power outlet circuit on and off, priority is always given to the off operation. Then, when M[2, 14] <3> becomes logic "1", output terminal _R14 becomes logic "1",
When M[2, 14]<3> becomes logic "0", output terminal _R14 becomes logic "0". Also M [2, 15] <
If 0> is logic “1” then M[2, 15]<1>
M is either logical “1” or “0”
[2, 14] <2> is set to logic “0”, M[2,
15] <1> is logic “1” and M[2, 15] <0
> is logic "0", M[2, 14] <2> is set to logic "1". This means that in the on/off control of the second power outlet circuit, priority is always given to the off operation. Therefore, when information with completely opposite ON and OFF states is set in two information storage units at the same time, priority is given to the OFF operation. When each operation based on the contents of the comparison result storage unit is completed, M[2, 14]<1><0
>, M[2,15]<3><2><1><0> are all set to logic "0" and the normal routine begins. Next, a hexadecimal counter is configured as the first counting section at M[0, 15], and this is provided to equalize the duty cycle of each digit in the display on the display 8. It is something. That is, each time the state of each key is checked, the state of the input terminal _K8 is determined to determine whether or not to count up the first counting section. Then, the period during which each key state is judged and each digit is dynamically displayed is counted only by the first counter M [0, 15], and the entire key state is judged and all digits are displayed by 1. After the cycle is completed, the count value of the first counter is added to M[1, 15] of the clock counter, and the first counter is reset to zero. In this regard, if we directly count M[1, 15] of the clock counter without providing such a first counter, the clock counters M[1, 15], M[1, 1]
Since the calculation speed differs depending on the numerical values stored in ~M[1, 7], the duty cycle of each digit differs, causing flickering on the display. In other words, M[1, 15] is calculated from the minimum time to count up M[1, 15] by 1.
15] by one count up
Since the calculation time is different within the range up to the maximum time required to count up to the day of the week digits [1, 7], the duty cycle of each digit is different. The duty cycle of the digit also differs depending on whether M[0, 15] is counted up by 1 or not. That is, when counting up, the number of executed instructions is greater than when not counting up, so the time for performing the next digit operation is delayed. Regarding this, dummy instructions are added so that the number of instructions is the same even when the count is not up as when the count is up, thereby making the duty cycle of each digit uniform. Figure 12 shows each digit G ₁ , G ₂ , G ₃ , G ₄ ,
This is a time chart showing the display period of G ₆ , G ₇ , G ₅ and the time interval between each digit display, where a shows the method of the embodiment of the present invention, and b and c show the method of directly counting M[1, 15]. It shows. That is, in the method of the embodiment of the present invention, the display period of each digit G ₁ , G ₂ , G ₃ , G ₄ , G ₆ , G ₇ , G ₅ is as shown in a.
_t1 ~ _t2 , _t3 ~ _t4 , _t5 ~ _t6 , _t7 ~ _t8 , _t9 ~ _t10 , _t11 ~
t ₁₂ , t ₁₃ to t ₁₄ and time interval between each digit display
_t2 ~ _t3 , _t4 ~ _t5 , _t6 ~ _t7 , _t8 ~ _t9 , _t10 ~ _t11 , _t12 ~
t ₁₃ can be made uniform, and it changes from the minimum time t ₁₇ when there is no carry at all in the upper digits when the count value of the first counting section is added to M [1, 15]. The range is up to the maximum time _t18 when counting up to the day of the week digits [1, 7] is performed. In the method of directly counting this point M[1, 15], when a count-up signal is detected between digits _G1 and _G2 , the time interval between these digits _G1 and _G2 is the minimum as shown in b. t ₂ to _{t 3} and maximum changes from t ₂ to _{t 5} , and when a count-up signal is detected between digits G ₆ and G ₇ , this digit changes as shown in c.
The time interval between G ₆ and G ₇ is at minimum t ₁₀ ~ _{t 11} and at maximum
The time width of which part changes and how much it changes, such as changing from t ₁₀ to _{t 13} . This causes display flickering. As described above, in the method according to the embodiment of the present invention, a first counting section is provided, and this first counting section counts commercial power supply frequency pulses, and after one cycle of determining the overall key state and displaying all digits, The count value of the first counter is added to M[1, 15], and a dummy instruction is added to make the number of executed instructions the same whether there is a count-up or not in the first counter. Therefore, the display period of each digit and the time interval between each digit display can be made uniform, and flickering of the display does not occur. Furthermore, information is transferred from each storage section of the RAM 32 to the display storage section in the clock display mode and the second counter display mode by transferring the information from the 1-second counter M[1, 2] of the clock counter section to the lower counter M[1]. ,
When there is a carry from [1], that is, 1 per second
It is circulated. In the information call mode, this is carried out when the one-minute counter M[1, 4] of the clock counter is incremented from the lower counter M[1, 3], that is, once every minute. Therefore, these transfers end up when the count value of the counting section M[0, 15] of 1 is added to the clock counting section M[1, 15] and carry is carried out for 1 second and 1 minute, respectively. This is done so that the duty cycle of each digit does not differ. In this way, the information storage units M [2 to 7, 0 or 7] to M [2 to 7, 6 or 13] have day of the week information memories M corresponding to the seven days of the week from Monday to Sunday.
[2-7, 0 or 7] <3>, <2>, <1>, <
0>, M [2-7, 1 or 8] <2>, <1>,
By providing <0>, it is possible to set one or more of various day of the week information from Monday to Sunday, and the timer operation at the timer time set in the information storage unit can be performed based on the set day of the week information. For example, when the same timer operation at the same timer time is performed on Tuesdays, Wednesdays, and Saturdays, only one information storage section is needed and the information storage section can be used effectively. Moreover, input section 6
has a "WEEK" key, and this "WEEK"
The bit of the colon display memory of M[0,8]<3> is inverted by the key, and
[0, 8] When <3> is logic “1”, “0/
EW”, “1/MON”, “2/TUE”, “3/
WED”, “4/THU”, “5/FRI”, “6/
SAT”, “7/SUN”, “8/M-F”, “9/M
The 10 numeric keys of "~S" function as the original numeric keys and are used for setting operation time information, and when M[0,8]<3> is logic "0", "0/EW ” ~ “9 ~ / M ~ S” 10 numeric keys function as day of the week designation keys and are used to set operation day of the week information, so they are used even though there are 20 types of information input. The number of keys to be inputted is only 11, and the space of the input section 6 can be reduced, and the device can be made smaller. Also, among the 10 numeric keys, "8/M~F" can be used to specify all five day of the week information from Monday to Friday when specifying the day of the week, and "9/M
~S'' can be used to collectively designate all day of the week information from Monday to Sunday when specifying the day of the week, so key operations in such cases are extremely simple and operability can be improved. Furthermore, among the 10 numeric keys, "0/EW"
can be used as a weekly operation specification key when specifying the day of the week, and when weekly operation is specified with this key, M[2-7, 1 or 8] <3> is set to logic "1" and the information storage section is The timer operation can be performed every week based on the set day of the week information, and when this key is not operated, the timer operation at the timer time set in the information storage section is performed every week based on the set day of the week information. When it is performed based on this, only the corresponding day of the week information is deleted, and as a result, when all the day of the week information is deleted from the day of the week information memory, the timer information in the information storage section is deleted and the information storage section is placed on standby as an unset information storage section. Become. Therefore, whether the operation is to be performed only for one week or every week can be easily set using one numeric key. In addition, in the above embodiment, the control target is the sound alarm device and the first time switch.
Although the embodiment has been described in which a switch and a second switch are provided, the present invention can also be applied to a device in which only a sound alarm device or only a time switch is provided. As detailed above, according to the present invention, it is possible to use the selection key to select whether to use the 10 numeric keys from 0 to 9 as keys for specifying operation time or days of the week. When a number key is used as a key for specifying an operating day of the week, one or more operating days of the week from Monday to Sunday can be set in the information storage section by operating the number key, and the controlled object can set the operating day of the week information from Monday to Sunday. Since the set operation is performed at the set time on one or more operation days of the week, the information storage section can be used effectively and the device can be made more compact. This is something that can be provided.

[Brief explanation of the drawing]

図はこの発明の実施例を示すもので、第１図は
全体の構成を示すブロツク図、第２図は蛍光表示
器の構成を示す図、第３図はマイクロコンピユー
タの回路構成を示すブロツク図、第４図はRAM
の割付け構成を示す図、第５図は設定記憶部兼表
示記憶部の時刻情報記憶時の構成を示す図、第６
図は設定記憶部兼表示記憶部のタイマ情報記憶時
の構成を示す図、第７図は時計計数部の構成を示
す図、第８図は情報記憶部の構成を示す図、第９
図は第２の計数部の構成を示す図、第１０図は時
間加算処理の説明図、第１１図は設定記憶部兼表
示記憶部の第２の計数部情報記憶時の構成を示す
図、第１２図は蛍光表示器の表示制御方式を説明
するタイムチヤートでａは本発明実施例方式を示
すタイムチヤート、ｂ，ｃは従来方式を示すタイ
ムチヤートである。１……マイクロコンピユータ、５……モード選
択部、６……情報・信号入力部、８……蛍光表示
器、１２……報音装置、３１……CPU（中央処
理ユニツト）、３２……RAM（ランダム・アクセ
ス・メモリ）、３３……ROMリード・オンリ・メ
モリ）。 The figures show an embodiment of the present invention; FIG. 1 is a block diagram showing the overall configuration, FIG. 2 is a block diagram showing the configuration of a fluorescent display, and FIG. 3 is a block diagram showing the circuit configuration of a microcomputer. , Figure 4 shows RAM
FIG. 5 is a diagram showing the configuration of the setting storage unit/display storage unit when time information is stored.
9 is a diagram showing the configuration of the setting storage/display storage unit when storing timer information, FIG. 7 is a diagram showing the configuration of the clock counting unit, FIG. 8 is a diagram showing the configuration of the information storage unit, and FIG.
10 is a diagram showing the configuration of the second counting section, FIG. 10 is an explanatory diagram of time addition processing, and FIG. 11 is a diagram showing the configuration of the setting storage and display storage section when storing the second counting section information. FIG. 12 is a time chart illustrating the display control method of a fluorescent display, in which a is a time chart showing the method of the embodiment of the present invention, and b and c are time charts showing the conventional method. 1... Microcomputer, 5... Mode selection section, 6... Information/signal input section, 8... Fluorescent display, 12... Sound alarm device, 31... CPU (central processing unit), 32... RAM (Random Access Memory), 33...ROM Read Only Memory).

Claims

[Scope of Claims] 1. An electronic timer which is provided with one or more information storage units, and in which timer information consisting of at least operation information, operation time information, and operation day information of a controlled object is set. In the device, 0-9
Provided are 10 numeric keys up to and a selection key for selecting whether the numeric keys are to be used as keys for specifying operation time or days of the week, and at least 7 of the numeric keys are provided. corresponds to the days of the week from Monday to Sunday, and when the numeric key is used as the operation day designation key by the selection key, Monday is stored in the same information storage unit by operating the seven numeric keys. The system is characterized in that it is possible to set one or more of the operation day information up to Sunday, and the controlled object performs the set operation at the set time on the set one or more operation days of the week. electronic timer. 2 Of the 10 numeric keys from 0 to 9, excluding 7 corresponding to Monday to Sunday, one of the remaining 3 numeric keys summarizes all operating day information from Monday to Sunday. 2. The electronic timer according to claim 1, wherein the electronic timer is used as a key for specifying a timer. 3 Out of the 10 numeric keys from 0 to 9, except for 7 corresponding to Monday to Sunday, one of the remaining 3 numeric keys summarizes information on the 5 operating days of the week from Monday to Friday. 3. The electronic timer according to claim 1 or 2, wherein the electronic timer is used as a key for specifying a time. 4 Of the 10 numeric keys from 0 to 9, excluding 7 corresponding to Monday to Sunday, one of the remaining 3 numeric keys is used as a key to specify weekly operation information for the set day of the week. However, when this key operation is performed, the operation day information is not erased even if the setting operation of the controlled object is started at the set time on the set day of the week.
The electronic timer according to item 1, 2 or 3.