JPS6279519A - General-use register reading method - Google Patents

General-use register reading method

Info

Publication number
JPS6279519A
JPS6279519A JP60219909A JP21990985A JPS6279519A JP S6279519 A JPS6279519 A JP S6279519A JP 60219909 A JP60219909 A JP 60219909A JP 21990985 A JP21990985 A JP 21990985A JP S6279519 A JPS6279519 A JP S6279519A
Authority
JP
Japan
Prior art keywords
general
data
register
bus
purpose register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60219909A
Other languages
Japanese (ja)
Inventor
Yuichi Murai
裕一 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60219909A priority Critical patent/JPS6279519A/en
Publication of JPS6279519A publication Critical patent/JPS6279519A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve a processing speed at reading data by outputting simultaneously the data of a continuous general-use register to the high-order and the low-order of a bus besides the data of a single general-use register. CONSTITUTION:When the data of a single general-use register 2 are read to a bus master part 4a, a register file 3a designated by the signal outputted from a general-use register controller 1 and the data read from a register file 3b are selected by a selector 6a and outputted to the bus master part 4a. When the data of a continuous general-use register 2 are read to the bus master part 4a and a bus slave part 4b, by the signal outputted from the general-use register controller 1, the data read from the register file 3a and the register file 3b by the selector 6a are selected by the selector 6a, and outputted to the bus master part 4a. Further, the next data are selected by a selector 6b and outputted to the bus slave part 4b. Thus, the processing speed can be made fast and the control sequence of the general-use register comes to be also simple.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子計算機において、命令実行する際の汎
用レジスタ読み出し方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for reading general-purpose registers when executing instructions in an electronic computer.

〔従来の技術〕[Conventional technology]

第2図は従来の汎用レジスタ読み出し方法について説明
するだめのものであり1図において、(1)は読み出す
汎用レジスタを選択するための汎用レジスタ・コントロ
ーラ、(2)は汎用レジスタ、(3)は汎用レジスタ群
を格納するレジスタファイル、 (4a) 。
Figure 2 is for explaining the conventional general-purpose register reading method. In Figure 1, (1) is a general-purpose register controller for selecting a general-purpose register to read, (2) is a general-purpose register, and (3) is a general-purpose register controller. A register file (4a) that stores a group of general-purpose registers.

(4b)はそれぞれバスの上位部と下位部、(5)はレ
ジスタファイル(3)の出力をバスの上位5(4a)と
下位部(4b)に振り分けるデマルチプレクサである。
(4b) is a demultiplexer that distributes the output of the register file (3) to the upper 5 (4a) and lower 5 (4b) parts of the bus, respectively.

次に動作について説明する。単一の汎用レジスタ(2)
のデータをバス上位部(4a)に読み出す場合。
Next, the operation will be explained. Single general purpose register (2)
When reading the data to the upper part of the bus (4a).

汎用レジスタ・コントローラ(1)から出力される信号
で指定されたレジスタファイル(3)内の汎用レジスタ
(2)のデータはデマルチプレクサ(5)によりバス上
位部(4a)に出力される。次に、連続する汎用レジス
タ(2)のデータをバス上位部(4a)と下位部(4b
)に読み出す場合、まず最初の汎用レジスタ(2)のデ
ータを上記とまったく同じ方法でバス上位部(4a)に
読み出す。その後、汎用レジスタ・コントローラ(1)
はそれに続く汎用レジスタ(2)を選択する信号を出力
する。この信号で指定されたレジスタファイル(3)内
の汎用レジスタ(2)のデータはデマルチプレクサ(5
)によりバス下位部(4b)に出力される。
The data of the general-purpose register (2) in the register file (3) specified by the signal output from the general-purpose register controller (1) is outputted to the upper bus section (4a) by the demultiplexer (5). Next, data in consecutive general-purpose registers (2) is transferred to the upper part (4a) and lower part (4b) of the bus.
), the data in the first general-purpose register (2) is first read out to the upper bus section (4a) in exactly the same manner as described above. Then the general purpose register controller (1)
outputs a signal that selects the general-purpose register (2) following it. The data in the general-purpose register (2) in the register file (3) specified by this signal is transferred to the demultiplexer (5).
) is output to the lower bus section (4b).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の汎用レジスタ読み出し方法は以上のようになって
いるため、連続した汎用レジスタのデータをバス上位部
・下位部に出力する際、2段階のステップを踏まねばな
らず、単一の汎用レジスタのデータを読み出す場合と比
較して処理速度が遅くなり、かつ、汎用レジスタ・コン
トローラは2段階のステップを制御するための機能も持
たねばならないという問題点があった。
The conventional general-purpose register reading method is as described above, so when outputting the data of consecutive general-purpose registers to the upper and lower parts of the bus, two steps must be taken, and the data of a single general-purpose register must be read. There are problems in that the processing speed is slower than when reading data, and the general-purpose register controller must also have a function to control two steps.

この発明は上記のような問題点を解消するためになされ
たもので、連続した汎用レジスタのデータを読み出す時
の処理速度を向上させるとともに。
This invention was made to solve the above-mentioned problems, and improves the processing speed when reading data from consecutive general-purpose registers.

汎用レジスタ・コントローラの機能シーケンスもシンブ
ルなものにするということを目的とする。
The purpose is to simplify the functional sequence of the general-purpose register controller.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

この発明に係る汎用レジスタ読み出し方法は。 A general-purpose register reading method according to the present invention.

汎用レジスタを格納したレジスタファイルを偶数ナンバ
ーの汎用レジスタのファイルと奇数ナンバーの汎用レジ
スタのファイルに分離し、その両者の出力を選択可能な
セレクタをバスの上位部と下位部に設け、連続する汎用
レジスタのデータを同時にバスの上位と下位に出力でき
る構成と1〜だものである。
The register file that stores general-purpose registers is separated into a file for even-numbered general-purpose registers and a file for odd-numbered general-purpose registers, and selectors that can select the output of both are provided in the upper and lower parts of the bus. It has a configuration that allows register data to be output to the upper and lower sides of the bus at the same time.

〔作用〕[Effect]

この発明における汎用レジスタ読み出し方法では、連続
した汎用レジスタのデータを同時にバスの上位と下位に
出力させることにより、単一の汎用レジスタのデータを
読み出すのと同じ処理速度で演算実行が可能となり、し
かも、汎用レジスタ・コントローラの制御シーケンスも
1ステツプのみで済む。
In the general-purpose register reading method according to the present invention, by simultaneously outputting the data of consecutive general-purpose registers to the upper and lower parts of the bus, it is possible to execute operations at the same processing speed as when reading data from a single general-purpose register. The control sequence of the general-purpose register controller also requires only one step.

〔実施例J 以下、この発明の一実施例を図について説明する。第1
図において、0)は読み出す汎用レジスタを選択するた
めの汎用レジスタ・コントローラ。
[Embodiment J Hereinafter, one embodiment of the present invention will be described with reference to the drawings. 1st
In the figure, 0) is a general-purpose register controller for selecting a general-purpose register to read.

(2)は汎用レジスタ、 (3a)は偶数ナンバーの汎
用レジスタ群を格納するレジスタファイル、 (5b)
ハ奇数ナンバーの汎用レジスタ群を格納するレジスタフ
ァイル、  (4a) 、 (4b)はそれぞれバス上
位部とバス下位部、 (6a)はレジスタ・コントロー
ラ(11により選択された汎用レジスタ(2)の偶奇・
奇偶により。
(2) is a general-purpose register, (3a) is a register file that stores a group of even-numbered general-purpose registers, (5b)
(c) A register file that stores odd-numbered general-purpose register groups; (4a) and (4b) are the bus upper part and bus lower part, respectively; (6a) is the register controller (11) to store the even-odd general-purpose register (2) selected by・
Depending on odd and even.

レジスタファイル(3a)から読み出されたデータとレ
ジスタファイル(6b)から読み出されたデータを選択
するセレクタ、(6b)はレジスタ・コントローラ(1
)により選択された次の汎用レジスタをレジスタファイ
ル(3a)又はレジスタファイル(3b)から選択して
読み出すセレクタである。
A selector for selecting data read from the register file (3a) and data read from the register file (6b), (6b) is a register controller (1
) is a selector that selects and reads the next general-purpose register selected by the register file (3a) or the register file (3b).

単一の汎用レジスタ(2)のデータをバス上位部(4a
)に読み出す場合は従来の汎用レジスタ読み出し方法と
同様でおり、汎用レジスタ・コントローラ(1)から出
力される信号で指定されたレジスタファイル(3a)ト
レジスタファイル(6b)から読み出されたデータをセ
レクタ(6a)で選択し、バス上位部(4a)に出力す
る。また、連続した汎用レジスタ(2)のデータをバス
上位部(4a)とバス下位部(4b)に読み出す場合、
汎用レジスタ・コントローラ(11から出力される信号
により、レジスタファイル(6a)とレジスタファイル
(6b)から読み出されたデータをセレクタ(6a)で
選択し、バス上位部(4a)に出力する。
The data of a single general-purpose register (2) is transferred to the upper part of the bus (4a
) is the same as the conventional general-purpose register reading method, and the data read from the register file (3a) and register file (6b) specified by the signal output from the general-purpose register controller (1) is It is selected by the selector (6a) and output to the upper bus section (4a). Also, when reading data from consecutive general-purpose registers (2) to the upper bus section (4a) and the lower bus section (4b),
Data read from the register file (6a) and register file (6b) is selected by the selector (6a) according to a signal output from the general-purpose register controller (11), and output to the upper bus section (4a).

さらに次のデータがセレクタ(6b)で選択され、バス
下位部(4b)に出力される。
Furthermore, the next data is selected by the selector (6b) and output to the lower part of the bus (4b).

また、汎用レジスタ(2)を3の剰余で分離させ。Also, separate the general-purpose register (2) with a remainder of 3.

3コのレジスタファイルにし、3コのセレクタを設けれ
ば3コの連続した汎用レジスタの読み出しも行える。
By using a 3-register file and providing 3 selectors, it is possible to read 3 consecutive general-purpose registers.

また、セレクタの前または後に、データにマスクする機
能を持つブロックを設け、さらに、2コまたは3コのセ
レクタ出力をマスクしたビット分だけ重ね合わせること
により、必要なデータのみを連接させた形でバスに同時
に出力することも可能であり、不連続なデータの演算で
は処理速度の向上に効を奏する。
In addition, by providing a block with the function of masking data before or after the selector, and by overlapping the outputs of two or three selectors by the masked bits, only the necessary data can be concatenated. It is also possible to output data simultaneously to the bus, which is effective in improving processing speed when calculating discontinuous data.

〔発明の効果J 以上のように、この発明による汎用レジスタ読み出し方
法によれば、処理速度を速くすることができ、汎用レジ
スタの制御シーケンスもシンプルになるという利点があ
る。
[Effect of the Invention J As described above, the general-purpose register reading method according to the present invention has the advantage of increasing the processing speed and simplifying the general-purpose register control sequence.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による汎用レジスタ読み出
し方法を説明するだめの図、第2図は従来の汎用レジス
タ読み出し方法を説明するだめの図でろる。 図中、(1)は汎用レジスタ・コントローラ、(2)は
汎用レジスタ、(3)はレジスタファイル、(41i1
バス。 (5)はデマルチプレクサ、(6)はセレクタである。 なお1図中、同一あるいは相当部分には同一符号を付し
て示しである。
FIG. 1 is a diagram for explaining a general-purpose register reading method according to an embodiment of the present invention, and FIG. 2 is a diagram for explaining a conventional general-purpose register reading method. In the figure, (1) is a general-purpose register controller, (2) is a general-purpose register, (3) is a register file, (41i1
bus. (5) is a demultiplexer, and (6) is a selector. In FIG. 1, the same or corresponding parts are designated by the same reference numerals.

Claims (1)

【特許請求の範囲】[Claims] 電子計算機の汎用レジスタ読み出し方法において、汎用
レジスタを格納したレジスタファイルを偶数ナンバーの
汎用レジスタのファイルと奇数ナンバーの汎用レジスタ
のファイルに分離し、偶数ナンバーの汎用レジスタのデ
ータと奇数ナンバーの汎用レジスタのデータの両者を選
択可能なセレクタをバスの上位と下位にそれぞれ設け、
単一の汎用レジスタのデータの他に、連続する汎用レジ
スタのデータを同時にバスの上位と下位に出力すること
を特徴とした汎用レジスタ読み出し方法。
In the method for reading general-purpose registers of electronic computers, a register file storing general-purpose registers is separated into a file for even-numbered general-purpose registers and a file for odd-numbered general-purpose registers, and data in even-numbered general-purpose registers and data in odd-numbered general-purpose registers are separated. Selectors that can select both data are provided on the upper and lower sides of the bus, respectively.
A general-purpose register reading method characterized by outputting not only the data of a single general-purpose register but also the data of successive general-purpose registers to the upper and lower ends of a bus.
JP60219909A 1985-10-02 1985-10-02 General-use register reading method Pending JPS6279519A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60219909A JPS6279519A (en) 1985-10-02 1985-10-02 General-use register reading method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60219909A JPS6279519A (en) 1985-10-02 1985-10-02 General-use register reading method

Publications (1)

Publication Number Publication Date
JPS6279519A true JPS6279519A (en) 1987-04-11

Family

ID=16742923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60219909A Pending JPS6279519A (en) 1985-10-02 1985-10-02 General-use register reading method

Country Status (1)

Country Link
JP (1) JPS6279519A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278136A (en) * 1987-05-11 1988-11-15 Hitachi Ltd Arithmetic circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278136A (en) * 1987-05-11 1988-11-15 Hitachi Ltd Arithmetic circuit

Similar Documents

Publication Publication Date Title
JPH0545985B2 (en)
JPH05313998A (en) Memory device
JPS6279519A (en) General-use register reading method
JP3043341B2 (en) Microcomputer system
JPS63141131A (en) Pipeline control system
JPS6285383A (en) Vector processor
JPH01134544A (en) Memory access system
JPS6288031A (en) Register filing system
JP2588042B2 (en) Data processing circuit
JP2576589B2 (en) Virtual storage access control method
SU1164719A1 (en) Operational device for microprocessor
JPS6210733A (en) Adding control system
JPH06223036A (en) Serial communication device
JPH0218732B2 (en)
JPH0364886B2 (en)
JPS6343784B2 (en)
JPS60107152A (en) Memory controller
JPH0317143B2 (en)
JPH0456352B2 (en)
JPH0792902A (en) Programmable controller
JPS63233429A (en) Additional processor control system
JPH03189998A (en) Shift register circuit
JPS61253538A (en) Arithmetic circuit
JPS6238942A (en) Microprogram controller
JPS61246835A (en) Pattern shift circuit