JPS6278636A - Bus tracer - Google Patents

Bus tracer

Info

Publication number
JPS6278636A
JPS6278636A JP60218095A JP21809585A JPS6278636A JP S6278636 A JPS6278636 A JP S6278636A JP 60218095 A JP60218095 A JP 60218095A JP 21809585 A JP21809585 A JP 21809585A JP S6278636 A JPS6278636 A JP S6278636A
Authority
JP
Japan
Prior art keywords
bus
tracer
information processing
internal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60218095A
Other languages
Japanese (ja)
Inventor
Toru Kanazawa
亨 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60218095A priority Critical patent/JPS6278636A/en
Publication of JPS6278636A publication Critical patent/JPS6278636A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To facilitate the easy collection of data when a fault occurs on a bus by driving selectively a bus connection part to fetch the state of the bus in a system or device by a bus tracer. CONSTITUTION:When a bus 3 in an information processing system (processor) 4 is traced, a tracer part 9 delivers an active signal to a bus connection part 11 to secure an active state. Thus the part 9 can fetch the state of the bus 3 via the part 11 and a tracer bus 10. When a bus 7 of an information processing system (processor) 8 is traced, the part 9 delivers an active signal to a bus connection part 12 as well as to the part 11. Thus the parts 11 and 12 are set active and passive respectively. In such a way, the state of the bus 7 can be fetched via the part 12 and the bus 10.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数のパッケージ間をシステム内バスまた
は装置内バスで接続して構成した情報処理システムまた
は情報処理装置が複数接続して構成したシステムまたは
装置において、システム内バスまたは装置内バスの状態
を認識できるようにしたバストレーサに関するものであ
る。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an information processing system configured by connecting a plurality of packages via an internal system bus or an internal device bus, or an information processing system configured by connecting a plurality of information processing devices. The present invention relates to a bus tracer that allows the status of an intra-system bus or an intra-device bus to be recognized in a system or device.

〔従来の技術〕[Conventional technology]

従来、1つのシステムまたは装置は1つまたは複数のケ
ージによって構成していた。しかし、近時、高性能なL
SIおよびゲートアレイなどの出現によシ、情報処理シ
ステムまたは情報処理装置を構成する機前モジュールの
小形化が加速度的に進行している。そこで、1つの機能
モジュールを一枚のパッケージで構成し、このパッケー
ジ複数枚をシステム内バスまたは装置内バスで接続して
構成した情報処理システムまたは情報処理装置が脚光を
浴びている。この構成による情報処理システムまたは情
報処理装置はそれぞれ機能的に閉じたパッケージ数枚で
構成されるため、従来の複数の情報処理システムまたは
情報処理装置を1つのケージ内に納めることが可能であ
る。一方、1つの情報処理システムまたは情報処理装置
がバス構造である以上、各機能モジュールは完全あるい
はほとんどハードウェア的対等な立場となり、バス上の
障害時のデータ収集にバストレーサなどの機能が必要に
なる。
Traditionally, a system or device has consisted of one or more cages. However, recently, high-performance L
With the advent of SI, gate arrays, etc., the miniaturization of front-end modules constituting information processing systems or information processing devices is progressing at an accelerating pace. Therefore, information processing systems or information processing apparatuses in which one functional module is configured in one package and a plurality of packages are connected via an internal system bus or an internal bus have been attracting attention. Since each information processing system or information processing device with this configuration is composed of several functionally closed packages, it is possible to house a plurality of conventional information processing systems or information processing devices in one cage. On the other hand, since one information processing system or information processing device has a bus structure, each functional module is completely or almost on equal footing in terms of hardware, and functions such as a bus tracer are required to collect data in the event of a failure on the bus. Become.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の数枚のパッケージで構成した情報処理シ
ステムまたは情報処理装置に対し、1つのバストレーサ
を持つことは物量的にも、原価的にも大きなインパクト
があるという問題がある。
In contrast to the above-mentioned conventional information processing system or information processing device configured with several packages, there is a problem in that having one bus tracer has a large impact both in terms of physical quantity and cost.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るバストレーサは、情報処理システムまた
は情報処理装置のシステム内ハスまたは装置内バス間を
バス接続部を介して接続し、このバス接続部を選択的に
駆動し、システム内バスまたは装置内バスの状態をバス
トレーサに取り込むようにしたものである。
The bus tracer according to the present invention connects intrasystem buses or intradevice buses of an information processing system or information processing device via a bus connection part, selectively drives this bus connection part, and The internal bus status is captured in the bus tracer.

〔作用〕 この発明は情報処理システムまたは情報処理装置におけ
るバス上の障害時のデータ収集を容易に行なうことがで
きる。
[Operation] According to the present invention, data can be easily collected when a failure occurs on a bus in an information processing system or an information processing device.

〔実施例〕〔Example〕

図はこの発明に係るバストレーサの一実施例を示すブロ
ック図である。同図においで、1および2は例えば1つ
の機能モジュールで実現したパッケージ、3はこのパッ
ケージ1とパッケージ2との間に接続さねたシステム内
バスまたは装置内バス(以下単にシステム内バスと言う
)、4はパッケージ1および2.システム内バス3から
構成された情報処理システムまたは情報処理装置(以下
単に情報処理システムと言う)、5および6は例えば1
つの機能モジュールで実現シたパッケージ、7はこのパ
ッケージ5とパッケージ6との間に接続されたシステム
内バス、8はパッケージ5および6.システム内バス7
から構成された情報処理システム、9はトレーサ、10
はトレーサ用バス、11は前記システム内ハス3とトレ
ーサ用ハス1゜との間に設けられたバス接続部、12は
前記システム内バスTとトレーサ用バス1oとの間に設
けられたバス接続部、13は前記トレーサ部9とバス接
続部11との間に接続された信号線、14は前記トレー
サ部9とバス接続部12との間に接続された信号線、1
5は前記トレーサ部9.トレーサ用バス10.バス接続
部11および12.信号線13右よび14から構成され
たバストレーサ、16は前記情報処理システム4および
8.バストレーサ15を設けたケージである。
The figure is a block diagram showing one embodiment of the bus tracer according to the present invention. In the figure, 1 and 2 are packages realized by, for example, one functional module, and 3 is an internal system bus or an internal device bus (hereinafter simply referred to as an internal system bus) connected between package 1 and package 2. ), 4 are packages 1 and 2. An information processing system or an information processing device (hereinafter simply referred to as an information processing system) consisting of an internal system bus 3, 5 and 6 are, for example, 1
7 is an internal system bus connected between packages 5 and 6, and 8 is a package realized by two functional modules. In-system bus 7
An information processing system consisting of 9 a tracer and 10
11 is a bus connection provided between the system internal bus 3 and the tracer bus 1°; 12 is a bus connection provided between the system internal bus T and the tracer bus 1o. 13 is a signal line connected between the tracer section 9 and the bus connection section 11; 14 is a signal line connected between the tracer section 9 and the bus connection section 12;
5 is the tracer section 9. Tracer bus 10. Bus connections 11 and 12. A bus tracer 16 consisting of signal lines 13 and 14 is connected to the information processing systems 4 and 8. This is a cage provided with a bus tracer 15.

次に、上記構成によるバストレーサの動作について説明
する。まず、通常時では、バストレーサ15のトレーサ
部9はパラシーブ信号をそれぞれ信号線13を介してバ
ス接続部11に出力すると共に信号線14を介してバス
接続部12に出力する。このため、このバス接続部11
および12はそれぞれこのパラシーブ信号の入力によシ
パツシープ状態になる。したがって、システム内バス3
とトレース用バス10はパツシーブ状態のバス接続部1
1により絶縁され、同様にシステム内バス7とトレース
用バス10はパツシーブ状態のバス接続部12によシ絶
縁される。そして、情報処理システム4のシステム内バ
ス3のトレース動作ヲ行なう場合、バストレーサ15の
トレーサ部9はアクティブ信号を信号線13を介してバ
ス接続部11に出力する。このバス接続部11はこのア
クティブ信号の入力によシバツシーブ状態からアクティ
ブ状態になる。このため、トレーサ部9はシステム内バ
ス3の状態をバス接続部11およびトレーサ用バス10
を介して取シ込むことができるので、システム内バス3
の状態を認識でき、バストレース動作を行なうことがで
きる。同様にして、w報処iシステム8のシステム内バ
ス7のトレース動作を行なう場合、バストレーザ15の
ト1ノーサ部9はアクティブ信号を信号線14を介して
バス接続部12に出力する一方、パツシーブ信号を信号
IJ13を介してバス接続部11に出力する。
Next, the operation of the bus tracer with the above configuration will be explained. First, under normal conditions, the tracer section 9 of the bus tracer 15 outputs parasitic signals to the bus connection section 11 via the signal line 13 and outputs them to the bus connection section 12 via the signal line 14, respectively. Therefore, this bus connection section 11
and 12 enter the sipat sheep state by inputting this parasitic signal. Therefore, the system bus 3
and the trace bus 10 are bus connection parts 1 in passive state.
Similarly, the internal system bus 7 and the trace bus 10 are insulated by the bus connection section 12 in a passive state. When performing a trace operation on the intra-system bus 3 of the information processing system 4, the tracer section 9 of the bus tracer 15 outputs an active signal to the bus connection section 11 via the signal line 13. The bus connection section 11 changes from the active state to the active state by inputting this active signal. Therefore, the tracer unit 9 checks the status of the system bus 3 by the bus connection unit 11 and the tracer bus 10.
can be imported via the system bus 3.
The state of the bus can be recognized and bus trace operations can be performed. Similarly, when performing a trace operation on the intra-system bus 7 of the w information processing i system 8, the tracer section 9 of the bus laser 15 outputs an active signal to the bus connection section 12 via the signal line 14, while The passive signal is output to the bus connection section 11 via the signal IJ13.

このバス接続部12はこのアクティブ信号の入力によl
) ハラシープ状態からアクティブ状態になり、バス接
続部11はこのパツシーブ信号の入力によシアクチイブ
状態からパツシーブ状態になる。このため、トレーサ部
9はシステム内バス7の状態をこのバス接続部12およ
びトレーサ用バス10を介して取シ込むことができるの
で、システム内バス10の状態を認識できバストレース
動作を行なうことができる。
This bus connection section 12 is connected by inputting this active signal.
) The bus connection section 11 changes from the passive state to the active state, and the bus connection section 11 changes from the active state to the passive state by inputting this passive signal. Therefore, the tracer section 9 can receive the state of the system bus 7 via this bus connection section 12 and the tracer bus 10, so it can recognize the state of the system bus 10 and perform bus tracing operations. I can do it.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、この発明に係るバストレー
サによればバス接続部を選択的に駆動することによシ、
そのバス接続部に接続されたシステム内バスまたは装置
内バスの状態をトレーサ部に取り込むことができるので
、システムまたは装置に対する物量的、原価的なインパ
クトを最小限にすることができる効果がある。
As explained above in detail, according to the bus tracer according to the present invention, by selectively driving the bus connection part,
Since the status of the system internal bus or device internal bus connected to the bus connection section can be captured into the tracer section, there is an effect that the impact on the system or device in terms of quantity and cost can be minimized.

【図面の簡単な説明】[Brief explanation of drawings]

図はこの発明に係るバストレーサの一実施例を示すブロ
ック図である。 1および2・・・・パッケージ、3@・・・システム内
バスまたは装置内バス、4・・・・情報処理システムま
たは情報処理装置5.5および6・・・・パッケージ、
7e*争・システム内ハスまたは装置内バス、8φ−・
φ情報処理システムまたは情報処理装置、9−・−−ト
レーサ部、10**@ψトレーサ用バス、11および1
2拳1111Qバス接続部、13および14・・・・信
号線、150.・、ハストレーサ、16・争・・ケージ
The figure is a block diagram showing one embodiment of the bus tracer according to the present invention. 1 and 2...Package, 3@...Internal system bus or device internal bus, 4...Information processing system or information processing device 5.5 and 6...Package,
7e*Conflict・Lotus in the system or bus in the device, 8φ-・
φ information processing system or information processing device, 9---tracer section, 10**@ψ tracer bus, 11 and 1
2 fists 1111Q bus connection section, 13 and 14...signal line, 150.・, Hastracer, 16・War・Cage.

Claims (1)

【特許請求の範囲】[Claims] 複数のパッケージ間をシステム内バスまたは装置内バス
で接続して構成した情報処理システムまたは情報処理装
置が複数接続して構成したシステムまたは装置において
、前記情報処理システムまたは情報処理装置のシステム
内バスまたは装置内バス間にバス接続部を設け、このバ
ス接続部をトレーサ部によりアクティブ状態からパツシ
ーブ状態に、あるいはパツシーブ状態からアクティブ状
態に制御することにより、システム内バスまたは装置内
バスの状態をバス接続部およびトレーサ用バスを介して
トレーサ部に入力させ、その状態を認識できるようにし
たことを特徴とするバストレーサ。
In an information processing system configured by connecting multiple packages via an internal system bus or an internal device bus, or a system or device configured by connecting multiple information processing devices, an internal system bus or an internal bus of the information processing system or information processing device By providing a bus connection between the internal buses of the device and controlling this bus connection from the active state to the passive state or from the passive state to the active state by the tracer unit, the state of the system internal bus or the internal bus of the device can be changed to a bus connection. A bus tracer characterized in that input is made to the tracer part via the tracer part and the tracer bus, and the state thereof can be recognized.
JP60218095A 1985-10-02 1985-10-02 Bus tracer Pending JPS6278636A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60218095A JPS6278636A (en) 1985-10-02 1985-10-02 Bus tracer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60218095A JPS6278636A (en) 1985-10-02 1985-10-02 Bus tracer

Publications (1)

Publication Number Publication Date
JPS6278636A true JPS6278636A (en) 1987-04-10

Family

ID=16714550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60218095A Pending JPS6278636A (en) 1985-10-02 1985-10-02 Bus tracer

Country Status (1)

Country Link
JP (1) JPS6278636A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11161544B2 (en) 2018-05-31 2021-11-02 Bombardier Recreational Products Inc. Rear steering assembly for a vehicle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11161544B2 (en) 2018-05-31 2021-11-02 Bombardier Recreational Products Inc. Rear steering assembly for a vehicle

Similar Documents

Publication Publication Date Title
JPS6450150A (en) Fault tolerant digital data processor with improved input/output controller
CN100583819C (en) Integrated circuit and method for packet switching control
JPH06290157A (en) Net
JPS6278636A (en) Bus tracer
JPH02294862A (en) Computer with a plurality of plug-in modules
RU2775703C1 (en) Multi-channel apparatus for machine-to-machine direct memory access
JPS6347106Y2 (en)
JPH07104795B2 (en) Error detection method
JPH02165335A (en) Knowledge base computer system
JPS63305395A (en) Voice data registration for voice recognition registration response system
JPH0350604A (en) Multi-sequence controller
JPS60180050U (en) Common bus line occupancy control device
JPS58134719U (en) Man-machine interface instrument
JPH05347610A (en) Bus interface circuit
JPH11340415A (en) Multiple device integrated circuit package with feedthrough connection
JPH03163654A (en) Data communication system
JPS60166051U (en) Input/output control system for information transmission equipment
JPS6410377A (en) Inter-module communication system
JPS62251954A (en) Data communication processor
JPS62200947A (en) Bus repeater
JPS6257026A (en) Firmware load system
JPS63104155A (en) Electronic computer
JPH04105738U (en) data transmission circuit
JPH04336603A (en) Numerical controller provided with external connector separated for each destination
JPH10307803A (en) Real time communication system in parallel distribution control