JPS6277060A - 電圧逓倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は複数個のダイオード及びコンデンサを組合わ
せて構成され、交流入力を整流逓倍して高電圧を発生す
る電圧逓倍回路に関する。

［発明の技ｔｆｊ的背円とその問題点］電圧を発生する
電圧逓倍回路が種々考えられている。第２図にその構成
例を示す。

第２図において、王はトランスであり、このトランスＴ
の一次巻線ｎ１には交流電ＩＡが接続される。このトラ
ンスＴの二次巻線ｎ２には中点タップが設けられている
。ここで、二次巻線ｎ２の両側の端子及び中点タップを
それぞれ第１乃至第３の入力端ａ、ｂ、ｃとする。尚、
第３の入力端Ｃは接地される。また、この第３の入力端
Ｃと出力端にとの間には複数１［１ｉ！（ここでは８個
）のダイオードＤ１〜Ｄ８を整流の向きが同一となるよ
うに直列、に接続したダイオード回路が接続される。

すなわち、ダイオードＤ１のアノードが第３の入力端Ｃ
に接続され、ダイオードＤ８のカソードが出力端ｋに接
続される。ここで、上記ダイオード回路の各ダイオード
接続点をそれぞれｄ〜ｊとする。

上記第１の入力端ａとダイオードＤ７　、Ｄ８の接続点
ｊとの間にはコンデンサＣ１〜Ｃ３を直列に接続した第
１のコンデンサ回路が接続される。

そして、コンデンサＣＩ　、Ｃ２、Ｃ３はそれぞれａ−
ｄ、　ｄ−ａ、　ｇ−ｊｓに接続される。上記第２の入
力端すとダイオード［）ｆ３．［）７の接続点ｉとの間
にはコンデンサＣ４、Ｃ５を直列接続した第２のコンデ
ンサ回路が接続される。そして、コンデンサＣ４、Ｃ５
はそれぞれｂ−ｆ’、ｆ−ｉ間に接続される。上記第３
の入力端Ｃと出力端にとの間にはコンデンサ０６〜Ｃ８
を直列接続した第３のコンデンサ回路が接続される。そ
して、コンデンサＣ６，Ｃ７，Ｃ８はそれぞれｃ−ｅ、
ｅ−ｈ、ｈ−に間に接続される。尚、出力端には負荷Ｒ
を介して接地される。

このような構成の電圧逓倍回路は、例えばトランスＴの
一次巻線ｎ１に交流電源Ａからの方形波交流電圧が印加
され、二次巻線ｎ２の第１及び第２の入力端ａ、ｂ間に
±２ＥＶの電圧が交互に発生したとすれば、ダイオード
回路の各ダイオードによって決定される充電ループ毎に
、第１及び第２のコンデンサ回路の各コンデンサ０１〜
Ｃ５の充電電圧にトランスＴのａ−Ｃ間、ｂ−ｃ間また
はａ−ｂ間に発生する電圧を加算した電圧が第３のコン
デンサ回路のコンデンサＣ６〜Ｃ８に充電され、結果的
に１０Ｅの電圧を発生することができるものである。こ
の構成は逓倍率が高く、またトランスＴ１．：要求され
る耐電圧を大幅に軽減できるという利点を有している。

また、出力リップルを小さくするために、第３図に示す
ような両波整流形の電圧ｊ重信・回路もある。

この回路１ニ一般に両波整流形コツククロフト・ウオル
トン回路と称されている。尚、第３図において、第２図
と同一部分には同一符号を付して示す。

第３図において、前記第１乃至第３の入力端ａ〜Ｃには
それぞれ複数個（ここでは５個）のコンデンサをそれぞ
れ直列接続してなる第１乃至第３のコンデンサ回路が接
続されている。ここで、第１のコンデンサ回路の各コン
デンサＣ１１〜０１５間の接続点を入力端側から順にｄ
−Ｑとし、さらにコンデンサＣ１５の終端をｈとする。

また、第２のコンデンサ回路の各コンデンサ０１６〜０
２０間の接続点を入力端側から順にｉ−λとし、さらに
コンデンサＣ２０の終端をｍとする。ざらに、第３のコ
ンデンサ回路の各コンデンサ０２１〜０２５間の接続点
を入力端側から順にｎ〜ｑとし、さらにコンデンサＣ２
５の終端をｒとする。上記各コンデンサ０１１〜Ｃ２５
の各接続点に対し、ｃ−ｄ−ｎ−ｉ−ｃ間にはそれぞれ
ダイオードＤ１１〜Ｄ１４がブリッジ接続され、同様に
ｎ−ｅ−０−ｊ−ｎ間、ｏ−ｆ−ｐ−に−ｏ間、ｐ−Ｑ
−Ｑ−Ｍ−１Ｄ間、ｑ−ｈ−ｒ−ｍ−０間にはそれぞれ
ダイオード［）１５〜［）＋８、［］４９〜［）２２、
Ｄ２３〜［）２６、［）２７〜［）３０がブリッジ接続
されている。そして、出力端及び接地間には負荷Ｒが接
続されている。

このような構成の電圧逓倍回路では、全てのコンデンサ
を同一容量Ｃ［Ｆ］とした場合、回路の出力電圧は次の
ような設計計算式が知られており、種々の文献に記され
かつ実用化されている。

・・・（１） 但し、［：ｏｕｔ：出力電圧［Ｖ］ Ｅｉｎ：入力電圧［Ｖ］ ｎ　　；逓倍段数 Ｉ　　；負荷電流［Ａ］ Ｃ；単位コンデンサの容量［Ｆ］ ｆ　　：入力周波数［ＨＩ３ 一方、コンバータ技術の発展により、交流電源のｖＪ作
同周波数年々高周波化されつつある。このため、上記の
ような電圧逓倍回路の入力にも高周波電源が使用できる
ようになり、この回路の有用性はますます高まっている
。したがって、この電圧逓倍回路に対する技術的要求も
より高度なものになりつつあるが、この種の電圧逓倍回
路（ま等肺内部インピーダンスが比較的高く、力１つ発
生電圧の立上がりもかなり時間を要するばかりでなく、
出力リップルが大きく、負？ｉＦｉ電流による電圧降下
が大きい等の問題があり、早急にこれらの問題力く改善
されることが望まれている。

［発明の目的］ この発明は上記のような事情を考慮してなされたもので
、出力電圧の立上がり時間が短く、出力リップルが少な
く、負荷Ｎ流による電圧降下の少ない、極めて高性能な
電圧′４倍回路を提供することを目的とする。

［発明の概要コ すなわち、この発明に係る電圧逓倍回路（ま、任意の電
位点に接続されかつ前記電位点に対し互Ｃ１に逆相等電
圧を発生する第１及び第２の交流源と、複数個のダイオ
ードを整流の向きが同じ（こなるように直列接続してな
るダイオード回路と、このり゛イオード回路の両端に少
なくとも１個のコンデンサを出力コンデンサとして並列
に接続すると共にこの出力コンデンサが複数のコンデン
サからなる場合にはコンデンサ相互間の接続点が前記ダ
イオード回路の第１のダイオード相互間の接続点に接続
してなる第１のコンデンサ回路と、複数個のコンデンサ
を直列に接続してなり直列コンデンサの接続点が前記ダ
イオード回路の第２のダイオード相互間の接続点に接続
してなる第２のコンデンサ回路と、複数個のコンデンサ
を直列に接続してなり直列コンデンサの接続点が前記ダ
イオード回路第３のダイオード相互間の接続点に接続し
てなる第３のコンデンサ回路とを有し、前記第１及び第
２の交′ａ源の出力電圧を整流逓倍して出力端に高電圧
を発生させるものにおいて、前記タイオード回路の一方
端及び前記電位点間、前記第１及び第２の交流源の各出
力端及び前記第２及び第３のコンデンサ回路の各一方端
間にそれぞれ第１乃至第３のコンデンサを介在させ、前
記第１の交流電源の出力端及び前記第３のコンデンサの
出力端間に第１のダイオードを介在させ、前記第２の交
流源の出力端及び前記第２のコンデンサの出力端間（こ
第２のダイオードを介在させ、前記第２及び第３のコン
デンサの各出力端及び前記第１のコンデンサの出力端間
にそれぞれ第３及び４のダイオードを介在させ、前記第
１乃至第４のダイオードを前記ダイオード回路の各ダイ
オードと整流の向きカー同一となるように接続した入・
力段と、前記第１のコンデンサ回路の出力端に接続され
たコンデンサに対して４個のダイオードをブリ・ノシ接
続しこのダイオードブリッジ回路の２つの入力９さをそ
れぞれ前記第２及び第３のコンデンサ回路の各出力端と
接続してブリッジ形整流回路を形成した出力段とを具備
したことを特徴とするものである。

［発明の実施例１ 以下、第１図を参照してこの発明の一実施例を詳細に説
明する。但し、第１図において、第２図と同一部分には
同一符号を付して示し、ここでｔよ異なる部分について
のみ述べる。

第１図はそのｂ１成を示すもので、前記第２の入万端す
と前記第２のコンデンサ回路のコンデンサＣ４の入力端
との間にはコンデンサＣａが介在されている。ここで、
このコンデンサＣａと０４との接続点をりとする。一方
、前記ダイオード回路のダイオードＤ１のアノードは第
２の入力端すに接続されている。また、第１の入力端ａ
と上記接続点λとの間にはダイオードＤａが接続され、
ざらにρ−ｅ間にはダイオードＤｂが接続されている。

上記ダイオードＤａ　、Ｄｂは前記ダイオード回路の各
ダイオードＤ１〜Ｄ８と整流の向きが同１；どなるよう
になされている。

また、前記ダイオード回路のダイオードＤ８は除去され
、代わって前記接続点ｊが出力端となっている。そして
、ダイオードＤ６．Ｄ７にはダイオード［）ｃ、［）ｄ
の直列回路が並列に接続されている。ここで、ダイオー
ドｐｃ、Ｄｄの接続点をｍとする。一方、前記第１のコ
ンデンサ回路のコンデンサＣ３の出力端は接続点ｉに接
続され、第２のコンデンサ回路のコンデンサＣ５の出力
端は上記接続点ｍに接続されている。

すなわち、上記構成において、ダイオードＤ１゜［）ａ
は第１及び第２の入力端ａ、ｂとコンデンサＣＩ　、Ｃ
ａの両端に、互いに交差するようにたすきがげに接続さ
れ、Ｄ２　、ＤｂはコンデンサＣ１゜Ｃａの各出力端ｄ
、ｆｆｉと出力用のコンデンサＣ６の出力端ｅとの間に
接続されている。また、ダイオードＤ６　、Ｄ７　、Ｄ
ｃ　、Ｄｄはｉｌｍを入力端とするダイオードブリッジ
整流回路を構成している。つまり、この電圧逓倍回路は
、第２図に示した回路が半波整流的な要素を含んでいる
のに対し、入力段及び出力段に全波整流回路を有してい
る。

そこで、上記のように構成した電圧逓倍回路ついて、第
２図及び第３図に示した回路と比較したところ、以下の
ような浸れた効果を発揮することがわかった。以下、そ
の具体例について説明する。

まず、各回路の第１及び第３の入力端ａ−Ｃ間、第２及
び第３の入力端ｂ−ｃ間にはそれぞれ４０００　［Ｖ］
の電圧振幅を持つ対称方形波の電圧が印加されるものと
し、各コンデンサの容量は全て１０００［ＰＦ］とし、
負荷抵抗をＲ［ＭΩコとして、無負荷出力電圧４０［Ｋ
Ｖ］を得るときの、負荷時出力電圧、電圧降下、リップ
ル電圧、立上がり時間（負荷窓常時電圧の９０％に達す
るまでの時間）、コンデンサ個数、ダイオード個数につ
いて各回路毎に調べたところ、以下の表に示すようにな
った。

以上の表から明らかなように、上記構成による電圧逓倍
回路においては、従来の第２図に示した回路に比べて、
電圧逓倍率は但いが、負荷電流による電圧降下は曝めて
少な（、約半分に減少し、リップル電圧も約半分に１７
％減少しており、しかも電圧の立上がりはわずか０．８
　［ｍｓｌと８０％になっている。さらに、その回路構
成部品においても、コンデンサ２個、ダイオード３個の
増加に過ぎない。また、従来最もリップル電圧が小さく
なる回路として代表される第３図に示した両波整流形コ
ツククロフト・ウォルｌ−ン回路と比較しても、電圧逅
倍率はやや低い（９０％）ものの、電圧降下は１．／３
近くにまで減少しており、負荷時出力電圧はほぼ同じに
なっている。さらに、リップル電圧についても約１／３
と極めて低リップルが実現される。そして、電圧の立上
がり時間は約１／３に激減しており、しかも構成部品の
点数はほぼ半分である。

このような高性能化が実現された理由を考えると、この
種の電圧逓倍回路は出力端から入力端に向かってコンデ
ンサの放電深度が深まることが知られており、また出力
における電圧降下については入力端に最も近いコンデン
サの放電深度による電圧降下が大幅に影響することも回
路解析によって明らかにされている。そして、その割合
は逓倍段数をｎとすれば、ｎ２に比例した直になること
も確められている。

今、上記回路を見ると、入力端に最も近いコンデンサは
入力電圧周波数の半周期毎に電荷の供給を受けることが
わかる。これに対し、第２図に示した回路では一周期毎
の供給となる。従って、入力端に最も近いコンデンサの
電圧降下は第２図の回路の１／２となる。さらに、出力
段がブリッジ形整流回路構成となっているため、負荷に
対する電流供給が入力交流源の全周期に渡って効果的に
行われ、電圧降下は極めて少ない。一方、第３図に示し
た両波整流形コッククロッ［−・つ４ルトン回路も入力
端に最も近いコンデンサの入力交流源からの電荷供給が
半周期毎であり、負荷電流を入力交流源の全期間に渡っ
て効果的に供給されるが、この回路の電圧逓倍率は第２
図の回路の１／′２であるから、逓倍段数の増加に伴っ
て出力の電圧降下及び立上がりに不利な影響が与えられ
る。

したがって、上記のように構成した電圧逓信回路は、第
２図の回路の高逓倍率性に第３図の回路の低リツプル性
を付加したものとなり、電圧降下が少なく、また立上が
り時間が短いという極めて優れた出力特性を有し、しか
も部品点数もさほど増加する必要がないという利点を有
している。

尚、上記入力段と出力段の回路構成が維持される限り、
その中間の電圧逓倍段数をいかに増大させても同様な効
果が得られることは特に説明を要さない所である。その
他、この発明の要旨を逸脱しない範囲で種々変形しても
実施可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、出力電圧の立上
がり時間が短く、出力リップルが少なく、負荷電流によ
る電圧降下の少ない、極めて高性能な電圧逓倍回路を提
供することができる。

【図面の簡単な説明】

第１図はこの発明に係る電圧逓倍回路の一実施例を示す
回路構成図、第２図及び第３図はそれぞれ従来の電圧逓
信回路の構成を示す回路図である。 Ａ・・・交流電源、Ｔ・・・トランス、ｎｌ・・・−次
巻線、ｎ２・・・二次巻線、Ｄ１〜Ｄ８　、Ｄａ−Ｄｄ
・・・ダイオード、Ｃ１〜Ｃ８、Ｃａ・・・コンデンサ
、Ｒ・・・負荷。

Claims (1)

【特許請求の範囲】
1. 任意の電位点に接続されかつ前記電位点に対し互いに逆
   相等電圧を発生する第１及び第２の交流源と、複数個の
   ダイオードを整流の向きが同じになるように直列接続し
   てなるダイオード回路と、このダイオード回路の両端に
   少なくとも１個のコンデンサを出力コンデンサとして並
   列に接続すると共にこの出力コンデンサが複数のコンデ
   ンサからなる場合にはコンデンサ相互間の接続点が前記
   ダイオード回路の第１のダイオード相互間の接続点に接
   続してなる第１のコンデンサ回路と、複数個のコンデン
   サを直列に接続してなり直列コンデンサの接続点が前記
   ダイオード回路の第２のダイオード相互間の接続点に接
   続してなる第２のコンデンサ回路と、複数個のコンデン
   サを直列に接続してなり直列コンデンサの接続点が前記
   ダイオード回路第３のダイオード相互間の接続点に接続
   してなる第３のコンデンサ回路とを有し、前記第１及び
   第２の交流源の出力電圧を整流逓倍して出力端に高電圧
   を発生させる電圧逓倍回路において、前記ダイオード回
   路の一方端及び前記電位点間、前記第１及び第２の交流
   源の各出力端及び前記第２及び第３のコンデンサ回路の
   各一方端間にそれぞれ第１乃至第３のコンデンサを介在
   させ、前記第１の交流電源の出力端及び前記第３のコン
   デンサの出力端間に第１のダイオードを介在させ、前記
   第２の交流源の出力端及び前記第２のコンデンサの出力
   端間に第２のダイオードを介在させ、前記第２及び第３
   のコンデンサの各出力端及び前記第１のコンデンサの出
   力端間にそれぞれ第３及び４のダイオードを介在させ、
   前記第１乃至第４のダイオードを前記ダイオード回路の
   各ダイオードと整流の向きが同一となるように接続した
   入力段と、前記第１のコンデンサ回路の出力端に接続さ
   れたコンデンサに対して４個のダイオードをブリッジ接
   続しこのダイオードブリッジ回路の２つの入力端をそれ
   ぞれ前記第２及び第３のコンデンサ回路の各出力端と接
   続してブリッジ形整流回路を形成した出力段とを具備し
   たことを特徴とする電圧逓倍回路。