JPS6328268A - コツククロフト・ウオルトン型電圧逓倍回路 - Google Patents
コツククロフト・ウオルトン型電圧逓倍回路Info
- Publication number
- JPS6328268A JPS6328268A JP16923186A JP16923186A JPS6328268A JP S6328268 A JPS6328268 A JP S6328268A JP 16923186 A JP16923186 A JP 16923186A JP 16923186 A JP16923186 A JP 16923186A JP S6328268 A JPS6328268 A JP S6328268A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- circuit
- rectifying means
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 239000000284 extract Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 241001674044 Blattodea Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は複数個のコンデンサ及び整流’ｌｈ（を組合
わせ、交流入力電圧から自流高’／１ｉｆｆを百６コツ
クク［］フｉ〜・ウオルトン型電圧逓イ８回路（、：係
り、特に出力インピータンスの低減を図６１−）の１．
−関する。
わせ、交流入力電圧から自流高’／１ｉｆｆを百６コツ
クク［］フｉ〜・ウオルトン型電圧逓イ８回路（、：係
り、特に出力インピータンスの低減を図６１−）の１．
−関する。
（従来の技術）
従来より、コツククロフト・つ４ル［・ン型電Ｕ逓倍回
路は交流入力電圧から直流高′＃ｉ汀を得る手段として
効率良く有効であり、よく用いられている。この電圧逓
倍回路の基本回路について、第３図を参照して説明づる
。
路は交流入力電圧から直流高′＃ｉ汀を得る手段として
効率良く有効であり、よく用いられている。この電圧逓
倍回路の基本回路について、第３図を参照して説明づる
。
すなわら、第３図に示づ」ツククロッ１〜・つＡルトン
型電圧逓倍回路は、交流電源「〕。の両端にそれぞれ同
容量の同数（ここでは４個づつ）のコンデンサをらよつ
れつ接続しでなる第１の〕ンデンサ回路（ＣＩ 、 Ｃ
３、Ｃ５、Ｃ７）及び第２のコンデンサ回路（Ｃ２、Ｃ
４、Ｃ（ｉ 、 Ｃ８）を接続し、この第１及び第２の
」ンデンサ回路の互いに対応する各段のコンデンサ出力
端間にそれぞれ整流方向が同一となるようにダイオード
Ｄ２゜Ｄ４ 、Ｄ６ 、Ｄ８を接続するど共に、第２の
コンデンサ回路の各段のコンデンサ人ツノ端及び該段に
対応する第１のコンデンサ回路の各段の］ンデンサ出力
端間にそれぞれ前記ダ、イオードＤ２ 、 Ｄ４ 。
型電圧逓倍回路は、交流電源「〕。の両端にそれぞれ同
容量の同数（ここでは４個づつ）のコンデンサをらよつ
れつ接続しでなる第１の〕ンデンサ回路（ＣＩ 、 Ｃ
３、Ｃ５、Ｃ７）及び第２のコンデンサ回路（Ｃ２、Ｃ
４、Ｃ（ｉ 、 Ｃ８）を接続し、この第１及び第２の
」ンデンサ回路の互いに対応する各段のコンデンサ出力
端間にそれぞれ整流方向が同一となるようにダイオード
Ｄ２゜Ｄ４ 、Ｄ６ 、Ｄ８を接続するど共に、第２の
コンデンサ回路の各段のコンデンサ人ツノ端及び該段に
対応する第１のコンデンサ回路の各段の］ンデンサ出力
端間にそれぞれ前記ダ、イオードＤ２ 、 Ｄ４ 。
Ｄ６．Ｄ８と整流方向がＬυ−となるようにゲ、イオー
ドＤＩ 、Ｄ３ 、Ｄ５ 、Ｄ７を接続してダイオード
直列回路を構成したものである。つまり、各コンデンサ
０１〜Ｃ８の接続点をそれぞれａ〜ｊとプるど、ｂ−ｃ
、ｃ−ｄ、ｄ−ｅ、ｅ−１’、ｆ−Ｑ、Ｑ−ｈ、ｈ−ｉ
、ｉ−ｊの各間にイれ−そ゛れダイオードＤ１〜Ｄ８が
順Ｉｊ向に接続されており、これらのダイオード１）１
〜Ｄ８により全流電ＲＰ ｃの出力が反転ザる１口に〕
ンデンリの充電経路を変えてＣ１，Ｃ２、Ｃ３、・・・
の順に充電していくようにしたものである。このとき、
各コンデンサの充電量は、全流電’ｉｌｊ Ｐ ｃの出
力電圧を十Ｅ［Ｖ］とスルと、最終的にＣ１がＥ ［Ｖ
Ｌ ０２〜Ｃ８が２Ｅ ［Ｖ］となるので、この電圧逓
倍回路の出力電圧は８Ｅ ［Ｖ］となる。つまり、コッ
ククロッ１〜・ウオルトン型電圧逓倍回路の出力電圧は
交流入力電圧に逓信段数の２倍を乗じたものどなる。
ドＤＩ 、Ｄ３ 、Ｄ５ 、Ｄ７を接続してダイオード
直列回路を構成したものである。つまり、各コンデンサ
０１〜Ｃ８の接続点をそれぞれａ〜ｊとプるど、ｂ−ｃ
、ｃ−ｄ、ｄ−ｅ、ｅ−１’、ｆ−Ｑ、Ｑ−ｈ、ｈ−ｉ
、ｉ−ｊの各間にイれ−そ゛れダイオードＤ１〜Ｄ８が
順Ｉｊ向に接続されており、これらのダイオード１）１
〜Ｄ８により全流電ＲＰ ｃの出力が反転ザる１口に〕
ンデンリの充電経路を変えてＣ１，Ｃ２、Ｃ３、・・・
の順に充電していくようにしたものである。このとき、
各コンデンサの充電量は、全流電’ｉｌｊ Ｐ ｃの出
力電圧を十Ｅ［Ｖ］とスルと、最終的にＣ１がＥ ［Ｖ
Ｌ ０２〜Ｃ８が２Ｅ ［Ｖ］となるので、この電圧逓
倍回路の出力電圧は８Ｅ ［Ｖ］となる。つまり、コッ
ククロッ１〜・ウオルトン型電圧逓倍回路の出力電圧は
交流入力電圧に逓信段数の２倍を乗じたものどなる。
ところが、この電圧逓倍回路は負ｖＪ電流による電圧降
下が大きく、実際には上記のような出力電圧（Ｊ得られ
ない。一般に、上記電圧逓倍回路に負荷Ｒｃを接続して
負荷電流■を供給したとき、入力電圧をＦｉｎ、逓倍段
数をｎ、各コンデンサの容量をＣ１入力電圧の周波数を
ｆとすると、出力電圧（最大値）Ｆｏｕｔは次式で求め
られる。
下が大きく、実際には上記のような出力電圧（Ｊ得られ
ない。一般に、上記電圧逓倍回路に負荷Ｒｃを接続して
負荷電流■を供給したとき、入力電圧をＦｉｎ、逓倍段
数をｎ、各コンデンサの容量をＣ１入力電圧の周波数を
ｆとすると、出力電圧（最大値）Ｆｏｕｔは次式で求め
られる。
すなわち、（１）式の第２項が負荷電流Ｉによる電圧降
下分である。例えば、Ｅｉｎ＝１００ ［Ｖ］、 ｎ−
４、Ｃ＝０．１ ［μＦ］、ｆ＝５０ ［Ｈｚ］、Ｒ，
＝１０［Ｍｏ２としたとき、出力電圧［０１１ｔは４０
０［Ｖ］、出力電流１ｆ；ｔ４０［／ｊＡ］となる。こ
の電圧効果分は出力インピーダンスの増大を息味する。
下分である。例えば、Ｅｉｎ＝１００ ［Ｖ］、 ｎ−
４、Ｃ＝０．１ ［μＦ］、ｆ＝５０ ［Ｈｚ］、Ｒ，
＝１０［Ｍｏ２としたとき、出力電圧［０１１ｔは４０
０［Ｖ］、出力電流１ｆ；ｔ４０［／ｊＡ］となる。こ
の電圧効果分は出力インピーダンスの増大を息味する。
上記のことから明らかなように、コツククロフト・ウォ
ル１〜ンを電圧逓倍回路は、その逓倍段数を増大させる
と逓イ８段数のほぼ３乗に比例して出力インピーダンス
が増大する性質を持っているため、負荷電流が大きいｉ
合には相当な電圧降下を見込んでおかなければならない
。
ル１〜ンを電圧逓倍回路は、その逓倍段数を増大させる
と逓イ８段数のほぼ３乗に比例して出力インピーダンス
が増大する性質を持っているため、負荷電流が大きいｉ
合には相当な電圧降下を見込んでおかなければならない
。
（発明が解決しようとする問題点）
この発明は、従来の回路構成では逓ｆＦ５段数の増大に
応じて出力インピーダンスが逓信段数のほぼ３乗に比例
して増大するため、負荷電流によるＮ圧降下が大きいと
いう問題を改善するためになされたもので、出力インピ
ーダンスが低く、これによって負荷電流による電圧降下
が小さく、極めて効率の高い］ツクク［１フト・つ４ル
１−ン型電圧逓倍回路を提供とすることを目的とする。
応じて出力インピーダンスが逓信段数のほぼ３乗に比例
して増大するため、負荷電流によるＮ圧降下が大きいと
いう問題を改善するためになされたもので、出力インピ
ーダンスが低く、これによって負荷電流による電圧降下
が小さく、極めて効率の高い］ツクク［１フト・つ４ル
１−ン型電圧逓倍回路を提供とすることを目的とする。
［発明の構成］
（問題点を解決するための手段）
すなわら、この発明に係るコツククロフト・つＡルトン
型電圧逓倍回路は、それぞれ複数個のコンデンサを直列
接続してなる第１及び第２のコンデンサ回路と、この第
１及び第２のコンデンサ回路の互いに対応する各段のコ
ンデンサ出力端間にそれぞれ整流方向が同一となるよう
に第１の整流手段を接続すると共に前記第２のコンデン
サ回路の各段のコンデンサ入力端及び該段に対応する前
記第１のコンデンサ回路の各段のコンデンサ出力端間に
それぞれ前記第１の整流手段と整流方向が同一となるよ
うに第２の整流手段を接続してなる整流手段の直列回路
とからなり、前記第１及び第２のコンデンサ回路の各入
力端に交流電圧を印加して任意の］ンデン→ノ出力端か
ら入力電圧の逓倍電圧を取出すものにおいて、前記第１
及び第２の整流手段の導通時間をそれぞれ所定時間づつ
ずらして各整流手段が前記交流電圧の絶対値が最大値と
なった後に導通状態となるように制皿する導通タイミン
グ制御手段を具備して構成される。
型電圧逓倍回路は、それぞれ複数個のコンデンサを直列
接続してなる第１及び第２のコンデンサ回路と、この第
１及び第２のコンデンサ回路の互いに対応する各段のコ
ンデンサ出力端間にそれぞれ整流方向が同一となるよう
に第１の整流手段を接続すると共に前記第２のコンデン
サ回路の各段のコンデンサ入力端及び該段に対応する前
記第１のコンデンサ回路の各段のコンデンサ出力端間に
それぞれ前記第１の整流手段と整流方向が同一となるよ
うに第２の整流手段を接続してなる整流手段の直列回路
とからなり、前記第１及び第２のコンデンサ回路の各入
力端に交流電圧を印加して任意の］ンデン→ノ出力端か
ら入力電圧の逓倍電圧を取出すものにおいて、前記第１
及び第２の整流手段の導通時間をそれぞれ所定時間づつ
ずらして各整流手段が前記交流電圧の絶対値が最大値と
なった後に導通状態となるように制皿する導通タイミン
グ制御手段を具備して構成される。
６一
（作用）
つまり、上記構成によるコッククロッ］へ・ウオルトン
型電圧逓倍回路は、第１及び第２の整流手段の導通時間
をそれぞれ所定時間づつずらし、入力電圧の絶対値が最
大値になった後に第１及び第２の整流手段を順次導通さ
せ、各コンデンサ間に生ずる電流経路を調整することに
よって出力電圧を増大させる。
型電圧逓倍回路は、第１及び第２の整流手段の導通時間
をそれぞれ所定時間づつずらし、入力電圧の絶対値が最
大値になった後に第１及び第２の整流手段を順次導通さ
せ、各コンデンサ間に生ずる電流経路を調整することに
よって出力電圧を増大させる。
（実施例）
以下、第１図及び第２図を参照してこの発明の詳細な説
明する。但し、第１図及び第２図において第３図と同一
部分には同−符号を（＝Ｊ して示し、その説明を省略
づる。
明する。但し、第１図及び第２図において第３図と同一
部分には同−符号を（＝Ｊ して示し、その説明を省略
づる。
第１図は第３図に示したコッククロッ１〜・ウオルトン
型電圧逓倍回路にこの発明を適用した場合の構成を示し
ている。すなわち、この’ｔＨ）Ｅ Ｍ倍回路は、前記
ダイオードＤ１〜Ｄ８に代わってサイリスタ８１〜Ｓ８
を用い、各サイリスク＄１〜Ｓ８の導通をトリ力パルス
発生器ＰＧににって制御するようにしたものである。こ
こでは交流電源Ｐｃとして特に矩形波出力のものを使用
している。
型電圧逓倍回路にこの発明を適用した場合の構成を示し
ている。すなわち、この’ｔＨ）Ｅ Ｍ倍回路は、前記
ダイオードＤ１〜Ｄ８に代わってサイリスタ８１〜Ｓ８
を用い、各サイリスク＄１〜Ｓ８の導通をトリ力パルス
発生器ＰＧににって制御するようにしたものである。こ
こでは交流電源Ｐｃとして特に矩形波出力のものを使用
している。
上記構成（こおいて、以下の実験を行なった。まず、入
力電圧が正極性となった時点で入力端から一番遠いサイ
リスクＳ８を導通させ、順に３６゜Ｓ４ 、Ｓ２をそれ
ぞれ１［ｍｓ］づつ遅らせて導通させ、次に入力電圧が
負極性となった時点でサイリスタＳ７を導通させ、順に
８５ 、８３ 、８１をそれぞれ１ ［ｍｓ］づつ遅ら
せて導通させる。
力電圧が正極性となった時点で入力端から一番遠いサイ
リスクＳ８を導通させ、順に３６゜Ｓ４ 、Ｓ２をそれ
ぞれ１［ｍｓ］づつ遅らせて導通させ、次に入力電圧が
負極性となった時点でサイリスタＳ７を導通させ、順に
８５ 、８３ 、８１をそれぞれ１ ［ｍｓ］づつ遅ら
せて導通させる。
ぞして、各回路定数を従来例で説明した場合と同様に、
Ｅｉｎ＝ １００ ［Ｖ］ 、ｎ＝４、Ｃ＝０．１［μ
Ｆ］、ｆ＝５０ ［Ｈ２］、ＲＬ ＝１０ ［ＭΩ］と
したところ、出力電圧Ｅｏｕｔは６００ ［Ｖ］、出力
電流Ｉ【よ６０［μＡ］に増加した。このことを出力イ
ンピーダンスの変化として見ると、第３図に示した回路
では１０［ＭＥＧΩコであったのに対し、この回路では
３．３ ［ＭＥＧΩ］となり、はば１ｚ’３Ｌこ激減し
たことを意味する。このｙＡ象は、従来の回路構成では
入力電圧の電圧上昇あるい（ま下降に応じて各ダイオー
ドがそれぞれ順次導通していたのに対し、この回路では
入力電圧の絶対値が最大値になった後にサイリスタ８１
〜Ｓ８が順次導通するため、各コンデンサ間に生ずる電
流経路が大幅に異なるようになったためである。
Ｅｉｎ＝ １００ ［Ｖ］ 、ｎ＝４、Ｃ＝０．１［μ
Ｆ］、ｆ＝５０ ［Ｈ２］、ＲＬ ＝１０ ［ＭΩ］と
したところ、出力電圧Ｅｏｕｔは６００ ［Ｖ］、出力
電流Ｉ【よ６０［μＡ］に増加した。このことを出力イ
ンピーダンスの変化として見ると、第３図に示した回路
では１０［ＭＥＧΩコであったのに対し、この回路では
３．３ ［ＭＥＧΩ］となり、はば１ｚ’３Ｌこ激減し
たことを意味する。このｙＡ象は、従来の回路構成では
入力電圧の電圧上昇あるい（ま下降に応じて各ダイオー
ドがそれぞれ順次導通していたのに対し、この回路では
入力電圧の絶対値が最大値になった後にサイリスタ８１
〜Ｓ８が順次導通するため、各コンデンサ間に生ずる電
流経路が大幅に異なるようになったためである。
したがって、正弦波入力より矩形波入力の方が有効的で
ある。
ある。
さらに、種々の定数及び条件について実験及び回路動作
の解析を行なったところ、出力電圧Ｅｏｕｔの計篩式と
して次式を導き出すことかできｌこ 。
の解析を行なったところ、出力電圧Ｅｏｕｔの計篩式と
して次式を導き出すことかできｌこ 。
尚、（２式において各記号は（１）式と同じである。（
２）式からも明らかなように、この回路の電圧降下分す
なわち出力インピーダンスは、（２式中第２項に示すよ
うに逓倍段数の２次式で表わされ、（１）式の第２項が
３次式であることを考えれば極めて低減されており、こ
の回路構成は第３図に示した回路と類似したものであり
ながら、全く別の動作が行われている。
２）式からも明らかなように、この回路の電圧降下分す
なわち出力インピーダンスは、（２式中第２項に示すよ
うに逓倍段数の２次式で表わされ、（１）式の第２項が
３次式であることを考えれば極めて低減されており、こ
の回路構成は第３図に示した回路と類似したものであり
ながら、全く別の動作が行われている。
したがって、上記のように構成したコッククロフト・ウ
ォルトン型電圧逓倍回路は、出力インビ一ダンスが従来
回路に比べて大幅に軽減されるので、負荷電流により生
ずる電圧降下も充分少なくすることができる。その軽減
の度合は、例λば逓倍段数が１０段であるとすれば出力
インピーダンスを１７１０に軽減することができる。こ
のことは、出力インピーダンスを一定とすれば、構成コ
ンデンサの容量を１／１０１．：設定することかできる
ことを意味しており、画期的な改善が図れるものである
。
ォルトン型電圧逓倍回路は、出力インビ一ダンスが従来
回路に比べて大幅に軽減されるので、負荷電流により生
ずる電圧降下も充分少なくすることができる。その軽減
の度合は、例λば逓倍段数が１０段であるとすれば出力
インピーダンスを１７１０に軽減することができる。こ
のことは、出力インピーダンスを一定とすれば、構成コ
ンデンサの容量を１／１０１．：設定することかできる
ことを意味しており、画期的な改善が図れるものである
。
尚、上記実施例において、サイリスク８１〜Ｓ８に代わ
ってトランジスタやＦＥＴ等の整流素子を用いて、スイ
ッチング制御するようにしてもよい。また、サイリスタ
８１〜Ｓ８には高圧がかかるため、トリガを送る線路に
は電位差を考慮する必要がある。これを改善するにはサ
イリスタとして比較サイリスクを用い、光ファイバでト
リガを伝送するようにすればよい。上記実施例では、入
力端から遠いサイリスタから順次導通時間をずらせるよ
うにしたが、入力端に近い方から順に、あるいは任意の
順序でも同等もしくはそれに近いＩ２Ｉ］巣が財られる
ことが実験に、１、）で確め１）れでいる。
ってトランジスタやＦＥＴ等の整流素子を用いて、スイ
ッチング制御するようにしてもよい。また、サイリスタ
８１〜Ｓ８には高圧がかかるため、トリガを送る線路に
は電位差を考慮する必要がある。これを改善するにはサ
イリスタとして比較サイリスクを用い、光ファイバでト
リガを伝送するようにすればよい。上記実施例では、入
力端から遠いサイリスタから順次導通時間をずらせるよ
うにしたが、入力端に近い方から順に、あるいは任意の
順序でも同等もしくはそれに近いＩ２Ｉ］巣が財られる
ことが実験に、１、）で確め１）れでいる。
さらに、第２図に示づＪ、うに、１ナイリスタのような
スイッチング素子を用い４″に過飽和リアク］・ルによ
って各ダイオードから１Ｆ意に導通させるようにしてし
同等な効果が得られる１、第２図（は第３図に示した回
路のグイＡ−ドＤｌ〜１〕６に対して過飽和リフ′り１
〜ルｌ−１・〜１−６を直列に接続し、入ｊノ端から近
いダイオードか１う順に導通状態どなるように設定して
いる。
スイッチング素子を用い４″に過飽和リアク］・ルによ
って各ダイオードから１Ｆ意に導通させるようにしてし
同等な効果が得られる１、第２図（は第３図に示した回
路のグイＡ−ドＤｌ〜１〕６に対して過飽和リフ′り１
〜ルｌ−１・〜１−６を直列に接続し、入ｊノ端から近
いダイオードか１う順に導通状態どなるように設定して
いる。
尚、この発明（ま入力波形がｎｊ形波であるどき特にｌ
ｉ効Ｃあるが、立１与りか最ち緩Ｎ′Ｊかな正弦波パノ
〕で＋Ｓ’ｌる場合でも導通間９１目１１間を電１Ｆ振
幅のビー ｌ） イーｊ近に束中さＵるに・）に設定す
れば、かなり出力インピーダンスが拳Ｙ減さ１しること
が実験によ−）−Ｃ確みｙされている。
ｉ効Ｃあるが、立１与りか最ち緩Ｎ′Ｊかな正弦波パノ
〕で＋Ｓ’ｌる場合でも導通間９１目１１間を電１Ｆ振
幅のビー ｌ） イーｊ近に束中さＵるに・）に設定す
れば、かなり出力インピーダンスが拳Ｙ減さ１しること
が実験によ−）−Ｃ確みｙされている。
１発明の効果１
［４１ｉｉＴ述したようにこの発明に、１：れば、出力
（ンじ−ｔ（ンスがａ（＜、これにＪ、ってｎ釣電流に
、１．１ｉ ’ｔ１５ ｊｌ陪トが小さく、Ｉ４ｉ簡Ｃ
グ」率の８０−コックク［］フ［・・つ４ルトン型電圧
逓倍回路を提供とすることができる。
（ンじ−ｔ（ンスがａ（＜、これにＪ、ってｎ釣電流に
、１．１ｉ ’ｔ１５ ｊｌ陪トが小さく、Ｉ４ｉ簡Ｃ
グ」率の８０−コックク［］フ［・・つ４ルトン型電圧
逓倍回路を提供とすることができる。
第１図はこの発明に係るコッククロノ１−・つ４ル］・
ン型電圧逓倍回路の一実施例を示す回路構成図、第２図
はこの発明に係る他の実施例を示す回路構成図、第３図
はこの発明が適用される従来のコッククロノ！・・ウオ
ルトン型電圧逓倍回路の構成を示Ｊ−回路構成図である
。 Ｐｃ・・・交流電源、Ｃ１〜Ｃ８・・・コンデンυ、１
）１・〜Ｄ８・・・ダイオード、ＲＬ・・・負荷抵抗、
Ｅｉｎ・・・入力Ｉｉ［Ｅ、 Ｅｏｕｔ ・・・出力電
圧、１・・・負荷電流、８１〜Ｓ８・・・サイリスタ、
ＰＧ・・・トリガパルス発生器、し１〜Ｌ６・・・過飽
和リアクトル。
ン型電圧逓倍回路の一実施例を示す回路構成図、第２図
はこの発明に係る他の実施例を示す回路構成図、第３図
はこの発明が適用される従来のコッククロノ！・・ウオ
ルトン型電圧逓倍回路の構成を示Ｊ−回路構成図である
。 Ｐｃ・・・交流電源、Ｃ１〜Ｃ８・・・コンデンυ、１
）１・〜Ｄ８・・・ダイオード、ＲＬ・・・負荷抵抗、
Ｅｉｎ・・・入力Ｉｉ［Ｅ、 Ｅｏｕｔ ・・・出力電
圧、１・・・負荷電流、８１〜Ｓ８・・・サイリスタ、
ＰＧ・・・トリガパルス発生器、し１〜Ｌ６・・・過飽
和リアクトル。
Claims (1)
- それぞれ複数個のコンデンサを直列接続してなる第１及
び第２のコンデンサ回路と、この第１及び第２のコンデ
ンサ回路の互いに対応する各段のコンデンサ出力端間に
それぞれ整流方向が同一となるように第１の整流手段を
接続すると共に前記第２のコンデンサ回路の各段のコン
デンサ入力端及び該段に対応する前記第１のコンデンサ
回路の各段のコンデンサ出力端間にそれぞれ前記第１の
整流手段と整流方向が同一となるように第２の整流手段
を接続してなる整流手段の直列回路とからなり、前記第
１及び第２のコンデンサ回路の各入力端に交流電圧を印
加して任意のコンデンサ出力端から入力電圧の逓倍電圧
を取出すコッククロフト・ウォルトン型電圧逓倍回路に
おいて、前記第１及び第２の整流手段の導通時間をそれ
ぞれ所定時間づつずらして各整流手段が前記交流電圧の
絶対値が最大値となつた後に導通状態となるように制御
する導通タイミング制御手段を具備したことを特徴とす
るコッククロフト・ウォルトン型電圧逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16923186A JPS6328268A (ja) | 1986-07-18 | 1986-07-18 | コツククロフト・ウオルトン型電圧逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16923186A JPS6328268A (ja) | 1986-07-18 | 1986-07-18 | コツククロフト・ウオルトン型電圧逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6328268A true JPS6328268A (ja) | 1988-02-05 |
Family
ID=15882660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16923186A Pending JPS6328268A (ja) | 1986-07-18 | 1986-07-18 | コツククロフト・ウオルトン型電圧逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6328268A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0255577A (ja) * | 1988-08-19 | 1990-02-23 | Hitachi Ltd | 電源装置、発光装置、定着装置および記録装置 |
| EP1398866A1 (fr) * | 2002-09-16 | 2004-03-17 | Commissariat A L'energie Atomique | Pompe de charges à injection de charges |
| CN110518816A (zh) * | 2019-08-14 | 2019-11-29 | 三峡大学 | 一种输入端口数可调的模块化高增益整流电路 |
-
1986
- 1986-07-18 JP JP16923186A patent/JPS6328268A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0255577A (ja) * | 1988-08-19 | 1990-02-23 | Hitachi Ltd | 電源装置、発光装置、定着装置および記録装置 |
| EP1398866A1 (fr) * | 2002-09-16 | 2004-03-17 | Commissariat A L'energie Atomique | Pompe de charges à injection de charges |
| FR2844648A1 (fr) * | 2002-09-16 | 2004-03-19 | Commissariat Energie Atomique | Pompe de charges a injection de charges |
| CN110518816A (zh) * | 2019-08-14 | 2019-11-29 | 三峡大学 | 一种输入端口数可调的模块化高增益整流电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vijayalakshmi | Symmetric Multi-Level boost inverter with single dc source using reduced number of switches | |
| US3513376A (en) | High voltage to low voltage regulated inverter apparatus | |
| Azmi et al. | Design of DC high voltage and low current power supply using Cockroft-Walton (CW) voltage multiplier | |
| JPS6328268A (ja) | コツククロフト・ウオルトン型電圧逓倍回路 | |
| Marangalu et al. | A new high step-up switched capacitor based seven level grid-tied inverter | |
| Vivek et al. | Investigation on photovoltaic system based asymmetrical multilevel inverter for harmonic mitigation | |
| US2682002A (en) | Transformerless voltage multiplier circuits | |
| Cobaleda et al. | Low-voltage cascade multilevel inverter with gan devices for energy storage system | |
| Carvalho et al. | Analysis, design and implementation of an isolated full-bridge converter for battery charging | |
| US3259830A (en) | Plural phase converter with voltage multiplication | |
| US4191993A (en) | Inverter comprising at least two controllable load thyristors | |
| Eguchi et al. | Design and experimental evaluation of a stacked Dickson multiplier for shockwave non-thermal food processing | |
| US3646425A (en) | Dc voltage multiplier | |
| AU2004310594B2 (en) | Electric power converter apparatus | |
| Arvindan et al. | Power Quality Analysis Of Six-And Twelve-Pulse Rectifiers As Series Cascaded Topologies Of The Three-Pulse Rectifier | |
| Murad et al. | A novel 1.6 kV high voltage low current step-up DC-DC converter with cockcroft-walton voltage multiplier for power supply modules | |
| US4050005A (en) | Dual phase input multiplier | |
| Priyadarshi et al. | A single input dc source boost multilevel inverter for renewable energy applications | |
| JPS58204770A (ja) | 倍電圧整流回路 | |
| Li et al. | Analysis and design of a 1-kW 3X interleaved switched-capacitor DC-DC converter | |
| GB2148620A (en) | Voltage multiplying rectifier | |
| Saahithi et al. | Design and Development of Negative Conversion Ratios Using Capacitor Topology by Selecting Different Arbitrary Condition | |
| JPS6328267A (ja) | コンデンサ・ダイオ−ド電圧逓倍回路 | |
| SU813724A2 (ru) | Устройство дл зар да накопительногоКОНдЕНСАТОРА | |
| Devi et al. | Comparison of capacitor voltage balancing techniques in multilevel inverters |