JPS58204770A - 倍電圧整流回路 - Google Patents
倍電圧整流回路Info
- Publication number
- JPS58204770A JPS58204770A JP8679182A JP8679182A JPS58204770A JP S58204770 A JPS58204770 A JP S58204770A JP 8679182 A JP8679182 A JP 8679182A JP 8679182 A JP8679182 A JP 8679182A JP S58204770 A JPS58204770 A JP S58204770A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor switches
- rectifier circuit
- circuit
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は倍電圧整流回路に関し特に２ケの半導体スイッ
チの１オン“、“オフ”により従来の半波倍電圧整流回
路を改良し全波倍電圧整流回路とした倍電圧Ｖ波回路に
関するものである。
チの１オン“、“オフ”により従来の半波倍電圧整流回
路を改良し全波倍電圧整流回路とした倍電圧Ｖ波回路に
関するものである。
従来の倍電圧整流ｌ路は第１図のように半波整流回路で
あったために、コンデンサ４’、５’のリップル１に流
が大きく、大きなリップル１を流に耐える高価なコンデ
ンサが会費である欠点があった。
あったために、コンデンサ４’、５’のリップル１に流
が大きく、大きなリップル１を流に耐える高価なコンデ
ンサが会費である欠点があった。
また、出力電圧は、交流電圧により決まり、制御されな
い欠点があった。
い欠点があった。
本発明Ｐｉ ｆ来の技術に内在する上記欠点を解消する
為になされたものであり、従って本発明の目的は、従来
の半波倍電圧整流回路を全波倍電圧整流回路とすること
によりコンデンサのリップルα波を低減するようにする
とともに、出力電圧もｕｆ変制御出来るようにすること
にある。
為になされたものであり、従って本発明の目的は、従来
の半波倍電圧整流回路を全波倍電圧整流回路とすること
によりコンデンサのリップルα波を低減するようにする
とともに、出力電圧もｕｆ変制御出来るようにすること
にある。
本発明のＪ：、記目的は、交流電源に接続されたブリッ
ジ型整流回路と、該整流回路の第１及び第２の１５力端
子間に接続された第１及び第２の半導体スイッチの直列
回路と、丙１１１！己妃１の出力端子に接続されたＭ８
Ｊ１のダイオードと、前鶴己第２の出力端子に接続さ７
ｔだ第２のダイオードと、前ね１第１及び第２のダイオ
ード間に接続され且つその中点（日動接続点）がｌ！１
１１記第１及び第２の半導体スイッチの中点（直列接続
点）に嵌統された第１及び第２のコンデンサの直列回路
とを具備することを特徴とした倍電圧整流回路、によっ
て達成される。
ジ型整流回路と、該整流回路の第１及び第２の１５力端
子間に接続された第１及び第２の半導体スイッチの直列
回路と、丙１１１！己妃１の出力端子に接続されたＭ８
Ｊ１のダイオードと、前鶴己第２の出力端子に接続さ７
ｔだ第２のダイオードと、前ね１第１及び第２のダイオ
ード間に接続され且つその中点（日動接続点）がｌ！１
１１記第１及び第２の半導体スイッチの中点（直列接続
点）に嵌統された第１及び第２のコンデンサの直列回路
とを具備することを特徴とした倍電圧整流回路、によっ
て達成される。
以下本発明をその良好な各実施例について図面を跡照し
なから畔細に説明する。
なから畔細に説明する。
第２図は本発明の基本的な第１の実施例を示す回路図で
あって、癖照査号ｌは交流′電源、２〜５はブリッジ構
成されたダイオード、６．７は半導体スイッチ、８．９
は逆流防止用ダイオード、１０．１１はコンデンサをセ
れぞれ示す、１これらの各を素は図示の如く接続されて
いる。
あって、癖照査号ｌは交流′電源、２〜５はブリッジ構
成されたダイオード、６．７は半導体スイッチ、８．９
は逆流防止用ダイオード、１０．１１はコンデンサをセ
れぞれ示す、１これらの各を素は図示の如く接続されて
いる。
次に前記第１の実か・４例の動作について）社を追って
説明する。
説明する。
まず、交流電源１が（＋）のサイクルにおいて、半導体
スイッチ７を１オン”させると、交流電源１、ダイオー
ド２、ダイオード８、コンデンサｌＯ１半導体スイッチ
７、ダイオード５０回路でコンデンサ１０が交流電＊ｉ
のはほぼ圧の波＾値まで光電される。交流電源１の（−
）のサイクルにおいて、半導体スイッチ７を１オフ”と
し、半導体スイッチ６を“オン２させると、交流電源１
、ダイオード４、半導体スイッチ６、コンデンサ１１、
ダイオード９、ダイオード３の回路でコンデンサ１１が
交流を源１の電圧のほぼ波高値まで光電される。したが
って、交流の１サイクルにおいて、コンデンサ１０．１
１の和の電圧は交流゛晰諒１の電圧の波高値の２倍とな
る倍電圧整流１＋Ｊ路となる。しかしながら交流電源１
の（＋） （−）のサイクルで、半導体スイッチ７．
６をそれぞれ”オン″、“オフ”させたのでは半波倍電
圧整流回路とな）メリットがない。
スイッチ７を１オン”させると、交流電源１、ダイオー
ド２、ダイオード８、コンデンサｌＯ１半導体スイッチ
７、ダイオード５０回路でコンデンサ１０が交流電＊ｉ
のはほぼ圧の波＾値まで光電される。交流電源１の（−
）のサイクルにおいて、半導体スイッチ７を１オフ”と
し、半導体スイッチ６を“オン２させると、交流電源１
、ダイオード４、半導体スイッチ６、コンデンサ１１、
ダイオード９、ダイオード３の回路でコンデンサ１１が
交流を源１の電圧のほぼ波高値まで光電される。したが
って、交流の１サイクルにおいて、コンデンサ１０．１
１の和の電圧は交流゛晰諒１の電圧の波高値の２倍とな
る倍電圧整流１＋Ｊ路となる。しかしながら交流電源１
の（＋） （−）のサイクルで、半導体スイッチ７．
６をそれぞれ”オン″、“オフ”させたのでは半波倍電
圧整流回路とな）メリットがない。
そこで、交流電源ｌの（＋） （−）のそれぞれのサイ
クル内で半導体スイッチ６．７を１回以上”オンス１オ
フ”させると金波整流とすることが出来る。その例を交
流電＃１のサイクルと半導体スイッチ６．７の“オン”
、゛オフ″を同期させた場合の動作を第３図に示す３．
第３図において、ｌａは交流′電源１の紙圧波形、２ｓ
Ｌは半導体スイッチ７の“オン″信号波形、３ａｉ、ｉ
半導体スイッチ６Ｃ／）“オン”信号波形をそれゼれ示
す。
クル内で半導体スイッチ６．７を１回以上”オンス１オ
フ”させると金波整流とすることが出来る。その例を交
流電＃１のサイクルと半導体スイッチ６．７の“オン”
、゛オフ″を同期させた場合の動作を第３図に示す３．
第３図において、ｌａは交流′電源１の紙圧波形、２ｓ
Ｌは半導体スイッチ７の“オン″信号波形、３ａｉ、ｉ
半導体スイッチ６Ｃ／）“オン”信号波形をそれゼれ示
す。
第３図かられかるように、交流１Ｈの電圧の牛サイクル
において半導体スイッチ６．７がそれぞｈ ｉ回“オン
”、１オフ１行っており、コンデンサ１０．１１に１よ
１サイクルにおいて２回充電が行われ、いわゆる全波ｔ
！［回路となる。
において半導体スイッチ６．７がそれぞｈ ｉ回“オン
”、１オフ１行っており、コンデンサ１０．１１に１よ
１サイクルにおいて２回充電が行われ、いわゆる全波ｔ
！［回路となる。
第４図は交流電源ｌの半サイクルにおいて半導体スイッ
チ６．７の”オン″、”オフ″を複数回（給４図におい
−（は２回）行ったものであり、動作脱明は第３図と同
様であり省略するが、半導体スイソチロ、７の“オン”
、“オフ”回数を高くすることにより、半導体スイッチ
６．７の１オン”、′オフ”時の電流負担を均一化する
ことが出来る利点がある。
チ６．７の”オン″、”オフ″を複数回（給４図におい
−（は２回）行ったものであり、動作脱明は第３図と同
様であり省略するが、半導体スイソチロ、７の“オン”
、“オフ”回数を高くすることにより、半導体スイッチ
６．７の１オン”、′オフ”時の電流負担を均一化する
ことが出来る利点がある。
第５図は半導体スイッチ６．７のそれぞれの“オン”期
間を変えたものであり、特に半導体スイッチ７の”オン
“期間を長く、半導体スイッチ６０１オン”期間を短く
したものであり、第２図の動作説明により、コンデンサ
ｌＯの′電圧が交流電源１の電圧のほぼ波高値に近く、
コンデンｉ？−１１は充電が充分されず交１ＩｒＬ電源
１の電圧の波嶋値よりかなシ低く光電させることが出来
、半導体スイッチ６．７の”オン”比を制御することに
よりコンデンサ１０、ｌｌの和の電圧を制御することが
出来る。
間を変えたものであり、特に半導体スイッチ７の”オン
“期間を長く、半導体スイッチ６０１オン”期間を短く
したものであり、第２図の動作説明により、コンデンサ
ｌＯの′電圧が交流電源１の電圧のほぼ波高値に近く、
コンデンｉ？−１１は充電が充分されず交１ＩｒＬ電源
１の電圧の波嶋値よりかなシ低く光電させることが出来
、半導体スイッチ６．７の”オン”比を制御することに
よりコンデンサ１０、ｌｌの和の電圧を制御することが
出来る。
第６図は半導体スイッチ６．７の”オン”の休止期間を
設けたものでおり、この休止、期間を制御することによ
り全波整流電圧から倍電、圧ＭＫ電圧ま−ｔ’ ｉＪ
ｆ Ｉ。Ｊ＃ｆｆｌえ、。、。６カ□門１１：：オ□１
フィードバックすることにより、定電圧電源とすること
が出来る。まだ、半導体スイッチ６．７の休止期間を一
定とし”オン″、“オフ”の周期を可変しでも同様な効
果をえることが出来る。
設けたものでおり、この休止、期間を制御することによ
り全波整流電圧から倍電、圧ＭＫ電圧ま−ｔ’ ｉＪ
ｆ Ｉ。Ｊ＃ｆｆｌえ、。、。６カ□門１１：：オ□１
フィードバックすることにより、定電圧電源とすること
が出来る。まだ、半導体スイッチ６．７の休止期間を一
定とし”オン″、“オフ”の周期を可変しでも同様な効
果をえることが出来る。
第７図は本発明の第２の実施例を示し、第２図に示し九
基本回路の変形例であり、ブリッジ構成されたダイオー
ド２〜５の（＋） （−）端子と半導体スイッチ６．７
との間にフィルタ１２を挿入したものである。
基本回路の変形例であり、ブリッジ構成されたダイオー
ド２〜５の（＋） （−）端子と半導体スイッチ６．７
との間にフィルタ１２を挿入したものである。
第７図において、第６図で説明したような半導体スイッ
チの”オン”、“オフ＃信号により半導体スイッチ６．
７が″オン１、“オフ″したとすると、今生導体スイッ
チ６が１オフ”より１オン”になったときの半導体スイ
ッチ６を流れる電流がフィルタ１２により抑制されると
ともに１フイルタ１２に蓄積されたエネルギは、半導体
スイッチ６が”オフ”したときにダイオード２〜５、ダ
イオード８、コンデンサ１０．１１．ダイオード９の回
路で消費されて回収されるために、回路の効率が向上す
る利点がある。
チの”オン”、“オフ＃信号により半導体スイッチ６．
７が″オン１、“オフ″したとすると、今生導体スイッ
チ６が１オフ”より１オン”になったときの半導体スイ
ッチ６を流れる電流がフィルタ１２により抑制されると
ともに１フイルタ１２に蓄積されたエネルギは、半導体
スイッチ６が”オフ”したときにダイオード２〜５、ダ
イオード８、コンデンサ１０．１１．ダイオード９の回
路で消費されて回収されるために、回路の効率が向上す
る利点がある。
第８図は、本発明のＴ第３の実施例を示し、フィルタ１
２に２個の半導体スイッチ６．７と２個のコンデンサ１
０．１１の中点間に挿入したものであり、さらにまた、
フィルタ１２のエネルギの回収を行うために、半導体ス
イッチ６．７に逆並列にダイオード１３．１４を接続し
たものである。
２に２個の半導体スイッチ６．７と２個のコンデンサ１
０．１１の中点間に挿入したものであり、さらにまた、
フィルタ１２のエネルギの回収を行うために、半導体ス
イッチ６．７に逆並列にダイオード１３．１４を接続し
たものである。
第８図において、第７図と同様に、フィルタ１２によシ
半導体スイッチ６．７の電流が抑制されることは明白で
あり、半導体スイッチの“オン”時の損失が低減される
とともに、半導体スイッチ６．７の“オフ“時において
、例えば、半導体スイッチ６が１オン”から１オフ”し
たとすると、ダイオード１４、フィルタ１２、コンデン
サ１１、ダイオード９の回路でフィルタ１２に蓄積され
たエネルギは回収される。また、同様に、半導体スイッ
チ７が１オフ”した時には、ダイオード１３、フィルタ
１２、コンデンサ１０、ダイオード８０回路でフィルタ
１２に蓄積されたエネルギは回収され、第６図と同様に
効率のよい整流を行える利点がある。
半導体スイッチ６．７の電流が抑制されることは明白で
あり、半導体スイッチの“オン”時の損失が低減される
とともに、半導体スイッチ６．７の“オフ“時において
、例えば、半導体スイッチ６が１オン”から１オフ”し
たとすると、ダイオード１４、フィルタ１２、コンデン
サ１１、ダイオード９の回路でフィルタ１２に蓄積され
たエネルギは回収される。また、同様に、半導体スイッ
チ７が１オフ”した時には、ダイオード１３、フィルタ
１２、コンデンサ１０、ダイオード８０回路でフィルタ
１２に蓄積されたエネルギは回収され、第６図と同様に
効率のよい整流を行える利点がある。
以上の各実施例において、ダイオード８．９の代りに、
ＳＣＲ，サイリスク等信の！１流素子を使用Ｌ７得るこ
とは明らかである。
ＳＣＲ，サイリスク等信の！１流素子を使用Ｌ７得るこ
とは明らかである。
ＩＪ、上説明したように、本発明は、交流電源（＋）イ
）各半サイクルにおいて２個の半導体スイッチ力”７１
ン“、”オフ”して２１＋１．＋の伯区圧整流用のコン
デンサに交互に光イするために、いわゆる全疲幣ｆｉｄ
作となり、従来の半波整流回路に比べてコンデンサのリ
ップルを流が／ｊ・さい利点がある１、“まだ、半導体
スイッチの“オン′ごオフ”の制餌により、ｆＩＬ流出
力出力電圧御出来る利点がある。
）各半サイクルにおいて２個の半導体スイッチ力”７１
ン“、”オフ”して２１＋１．＋の伯区圧整流用のコン
デンサに交互に光イするために、いわゆる全疲幣ｆｉｄ
作となり、従来の半波整流回路に比べてコンデンサのリ
ップルを流が／ｊ・さい利点がある１、“まだ、半導体
スイッチの“オン′ごオフ”の制餌により、ｆＩＬ流出
力出力電圧御出来る利点がある。
尚、半導体スイッチとしてはトランジスタ、５ＣＩｊ１
ＦＥＴ、ＧＴＯＸＳＩＴ等が考えられる。
ＦＥＴ、ＧＴＯＸＳＩＴ等が考えられる。
また、逆方間が等価的にダイオード（ｆ−壱するＭＯ８
ｉ＝”Ｗｉ’の場８には第７図のような逆並列のダイオ
ード１３．１４は不安となる場合がわる。
ｉ＝”Ｗｉ’の場８には第７図のような逆並列のダイオ
ード１３．１４は不安となる場合がわる。
ざらに′また、ブリッジ整流回路は重相を例に示したが
、３相においても全く同様であり、交流電源とブリッジ
整流ｉｇｌ路を骸流亀匁におきかえても芋く同様の鋤！
！倉することが出来、この場合でも１自１列シ人力亀圧
の２１６の′電圧をえることが出来る。
、３相においても全く同様であり、交流電源とブリッジ
整流ｉｇｌ路を骸流亀匁におきかえても芋く同様の鋤！
！倉することが出来、この場合でも１自１列シ人力亀圧
の２１６の′電圧をえることが出来る。
さらに、人力電圧が例えば１ｏｏｖの場合に１よ、創紀
の２１−の千尋体スイッチ６．７を１オン”、′オフ”
させ倍電圧整流とし、２００ｖの場合には半導体スイッ
チ６．７ｔ”オフ”として動作を停止し、プリツジ整流
とすることにより、１００Ｖ４るいは２００Ｖのいずれ
の入力においても同一の出力電圧をえることが出来る利
点がある。
の２１−の千尋体スイッチ６．７を１オン”、′オフ”
させ倍電圧整流とし、２００ｖの場合には半導体スイッ
チ６．７ｔ”オフ”として動作を停止し、プリツジ整流
とすることにより、１００Ｖ４るいは２００Ｖのいずれ
の入力においても同一の出力電圧をえることが出来る利
点がある。
加えて、交流電源１への副舵ノイズを低減するだめと、
交流電源の高周波インピーダンスを低減するために、ブ
リッジ構成のダイオード２〜５の（＋） （−）側に並
列にコンデンサを入れると実用的である。
交流電源の高周波インピーダンスを低減するために、ブ
リッジ構成のダイオード２〜５の（＋） （−）側に並
列にコンデンサを入れると実用的である。
以上本発明をその良好な各実施例について説明したが、
それＨ単なる例示的なものであり、ここで説明された実
施例によってのみ本願発明は限定されるものではなく、
その範囲内においてこれら以外にも徨々の変形、変更を
含むことは勿−である。
それＨ単なる例示的なものであり、ここで説明された実
施例によってのみ本願発明は限定されるものではなく、
その範囲内においてこれら以外にも徨々の変形、変更を
含むことは勿−である。
第１図は従来の半波倍−圧・′整流回路の構成図、第２
図は本発明の第１の実施例を示す回路図、第３図〜第６
図は本発明の詳細な説明する為の図であり、そのうち、
第３図は第２図に示した回路の半導体スイッチの”オン
″、“オフ″が（＋）、（−）の各牛サイクルにそれぞ
れ一回イエわれる場合の交流電源電圧と半導体スイッチ
の”オン”、“オフ″同期の関係を示す図、第４図は第
２図に示した（口）路の半導体スイッチの１オン”、“
オフ”が（＋）、（−）の各半サイクルにそれぞれ複数
回行われる場合の交流電源電圧と半導体スイッチの”オ
ン”、′オフ″同期の関係を示す図、第５図は第２図に
示した回路の半導体スイッチのそれぞれの１オン”比を
可変して制御する場合の交流電源電圧と半導体スイッチ
の”オン”、゛オフ”の同期の関係を示す図、第６図は
第２図にボした回路の半導体スイッチのそれぞれの”オ
ン″、“オフ”の休止期間を変えた場合の交流電源電圧
と半導体スイッチの“オン″、“オフ”の同期の関係を
示す図、第７図は本発明の第２の実施例を示゛を回路図
、第８図は本発明の第３の実施例を示す回路図である。 １・・・・・・交流電源、２〜５．８．９．１３．１４
・・・・・・ダイオ−ド、６．７・・・・・・半導体ス
イッチ、１０、ｌｌ・・・・・・コンデンサ、１２・・
・・・・フィルタ、ｌａ・・・・・・交流電源１の電圧
波形、２ａ・・・・・・半導体スイッチ７０“オン”イ
ｒ４ ”３．３ ａ・・・・・・半導体スイッチ６の“
オン”信号特許出願人 日本電気株式会社 代 理 人 弁理上 熊谷 雄太部第１図 ８ 第２図 第３ Ｎ 第４図
図は本発明の第１の実施例を示す回路図、第３図〜第６
図は本発明の詳細な説明する為の図であり、そのうち、
第３図は第２図に示した回路の半導体スイッチの”オン
″、“オフ″が（＋）、（−）の各牛サイクルにそれぞ
れ一回イエわれる場合の交流電源電圧と半導体スイッチ
の”オン”、“オフ″同期の関係を示す図、第４図は第
２図に示した（口）路の半導体スイッチの１オン”、“
オフ”が（＋）、（−）の各半サイクルにそれぞれ複数
回行われる場合の交流電源電圧と半導体スイッチの”オ
ン”、′オフ″同期の関係を示す図、第５図は第２図に
示した回路の半導体スイッチのそれぞれの１オン”比を
可変して制御する場合の交流電源電圧と半導体スイッチ
の”オン”、゛オフ”の同期の関係を示す図、第６図は
第２図にボした回路の半導体スイッチのそれぞれの”オ
ン″、“オフ”の休止期間を変えた場合の交流電源電圧
と半導体スイッチの“オン″、“オフ”の同期の関係を
示す図、第７図は本発明の第２の実施例を示゛を回路図
、第８図は本発明の第３の実施例を示す回路図である。 １・・・・・・交流電源、２〜５．８．９．１３．１４
・・・・・・ダイオ−ド、６．７・・・・・・半導体ス
イッチ、１０、ｌｌ・・・・・・コンデンサ、１２・・
・・・・フィルタ、ｌａ・・・・・・交流電源１の電圧
波形、２ａ・・・・・・半導体スイッチ７０“オン”イ
ｒ４ ”３．３ ａ・・・・・・半導体スイッチ６の“
オン”信号特許出願人 日本電気株式会社 代 理 人 弁理上 熊谷 雄太部第１図 ８ 第２図 第３ Ｎ 第４図
Claims (1)
- 【特許請求の範囲】 （１）、交流電源に接続されたブリッジ型整流回路と、
該整流回路の第１及び第２の出力端子間に接続された第
１及び第２の半導体スイッチの直列回路と、前記＄１の
出力端子に接続された第１のダイオードと、前記第２の
出力端子に接続された第２のダイオードと、前記第１及
び第２のダイオード間に接続され且つその中点（直列接
続点）が前記第１及び第２の半導体スイッチの中点（直
列接続点）に接続されん第１及び第２のコンデンサの直
列回路とを具備することを特徴とし九倍電圧整流回路。 （２）、前記第１の出力端子と前記第１の半導体スイッ
チとの間又は前記第２の出力端子と前記１２の半導体ス
イッチとの間にフィルタを有することを更に特徴とする
特許請求の範囲第（１）項記載の倍電圧整流回路、。 （３Ｊ１前記第１及び第２の半導体スイッチの前記中点
と前記第１及び第２のコンデンサの前記中点間にフィル
タを有すると共に、＾ｉ１記第１及び第２の半導体スイ
ッチのそれぞれに第３及び第４のダイオードを接続した
ことを更に特徴とする特許請求の範囲第（１）項記載の
倍電圧整流回路。 （４）、前記第１及び第２の半導体スイッチの“オン−
１オフ”の切替を前記交流電源の半サイクルにそれぞれ
少なくとも一回行うようにしたことを更に％徴とする％
軒艙求の範囲第（１）〜第６）項記載の倍電圧ＩＥｆｔ
回路。 ＋５）、ｍ記第１及び第２の半導体スイッチの１オンス
１オフ′時間比、あるいは“オン”、“オフ１期間と休
止期間比の制御ｔｈうことにより直流出力電圧を制御す
ることを更に特徴どする特許請求の範囲第（１）〜第（
３）ＩＩ記載の倍電圧整流回路。 （６）、前記！１波回路の入力端子がＶのと色には前記
第１及び第２の半導体スイッチを”オン”、′オフ”さ
せて倍電圧！１流とし、前記入力端子が２■のときには
前記第１及びに２の半導体スイッチの“オン”、°オフ
”動作を停止ぜしめてブリッジ整流を行うようにしたこ
とを更に％徴とする特許請求の範囲第（１）項〜第（３
）項記載の倍電圧整流回路。 （７）、前す己交流宵、源及び前記ブリッジ整流回路の
代りに直流′電源を置き換えたことを更に特徴とする特
許請求の範囲第（１１項〜第（６）項記載の倍電圧整流
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8679182A JPS58204770A (ja) | 1982-05-21 | 1982-05-21 | 倍電圧整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8679182A JPS58204770A (ja) | 1982-05-21 | 1982-05-21 | 倍電圧整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58204770A true JPS58204770A (ja) | 1983-11-29 |
| JPH0344505B2 JPH0344505B2 (ja) | 1991-07-08 |
Family
ID=13896590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8679182A Granted JPS58204770A (ja) | 1982-05-21 | 1982-05-21 | 倍電圧整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204770A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002330586A (ja) * | 2001-05-08 | 2002-11-15 | Fuji Electric Co Ltd | 単相整流回路 |
| WO2014207824A1 (ja) * | 2013-06-25 | 2014-12-31 | 三菱電機株式会社 | 直流電源装置、およびそれを備えた冷凍サイクル適用機器 |
| US9628003B2 (en) | 2013-10-18 | 2017-04-18 | Mitsubishi Electric Corporation | Direct current power supply device, motor driving device, air conditioner, and refrigerator |
| US9816737B2 (en) | 2013-10-29 | 2017-11-14 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration cycle device |
| US9960703B2 (en) | 2013-09-06 | 2018-05-01 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration-cycle application device including the same |
-
1982
- 1982-05-21 JP JP8679182A patent/JPS58204770A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002330586A (ja) * | 2001-05-08 | 2002-11-15 | Fuji Electric Co Ltd | 単相整流回路 |
| WO2014207824A1 (ja) * | 2013-06-25 | 2014-12-31 | 三菱電機株式会社 | 直流電源装置、およびそれを備えた冷凍サイクル適用機器 |
| JP6038314B2 (ja) * | 2013-06-25 | 2016-12-07 | 三菱電機株式会社 | 直流電源装置、およびそれを備えた冷凍サイクル適用機器 |
| US9692289B2 (en) | 2013-06-25 | 2017-06-27 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration-cycle application device including the same |
| US9960703B2 (en) | 2013-09-06 | 2018-05-01 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration-cycle application device including the same |
| US9628003B2 (en) | 2013-10-18 | 2017-04-18 | Mitsubishi Electric Corporation | Direct current power supply device, motor driving device, air conditioner, and refrigerator |
| US9816737B2 (en) | 2013-10-29 | 2017-11-14 | Mitsubishi Electric Corporation | DC power-supply device and refrigeration cycle device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344505B2 (ja) | 1991-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6067243A (en) | AC-AC/DC converter | |
| US6154380A (en) | AC/DC boost converter | |
| US20090196072A1 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
| JPS62230369A (ja) | 非対称の半波ブリツジ回路を有する直流／交流変換器 | |
| JPH03226276A (ja) | 電源回路 | |
| JPH08228484A (ja) | 位相制御ｓｍｒコンバータ | |
| JPH0622551A (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JP2002233150A (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JPS58204770A (ja) | 倍電圧整流回路 | |
| JP3216736B2 (ja) | コンバータ回路 | |
| JP2000312474A (ja) | 電源装置 | |
| JP2917857B2 (ja) | 共振型コンバータ装置 | |
| JP3139682B2 (ja) | 電源装置 | |
| JP3402362B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP2510116B2 (ja) | ３相整流回路 | |
| JPH0246171A (ja) | 高電圧整流回路 | |
| JP2001197752A (ja) | インバータ装置 | |
| JPH05161359A (ja) | Ａｃ／ｄｃ変換装置 | |
| JP2963776B2 (ja) | 電源装置 | |
| JPH07177742A (ja) | 直流電源装置 | |
| KR950001293Y1 (ko) | 전원회로(power source circuit) | |
| JPH06245541A (ja) | インバータの制御電源給電方法 | |
| JP2002078334A (ja) | 汎用切換え電力変換器 | |
| JP2003158881A (ja) | 高周波変換回路 | |
| CN115224969A (zh) | 零电压切换的ac-dc功率转换系统 |