JPS6275485A - Display unit - Google Patents

Display unit

Info

Publication number
JPS6275485A
JPS6275485A JP60214252A JP21425285A JPS6275485A JP S6275485 A JPS6275485 A JP S6275485A JP 60214252 A JP60214252 A JP 60214252A JP 21425285 A JP21425285 A JP 21425285A JP S6275485 A JPS6275485 A JP S6275485A
Authority
JP
Japan
Prior art keywords
address signal
refresh memory
address
character
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60214252A
Other languages
Japanese (ja)
Inventor
巧 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP60214252A priority Critical patent/JPS6275485A/en
Publication of JPS6275485A publication Critical patent/JPS6275485A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、ラスタースキャン方式のディスプレイ装置
に関し、さらに詳しくは、リフレッシュメモリの無駄を
省(ための改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a raster scan type display device, and more particularly to an improvement for eliminating waste of refresh memory.

[従来の技術] CRTディスプレイ装置においては、表示データは画面
対応のリフレッシュメモリに格納され、画面のラスター
スキャンと同期してリフレッシュメモリから表示データ
が繰り返し読み出され、表示されるようになっている。
[Prior Art] In a CRT display device, display data is stored in a refresh memory corresponding to the screen, and the display data is repeatedly read out from the refresh memory in synchronization with the raster scan of the screen and displayed. .

さて、そのような表示データの読み出しの制御などを行
うためのLSI(CRTコントローラ)が市販されてい
る。このCRTコントローラからは、リフレッシュメモ
リをアクセスナためのリフレッシュアドレス信号が出力
される。このリフレッシュアドレス信号は、キャラクタ
アドレス信号とラスターアドレス信号からなる。標準的
なCRTコントローラの場合、リフレッシュアドレス信
号は16ビツトであり、その上位12ビツトがキャラク
タアドレス信号、下位4ビツトがラスターアドレス信号
となっている。
Now, LSIs (CRT controllers) for controlling the readout of display data are commercially available. This CRT controller outputs a refresh address signal for accessing the refresh memory. This refresh address signal consists of a character address signal and a raster address signal. In the case of a standard CRT controller, the refresh address signal is 16 bits, of which the upper 12 bits are a character address signal and the lower 4 bits are a raster address signal.

従来のCRTディスプレイ装置においては、そのような
CRTコントローラから出力されるリフレッシュアドレ
ス信号が直接的にリフレッシュメモリに供給されて、リ
フレッシュメモリがアクセスされるように構成されてい
る。
In a conventional CRT display device, a refresh address signal output from such a CRT controller is directly supplied to a refresh memory, and the refresh memory is accessed.

[解決しようとする問題点] このような構成にあっては、キャラクタ表示に使用する
ラスターの本数によってはリフレッシュメモリの未使用
空間が多くなり、リフレッシュメモリの利用効率が悪い
という問題があった。
[Problems to be Solved] With such a configuration, there is a problem that depending on the number of rasters used for character display, there is a large amount of unused space in the refresh memory, resulting in poor utilization efficiency of the refresh memory.

例えば、ラスターアドレス信号が4ビツトでキャラクタ
表示に使用されるラスター本数が10本の場合、1つの
キャラクタに対して第2図に示すようにリフレッシュメ
モリの16バイトが割り当てられる。たとえCRTコン
トローラ側でラスターアドレス信号の値を0から9まで
しか変化させないとしても、16バイトはそのキャラク
タに占イ1″されてしまい、他のキャラクタには利用で
きない。したがって、16バイトのうちの後半の6バイ
トは全くの無駄になってしまう。
For example, if the raster address signal is 4 bits and the number of rasters used to display a character is 10, 16 bytes of the refresh memory are allocated to one character as shown in FIG. Even if the value of the raster address signal is only changed from 0 to 9 on the CRT controller side, 16 bytes will be occupied by that character and cannot be used for other characters. The latter 6 bytes are completely wasted.

[発明の目的コ この発明の目的は、前述のようなリフレ、ンシュメモリ
の無駄を排除し、その利用効率の向」−を図ったラスタ
ースキャン方式のディスプレイ装置を提供することにあ
る。
[Object of the Invention] It is an object of the present invention to provide a raster scan type display device that eliminates the waste of refresh and flash memory as described above and improves its utilization efficiency.

[問題点を解決するための手段コ この目的を達成するために、この発明にあっては、リフ
レッシュメモリのアドレス回路にアドレス変換手段を挿
入し、入力アドレス信号に特定の変換処理を施したもの
を前記リフレッシュメモリに与えることにより、前記入
力アドレス信号がそのまま前記リフレッシュメモリに与
えられた場合に、前記入力アドレス信号中のラスターア
ドレス信号のビット数で決まる最大ラスター本数と表示
に実際に使用されるラスター本数との差に関係して生じ
る前記リフレッシュメモリ上の未使用エリアに、一部の
キャラクタを割り当てる。
[Means for solving the problem] In order to achieve this object, the present invention inserts an address conversion means into the address circuit of the refresh memory, and performs a specific conversion process on the input address signal. is applied to the refresh memory, so that when the input address signal is applied to the refresh memory as is, the maximum number of rasters determined by the number of bits of the raster address signal in the input address signal is actually used for display. Some characters are allocated to an unused area on the refresh memory that occurs due to the difference in the number of rasters.

[作用] 例えば、4ビツトのラスターアドレス信号を含む入力ア
ドレス信号をリフレッシュメモリに直接的に与えた場合
、第2図に示すように1キヤラクタ当たり6バイト分の
無駄が生じる。
[Operation] For example, when an input address signal including a 4-bit raster address signal is directly applied to the refresh memory, 6 bytes per character are wasted as shown in FIG.

この発明によれば、アドレス変換手段による入力アドレ
ス信シナの変換処理によって、そのようなリフレッシュ
メモリの未使用エリアに一部のキャラクタが割り当てら
れ、リフレッシュメモリの有効利用が達成される。
According to the present invention, some characters are allocated to such an unused area of the refresh memory by the conversion process of the input address signal by the address conversion means, thereby achieving effective use of the refresh memory.

[実施例] 以゛ド、図面を参照し、この発明の一実施例について詳
細に説明する。
[Embodiment] An embodiment of the present invention will now be described in detail with reference to the drawings.

第1図は、この発明によるラスタースキャン方式のCR
Tディスプレイ装置の要部構成を説明するための概略ブ
ロック図である。この図において、22はCRTモニタ
ユニット、24はCRTモニタユニット22の画面に表
示すべきドツト情報を記憶するリフレッシュメモリ、2
6はリフレッシュメモリ24からパラレルに出力される
ドツト情報をシリアル・ビデオ信号に変換するパラレル
/シリアル変換器である。
FIG. 1 shows a raster scan type CR according to the present invention.
FIG. 2 is a schematic block diagram for explaining the configuration of main parts of the T display device. In this figure, 22 is a CRT monitor unit; 24 is a refresh memory for storing dot information to be displayed on the screen of the CRT monitor unit 22;
6 is a parallel/serial converter that converts dot information output in parallel from the refresh memory 24 into a serial video signal.

28は市販の標準的なCRTコントローラ(LSI)で
あり、12ビツト・キャラクタアドレス信号と4ビツト
・ラスターアドレス信号とからなる16ビツト・リフレ
ッシュアドレス信号を出力する。このリフレッシュアド
レス信号は、アドレス切換用のマルチプレクサ30に入
力される。また、このマルチプレクサ30には、外部の
マイクロプロセッサ32の16ビツト・アドレスバス3
4が接続されている。マイクロプロセッサ32とリフレ
ッシュメモリ24との間のデータ転送はいわゆるサイク
ルスチール方式で行われ、その転送期間にだけアドレス
バス34上のアドレス信号がマルチプレクサ30により
選択され、それ以外の期間にはリフレッシュアドレス信
号がマルチプレクサ30により選択されてリフレッシュ
メモリ24のアドレス回路に取り込まれる。
28 is a commercially available standard CRT controller (LSI) which outputs a 16-bit refresh address signal consisting of a 12-bit character address signal and a 4-bit raster address signal. This refresh address signal is input to a multiplexer 30 for address switching. The multiplexer 30 also includes a 16-bit address bus 3 of an external microprocessor 32.
4 is connected. Data transfer between the microprocessor 32 and the refresh memory 24 is performed by a so-called cycle steal method, in which the address signal on the address bus 34 is selected by the multiplexer 30 only during the transfer period, and the refresh address signal is selected during the other periods. is selected by multiplexer 30 and taken into the address circuit of refresh memory 24.

さて、従来は、マルチプレクサ30により取り込まれた
入力アドレス信号は、直接的にリフレッシュメモリ24
のアドレス入力に供給されていた。
Now, conventionally, the input address signal fetched by the multiplexer 30 is directly sent to the refresh memory 24.
address input.

これに対し、この発明によれば、リフレッシュメモリ2
4のアドレス回路にアドレス変換器36が挿入されてい
る。このアドレス変換器36は、例えばROMによって
構成されている。マルチプレクサ30により取り込まれ
た16ビントの入力アドレス信号(リフレッシュアドレ
ス信号またはアドレスバス34の信S′f)は、アドレ
ス変換Z438によって特定のアドレス変換処理を施さ
れ、その変換後の16ビツト・アドレス信号がリフレッ
シュメモリ24のアドレス入力に供給される。
On the other hand, according to the present invention, the refresh memory 2
An address converter 36 is inserted in the address circuit No. 4. This address converter 36 is composed of, for example, a ROM. The 16-bit input address signal (refresh address signal or signal S'f of the address bus 34) taken in by the multiplexer 30 is subjected to specific address conversion processing by the address conversion Z438, and the converted 16-bit address signal is is applied to the address input of refresh memory 24.

ここで、アドレス変換器36によるアドレス変換処理を
具体的に説明する。
Here, address conversion processing by the address converter 36 will be specifically explained.

キャラクタは10本のラスターで表示されるものとし、
そのlラスター当たり1バイトのドツト情報がリフレッ
シュメモリ24に記憶されるものとする。CRTコント
ローラ28の4ビツト・ラスターアドレス信号の値は0
〜9の範囲で変化するように予め設定される。この場合
、アドレス変換処理を行わなければ、リフレッシュメモ
リ241ユに1キヤラクタ当たり第2図に示すような1
6バイトが割り当てられることになるが、後半の6バイ
トは実際にはキャラクタの表示には使用されず、無駄に
なる。
The character shall be displayed with 10 rasters,
It is assumed that one byte of dot information is stored in the refresh memory 24 for each raster. The value of the 4-bit raster address signal of the CRT controller 28 is 0.
It is preset to vary within the range of ~9. In this case, if address conversion processing is not performed, the refresh memory 241 contains one character per character as shown in FIG.
Six bytes are allocated, but the latter six bytes are not actually used to display the character and are wasted.

そこで、アドレス変換器36において、入力アドレス信
号中の上位12ビット、つまりキャラクタアドレス信号
の値(キャラクタ番号に対応する)がある値Mまでは、
入力アドレス信号をそのまま出力する。つまり、そのキ
ャラクタ番号Mまでは、入力アドレス信号がそのままリ
フレッシュメモリ24へ供給される。したがって、0番
〜M番の各キャラクタについては、それぞれ第2図に示
すように、6バイトずつ未使用バイトが生じることにな
る。
Therefore, in the address converter 36, up to the upper 12 bits of the input address signal, that is, the value of the character address signal (corresponding to the character number), up to a certain value M,
Outputs the input address signal as is. That is, up to the character number M, the input address signal is supplied to the refresh memory 24 as is. Therefore, for each character numbered 0 to M, there are 6 unused bytes, as shown in FIG. 2.

(M+1)番〜N番(最終キャラクタ番号)の各キャラ
クタについては、0番からM番のキャラクタについて生
じたリフレッシュメモリ24の未使用の10バイトを割
り当てるように、入力アドレス信号のキャラクタアドレ
ス信号およびラスターアドレス信号を変換したアドレス
信号が、アドレス変換器36から出力される。例えば、
(M+1)番キャラクタに、0番キャラクタの未使用の
6バイトと、1番キャラクタの未使用の4バイトとが割
り当てられるように、アドレス変換が行われる。CM+
2)番キャラクタに、1番キャラクタの未使用の2バイ
ト、2番キャラクタの未使用の6バイト、および3番キ
ャラクタの未使用の2バイトが割り当てられるようにア
ドレス変換が行われる。
For each character from (M+1) to N (final character number), the character address signal of the input address signal and An address signal obtained by converting the raster address signal is output from the address converter 36. for example,
Address conversion is performed so that the unused 6 bytes of the 0th character and the 4 unused bytes of the 1st character are assigned to the (M+1)th character. CM+
2) Address conversion is performed so that the unused 2 bytes of the 1st character, the 6 unused bytes of the 2nd character, and the 2 unused bytes of the 3rd character are assigned to the character No. 2).

か(して、従来のようなリフレッシュメモリ24の無駄
が排除される。従来、10キヤラクタごとに未使用バイ
トが6キヤラクタ分生じていたことを考えると、この発
明によりリフレッシュメモリ24の利用効率は飛躍的に
向上する。
(Thus, the waste of the refresh memory 24 as in the conventional case is eliminated.Considering that in the past, unused bytes of 6 characters were generated for every 10 characters, this invention improves the utilization efficiency of the refresh memory 24. Improve dramatically.

但し、ここに挙げたアドレス変換のアルゴリズムは飽(
まで−例にすぎず、適宜変更し得ることは勿論である。
However, the address translation algorithm listed here is boring (
It goes without saying that the above is just an example and can be modified as appropriate.

例えば、10キヤラクタごとに未使用バイトが6キヤラ
クタ分生じるから、全キャラクタを16キヤラクタずつ
ブロックに分けて扱い、各ブロック内の番号の若い10
キヤラクタについては実質的にアドレス変換を行わず、
その10キヤラクタについて生じた未使用の60バイト
を、残りの6キヤラクタに割り当てるようにアドレス変
換することもできる。
For example, for every 10 characters, there are 6 unused bytes, so all characters are divided into blocks of 16 characters each, and the lowest numbered 10
There is virtually no address translation for characters,
It is also possible to perform address translation to allocate the unused 60 bytes for the 10 characters to the remaining 6 characters.

なお、マイクロプロセッサ32側からリフレッシュメモ
リ24にデータを4)き込む機構、リフレッシュメモリ
24のタイミング制御機構なども存在するが、これらは
従来と同様でよいので、その説明を割愛する。
Note that there also exists a mechanism for loading data into the refresh memory 24 from the microprocessor 32 side, a timing control mechanism for the refresh memory 24, etc., but since these may be the same as conventional ones, their explanation will be omitted.

また、この発明は、CRTディスプレイ装置に限らず、
同様のリフレッシュメモリを用いるラスタースキャン方
式のディスプレイ装置にも適用できるものである。
Further, the present invention is not limited to CRT display devices.
The present invention can also be applied to a raster scan type display device using a similar refresh memory.

[発明の効果] 以上説明したように、この発明によれば、リフレッシュ
メモリのアドレス回路にアドレス変換手段が挿入され、
このアドレス変換手段によって入力アドレス信号は特定
の変換処理を施されてから前記リフレッシュメモリに与
えられることにより、+]ii記入力記入レアドレス信
号まま前記リフレッシュメモリに与えられた場合に、前
記入力アドレス信号中のラスターアドレス信号のビット
数で決まる最大ラスター本数と表示に実際に使用される
うスタ一本数との差に関係して生じる前記リフレッシュ
メモリ1ユの未使用エリアに、一部のキャラクタが一1
川り当てられるため、リフレッシュメモリの未使用アド
レスを排除し、その利用効率を大幅に向上できるという
効果を達成できる。
[Effects of the Invention] As explained above, according to the present invention, the address conversion means is inserted into the address circuit of the refresh memory,
The input address signal is given to the refresh memory after being subjected to a specific conversion process by this address conversion means, so that when the input address signal is given to the refresh memory as is, the input address signal is Some characters may be stored in the unused area of the refresh memory 1 unit, which occurs due to the difference between the maximum number of rasters determined by the number of bits of the raster address signal in the signal and the number of rasters actually used for display. 11
Therefore, it is possible to eliminate unused addresses in the refresh memory, thereby achieving the effect of greatly improving the efficiency of its use.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明によるCRTディスプレイ装置の要部
構成を説明するための概略ブロック図、第2図はキャラ
クタ当たりの未使用エリアの説明図である。 22・−CRTモニタユニット、24・・・リフレッシ
ュメモリ、28・・・CRTコントローラ、36・・・
アドレス変換器。
FIG. 1 is a schematic block diagram for explaining the main structure of a CRT display device according to the present invention, and FIG. 2 is an explanatory diagram of an unused area per character. 22.-CRT monitor unit, 24.. Refresh memory, 28.. CRT controller, 36..
Address converter.

Claims (1)

【特許請求の範囲】[Claims] (1)ラスタースキャン方式のディスプレイ装置におい
て、リフレッシュメモリのアドレス回路にアドレス変換
手段が挿入され、このアドレス変換手段によって、入力
アドレス信号が特定の変換処理を施されてから前記リフ
レッシュメモリに与えられることにより、前記入力アド
レス信号がそのまま前記リフレッシュメモリに与えられ
た場合に、前記入力アドレス信号中のラスターアドレス
信号のビット数で決まる最大ラスター本数と表示に実際
に使用されるラスター本数との差に関係して生じる前記
リフレッシュメモリ上の未使用エリアに、一部のキャラ
クタが割り当てられることを特徴とするディスプレイ装
置。
(1) In a raster scan type display device, an address conversion means is inserted into the address circuit of the refresh memory, and the input address signal is subjected to a specific conversion process by the address conversion means before being applied to the refresh memory. is related to the difference between the maximum number of rasters determined by the number of bits of the raster address signal in the input address signal and the number of rasters actually used for display when the input address signal is applied as is to the refresh memory. A display device characterized in that some characters are allocated to an unused area on the refresh memory that is generated by the refresh memory.
JP60214252A 1985-09-27 1985-09-27 Display unit Pending JPS6275485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60214252A JPS6275485A (en) 1985-09-27 1985-09-27 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60214252A JPS6275485A (en) 1985-09-27 1985-09-27 Display unit

Publications (1)

Publication Number Publication Date
JPS6275485A true JPS6275485A (en) 1987-04-07

Family

ID=16652681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60214252A Pending JPS6275485A (en) 1985-09-27 1985-09-27 Display unit

Country Status (1)

Country Link
JP (1) JPS6275485A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49134239A (en) * 1973-04-26 1974-12-24
JPS5212533A (en) * 1975-07-21 1977-01-31 Hitachi Ltd Address position converting circuit
JPS533023A (en) * 1976-06-29 1978-01-12 Toyo Communication Equip Display unit
JPS54146534A (en) * 1978-05-09 1979-11-15 Mitsubishi Electric Corp Address conversion system
JPS60181783A (en) * 1984-02-29 1985-09-17 株式会社東芝 Image information memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49134239A (en) * 1973-04-26 1974-12-24
JPS5212533A (en) * 1975-07-21 1977-01-31 Hitachi Ltd Address position converting circuit
JPS533023A (en) * 1976-06-29 1978-01-12 Toyo Communication Equip Display unit
JPS54146534A (en) * 1978-05-09 1979-11-15 Mitsubishi Electric Corp Address conversion system
JPS60181783A (en) * 1984-02-29 1985-09-17 株式会社東芝 Image information memory

Similar Documents

Publication Publication Date Title
JP3350043B2 (en) Graphic processing apparatus and graphic processing method
JPS59208586A (en) Video image display unit
EP1026600A2 (en) Method and apparatus for interfacing with RAM
EP0274439B1 (en) Display system for plural display areas on one screen
JPS6275485A (en) Display unit
JPS6048828B2 (en) Memory addressing method
JPS58136093A (en) Display controller
JPS60217387A (en) Crt display unit
JPS6349772Y2 (en)
JP2004317536A (en) Display control system
JPS58184188A (en) Reading and writting system of display data
JPH0981720A (en) Image processor
JPS60260988A (en) Graphic display
SU1548799A1 (en) Device for conversion of brightness histograms
JPS6368891A (en) Display controller
JPH06208504A (en) Memory controller, memory reading method, and memory writing method
JPS6330889A (en) Display control circuit by segment address
JPS61140992A (en) Display control system
JPH03219342A (en) Programmable address conversion system
JPH043874B2 (en)
JPS59148091A (en) Character graphic display unit
JPS63287896A (en) Scan type display controller
JPS649637B2 (en)
JPS6325717A (en) Data transfer circuit
JPH02137040A (en) Picture processor