JPS6272250A - ル−プネツトワ−ク装置 - Google Patents
ル−プネツトワ−ク装置Info
- Publication number
- JPS6272250A JPS6272250A JP21173585A JP21173585A JPS6272250A JP S6272250 A JPS6272250 A JP S6272250A JP 21173585 A JP21173585 A JP 21173585A JP 21173585 A JP21173585 A JP 21173585A JP S6272250 A JPS6272250 A JP S6272250A
- Authority
- JP
- Japan
- Prior art keywords
- node
- signal
- clock signal
- nodes
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、送受信される信号のジッタの少ないループネ
ットワーク装置に関する。
ットワーク装置に関する。
［発明の技術的背県］
現在オフィスオートメ−シコン（ＯＡ）、フ戸りトリオ
ートメーション（ＦＡ）、プロセスオートメーション等
においてローカルエリアネットワーク（ＬＡＮ）が導入
されつつある。
ートメーション（ＦＡ）、プロセスオートメーション等
においてローカルエリアネットワーク（ＬＡＮ）が導入
されつつある。
第４図はＬＡＮの構成例を示すもので、同図に示される
ように複数のノード１−１〜１−０が伝送路３によって
接続され、ノード間での通信が行われる。この中でノー
ド１−１はＳＶＣ（Ｓｕｐｅｒｖｉｓｏｒｙ Ｃｏｎ
ｔｒｏｌ ）ノードと呼ハレ第５図に示されるようなフ
レームを発生させると共にフレームの整数倍長がループ
上にのるような可変長のバッフ？で制御を行う。
ように複数のノード１−１〜１−０が伝送路３によって
接続され、ノード間での通信が行われる。この中でノー
ド１−１はＳＶＣ（Ｓｕｐｅｒｖｉｓｏｒｙ Ｃｏｎ
ｔｒｏｌ ）ノードと呼ハレ第５図に示されるようなフ
レームを発生させると共にフレームの整数倍長がループ
上にのるような可変長のバッフ？で制御を行う。
フレームは第５図に示されるように例えば１０チヤンネ
ルの５のであり、ノード１−２とノード１−４が第１チ
ヤンネルＣｈ１を使用して通信を行っているときに、ノ
ード１−３とノード１−ｎとが第４チヤンネルＣｈ４を
使用して通信をすることが行われる。
ルの５のであり、ノード１−２とノード１−４が第１チ
ヤンネルＣｈ１を使用して通信を行っているときに、ノ
ード１−３とノード１−ｎとが第４チヤンネルＣｈ４を
使用して通信をすることが行われる。
このようなループネットワーク装置において通信を行う
場合には基準となる基準クロック信号が必要となるが、
この基準クロック信号はＳｖＣノード１−１により発生
され、各ノードはフレームからクロック信号を抽出し、
抽出されたクロック信号に基づいてデータの送受信を行
う。
場合には基準となる基準クロック信号が必要となるが、
この基準クロック信号はＳｖＣノード１−１により発生
され、各ノードはフレームからクロック信号を抽出し、
抽出されたクロック信号に基づいてデータの送受信を行
う。
［背景技術の問題点］
しかしながら、このようなループネットワーク′ＩＡｒ
ａにおいて送受信される信号は各ノードを経由するごと
にジッタが累積し、多数のノードを経由すると誤初作を
起こすことがある。この為中継用のノードの内部にフィ
ルタやＰＬＬ（フェイズロックループ）が設けられて、
ジッタの発生をできるだけおさえるようにされているが
、ジッタを完全に抑圧することはできない。従ってこの
ループに設けられるノードの数も制約され高速ループで
は現在のところ６４ノードが最大であるものが多い。
ａにおいて送受信される信号は各ノードを経由するごと
にジッタが累積し、多数のノードを経由すると誤初作を
起こすことがある。この為中継用のノードの内部にフィ
ルタやＰＬＬ（フェイズロックループ）が設けられて、
ジッタの発生をできるだけおさえるようにされているが
、ジッタを完全に抑圧することはできない。従ってこの
ループに設けられるノードの数も制約され高速ループで
は現在のところ６４ノードが最大であるものが多い。
［発明の目的１
本発明の目的は送受信される信号のジッタを減少さぜ、
多数のノードを接続できるループネットワーク装置を提
供することにある。
多数のノードを接続できるループネットワーク装置を提
供することにある。
［発明の概要１
本発明は、管理ノードと複数の）−ドが伝送路によって
ループ状に結合され、管理ノードから発生するクロック
信号を各ノードが抽出し、抽出されたクロック信号に基
づいてノード間でデータ信号の送受を行うループネット
ワーク装置において、少くとも１つの隣接しないノード
間にクロック信号用のバイパスを設け、このバイパスに
よって結合されたノードのうちデータ伝送方向からみて
管理ノードに近い側のノードにおいて抽出され、このバ
イパスを経由したクロック信号により、管理ノードに遠
い側のノードのデータ信号のジッタ除去を行うジッタ除
去回路を管理ノードに遠い側のノードに設けることによ
り、多数のノードを接続できるようにしたものである。
ループ状に結合され、管理ノードから発生するクロック
信号を各ノードが抽出し、抽出されたクロック信号に基
づいてノード間でデータ信号の送受を行うループネット
ワーク装置において、少くとも１つの隣接しないノード
間にクロック信号用のバイパスを設け、このバイパスに
よって結合されたノードのうちデータ伝送方向からみて
管理ノードに近い側のノードにおいて抽出され、このバ
イパスを経由したクロック信号により、管理ノードに遠
い側のノードのデータ信号のジッタ除去を行うジッタ除
去回路を管理ノードに遠い側のノードに設けることによ
り、多数のノードを接続できるようにしたものである。
［発明の実施１（１１
以下本発明の実施例を詳細に説明する。
第１図は本発明の一実施例に係るループネットワーク′
Ａ置の構成図である。
Ａ置の構成図である。
管理ノードとしてのＳＶＣノード１−１と複数のノード
１−２〜１−ｎが伝送路３によってループ状に結合され
、ノード１−３とノード１−（ｎ−１）との間にバイパ
ス５が設けられる。このバイパス５はノード１−３によ
って抽出されたクロック信号をノード１−（ｎ−１＞に
送るもので、データ信号の搬送は行わない。
１−２〜１−ｎが伝送路３によってループ状に結合され
、ノード１−３とノード１−（ｎ−１）との間にバイパ
ス５が設けられる。このバイパス５はノード１−３によ
って抽出されたクロック信号をノード１−（ｎ−１＞に
送るもので、データ信号の搬送は行わない。
ＳｖＣノード１−１により発生されたフレームはノード
１−２、から順にノード１−０に送られる。そして各ノ
ード１−２〜１−ｎはそのフレーム信号からクロック信
号を抽出する。
１−２、から順にノード１−０に送られる。そして各ノ
ード１−２〜１−ｎはそのフレーム信号からクロック信
号を抽出する。
ノード１−３においてフレームから抽出されるクロック
信号は該ノード１−３がＳＶＣノード１−１に近いので
ジッタが少ない。ノード１−（ｎ−１）においてはＳｖ
Ｃノード１−１により発生されたフレーム信号は多数の
ノード１−２〜１−（ｎ−２）を経由しているためジッ
タが多い。そこでノード１−（ｎ−１＞には第２図に示
されるようなジッタ除去回路が設けられている。
信号は該ノード１−３がＳＶＣノード１−１に近いので
ジッタが少ない。ノード１−（ｎ−１）においてはＳｖ
Ｃノード１−１により発生されたフレーム信号は多数の
ノード１−２〜１−（ｎ−２）を経由しているためジッ
タが多い。そこでノード１−（ｎ−１＞には第２図に示
されるようなジッタ除去回路が設けられている。
このジッタ除去回路の構成は以下の様になる。
４段の遅延回路７．９，１１．１３が直列に配され、各
遅延回路７，９，１１．１３の出力は夫々アンドゲート
１５，１７，１９．２１に入力されると共に位相差検出
回路２３に入力される。第１段の遅延回路７にはノード
１−（ｎ−２＞を経由して送られるデータ信号が入力さ
れる。バイパス５を介して入力されるクロック信号ＣＬ
が位相差検出回路２３及びＤ型フリップフロップ２５の
クロック端子Ｃに入力される。位相差検出回路２３の出
力はアンドゲート１５．１７．１９．２１に入力される
が、この位相差検出回路２３は各遅延回路７．９，１１
．１３の出力信号Ｄｉ、Ｄ２゜Ｄ３．Ｄ４とクロック信
号ＣＬとの位相差を検出し、その位相差が最適の遅延回
路に対応するアンドゲートの出力を′Ｈ−レベルとする
。例えば４つの遅延回路７，９，１１．１３の出力信号
のうち第３段の遅延回路１１の出力信号とクロック信号
ＣＬとの位相差が最適であると判断すると位相差検出回
路２３はアンドゲート１９の入力を′Ｈルベルにし、他
のアンドゲート１５，１７．２１の入力は′Ｌルベルに
する。アンドゲート１５．１７．１９．２１の出力はオ
アゲート２７を介してＤ型フリップフロップ２５のデー
タ入力端子りに入力される。
遅延回路７，９，１１．１３の出力は夫々アンドゲート
１５，１７，１９．２１に入力されると共に位相差検出
回路２３に入力される。第１段の遅延回路７にはノード
１−（ｎ−２＞を経由して送られるデータ信号が入力さ
れる。バイパス５を介して入力されるクロック信号ＣＬ
が位相差検出回路２３及びＤ型フリップフロップ２５の
クロック端子Ｃに入力される。位相差検出回路２３の出
力はアンドゲート１５．１７．１９．２１に入力される
が、この位相差検出回路２３は各遅延回路７．９，１１
．１３の出力信号Ｄｉ、Ｄ２゜Ｄ３．Ｄ４とクロック信
号ＣＬとの位相差を検出し、その位相差が最適の遅延回
路に対応するアンドゲートの出力を′Ｈ−レベルとする
。例えば４つの遅延回路７，９，１１．１３の出力信号
のうち第３段の遅延回路１１の出力信号とクロック信号
ＣＬとの位相差が最適であると判断すると位相差検出回
路２３はアンドゲート１９の入力を′Ｈルベルにし、他
のアンドゲート１５，１７．２１の入力は′Ｌルベルに
する。アンドゲート１５．１７．１９．２１の出力はオ
アゲート２７を介してＤ型フリップフロップ２５のデー
タ入力端子りに入力される。
次にこのジッタ除去回路の動作について説明する。
前述したように遅延回路７に入力されるデータ信号はジ
ッタが多く、又クロック信号ＣＬはジッタが少ない。第
３図はこのジッタ除去回路の各部の信号の波形図であり
、第３図（ａ ）はクロック信号の波形図である。第３
図（ｂ）〜（ｅ）はデータ信号が各遅延回路７．９．１
１．１３により遅延された信＠Ｄ１．Ｄ２．Ｄ３．Ｄ４
を表わす。
ッタが多く、又クロック信号ＣＬはジッタが少ない。第
３図はこのジッタ除去回路の各部の信号の波形図であり
、第３図（ａ ）はクロック信号の波形図である。第３
図（ｂ）〜（ｅ）はデータ信号が各遅延回路７．９．１
１．１３により遅延された信＠Ｄ１．Ｄ２．Ｄ３．Ｄ４
を表わす。
各遅延回路７．９．１１．１３の出力信号Ｄ１゜Ｄ２．
Ｄ３．Ｄ４は位相差検出回路２３に入力され、ここでク
ロック信号ＣＬとの位相差が検出され、例えば出力信号
Ｄ３が最適であると判断されると位相差検出回路２３は
その出力信号のうちアンドゲート１９に対する出力信号
のみを−）−１ルベルとし、他は′Ｌルベルとする。こ
のようにしてアンドゲート１９及びオアゲート２７を介
して出力信号Ｄ３がＤ型フリップ７０ツブ２５のデータ
入力端子りに入力される。Ｄ型−フリップ７０ツブ２５
は入力される信＠Ｄ３をクロック信号ＣＬの立ち上がり
でラッチするが、信号Ｄ３はジッタが多いがこのクロッ
ク信号ＣＬはジッタが少ないので、出力信号ＯＵＴ （
第３図（ｆ））もジッタが少なくなる。この出力信号Ｏ
ＵＴはノード１−（ｎ−１）のデータ信号となるので、
ノード１−（ｎ−１）においてデータ信号のジッタ除去
が行われる。
Ｄ３．Ｄ４は位相差検出回路２３に入力され、ここでク
ロック信号ＣＬとの位相差が検出され、例えば出力信号
Ｄ３が最適であると判断されると位相差検出回路２３は
その出力信号のうちアンドゲート１９に対する出力信号
のみを−）−１ルベルとし、他は′Ｌルベルとする。こ
のようにしてアンドゲート１９及びオアゲート２７を介
して出力信号Ｄ３がＤ型フリップ７０ツブ２５のデータ
入力端子りに入力される。Ｄ型−フリップ７０ツブ２５
は入力される信＠Ｄ３をクロック信号ＣＬの立ち上がり
でラッチするが、信号Ｄ３はジッタが多いがこのクロッ
ク信号ＣＬはジッタが少ないので、出力信号ＯＵＴ （
第３図（ｆ））もジッタが少なくなる。この出力信号Ｏ
ＵＴはノード１−（ｎ−１）のデータ信号となるので、
ノード１−（ｎ−１）においてデータ信号のジッタ除去
が行われる。
なおこの実施例においてはバイパスを１本だけ設ける構
成としたが、多数のバイパスを設けるようにすることも
でき、この場合は更にデータ信号のジッタ除去が確実と
なる。
成としたが、多数のバイパスを設けるようにすることも
でき、この場合は更にデータ信号のジッタ除去が確実と
なる。
実際、４００ＭＩｈのクロックを使用し、クロックの経
由するノードの数を３２、このノード間に第１図におけ
るノード１−３〜１−（ｎ−１）のようなデータ信号を
送信するノードを複数設けると、ループ全体でノードを
５００程度接続することが可能である。
由するノードの数を３２、このノード間に第１図におけ
るノード１−３〜１−（ｎ−１）のようなデータ信号を
送信するノードを複数設けると、ループ全体でノードを
５００程度接続することが可能である。
またジッタ除去回路における遅延回路及びアンドゲート
の数も４個に限定されるものではなく、他の数の遅延回
路及びアンドゲートを設けるようにしてもよい。
の数も４個に限定されるものではなく、他の数の遅延回
路及びアンドゲートを設けるようにしてもよい。
［発明の効果］
以上詳細に説明したように本発明によれば、送受信され
る信号のジッタを減少されることができるので、多数の
ノードを設けたネットワークを構成することが可能であ
る。
る信号のジッタを減少されることができるので、多数の
ノードを設けたネットワークを構成することが可能であ
る。
第１図は本発明の一実施例に係るループネットワーク装
置の構成図、第２図はジッタ除去回路の回路図、第３図
はジッタ除去回路の各部の波形図、第４図は一般的なル
ープネットワーク装置の構成図、第５図はフレームの構
成図である。
置の構成図、第２図はジッタ除去回路の回路図、第３図
はジッタ除去回路の各部の波形図、第４図は一般的なル
ープネットワーク装置の構成図、第５図はフレームの構
成図である。
Claims (3)
- （１）管理ノードと複数のノードが伝送路によってルー
プ状に結合され、管理ノードから発生するクロック信号
を各ノードが抽出し、抽出されたクロック信号に基づい
てノード間でデータ信号の送受を行うループネットワー
ク装置において、少くとも１つの隣接しないノード間に
クロック信号用のバイパスを設け、 このバイパスによって結合されたノードのうちデータ伝
送方向からみて管理ノードに近い側のノードにおいて抽
出され、このバイパスを経由して送られてクロック信号
により管理ノードから遠い側のノードのデータ信号のジ
ッタ除去を行うジッタ除去回路を管理ノードから遠い側
のノードに設けることを特徴とするループネットワーク
装置。 - （２）管理ノードに近い側のノードと遠い側のノードが
同一ノードである特許請求の範囲第１項記載のループネ
ットワーク装置。 - （３）ジッタ除去回路は、データ信号から複数の位相の
データ信号を作成し、この複数の位相のデータ信号のう
ち再生時に最も誤りの少ない位相のデータ信号とバイパ
スされたクロック信号とを組み合わせてデータ信号を再
生する特許請求の範囲第１項もしくは第２項記載のルー
プネットワーク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21173585A JPS6272250A (ja) | 1985-09-25 | 1985-09-25 | ル−プネツトワ−ク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21173585A JPS6272250A (ja) | 1985-09-25 | 1985-09-25 | ル−プネツトワ−ク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6272250A true JPS6272250A (ja) | 1987-04-02 |
Family
ID=16610719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21173585A Pending JPS6272250A (ja) | 1985-09-25 | 1985-09-25 | ル−プネツトワ−ク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6272250A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8831007B2 (en) | 2011-10-07 | 2014-09-09 | Canon Kabushiki Kaisha | Communication system, method of controlling the same, and storage medium |
-
1985
- 1985-09-25 JP JP21173585A patent/JPS6272250A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8831007B2 (en) | 2011-10-07 | 2014-09-09 | Canon Kabushiki Kaisha | Communication system, method of controlling the same, and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987085A (en) | Clock recovery circuit | |
| US6266799B1 (en) | Multi-phase data/clock recovery circuitry and methods for implementing same | |
| US5022057A (en) | Bit synchronization circuit | |
| US5268937A (en) | Method and system for digital transmission of serial data | |
| JP3189774B2 (ja) | ビット同期回路 | |
| US5822386A (en) | Phase recovery circuit for high speed and high density applications | |
| JPH04227122A (ja) | ディジタルクロック変換回路 | |
| US5101203A (en) | Digital data regeneration and deserialization circuits | |
| US5483370A (en) | Crossconnect apparatus for a coherent transmission system | |
| US20010017557A1 (en) | Circuit for data signal recovery and clock signal regeneration | |
| US20070206711A1 (en) | Method and apparatus for reducing latency in a clock and data recovery (CDR) circuit | |
| KR100315965B1 (ko) | 듀티 사이클 왜곡의 어댑티브 이퀄라이징을 위한 장치 및 방법 | |
| US5430773A (en) | Data sampling apparatus, and resultant digital data transmission system | |
| JPS6272250A (ja) | ル−プネツトワ−ク装置 | |
| JPS62243449A (ja) | 多段再生中継装置 | |
| JPS62202623A (ja) | ビツト速度調正の方法と装置 | |
| JP3284702B2 (ja) | 多段中継方式 | |
| EP0843434A2 (en) | Line interface circuit for wideband transmission | |
| US5276859A (en) | Accelerated token ring network | |
| US5781587A (en) | Clock extraction circuit | |
| US4320505A (en) | Processing apparatus for data rate reduction | |
| US6181757B1 (en) | Retiming method and means | |
| JPH11215112A (ja) | Ｐｌｌ回路 | |
| WO2004086605A1 (en) | Linear phase detector with multiplexed latches | |
| KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 |