JPS6271329A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体集積回路技術さらにはレベル変換回
路に適用して特に有効な技術に関し、例えばＥＣＬ　（
エミッタ・カップルド・ロジック）レベルの信号をＴＴ
Ｌ　（トランジスタ・トランジスタ・ロジック）レベル
の信号に変換する回路に利用して有効な技術に関する。

［背景技術］ ＴＴＬ回路に比べて動作速度の速いＥＣＬ回路からなる
論理回路の出力（ＥＣＬレベル）をＴＴＬレベルの信号
に変換して出力する回路として、例えば第２図に示すよ
うな回路がある。この回路はＥＣＬレベルの信号を受け
るカレントスイッチ回路Ｏ８の一方の出力ノードの電位
をエミッタフォロワ回路ＥＦで受けて、それを直接ある
いはレベルシフト回路ＬＳを介してフェーズスプリット
トランジスタＱ６に供給してトーテムポール型出力回路
○Ｐを駆動させ、ＴＴＬレベルの信号として出力させる
ようにしたものである。

しかしながら、第２図に示すようなレベル変換回路にお
いては、トーテムポール型出力回路ＯＰを駆動するフェ
ーズスプリット・トランジスタＱ６でのスレッショール
ドが接地電位を基準にして決定されるため、カレントス
イッチ回路Ｃ８を構成する入力トランジスタＱ１がオン
されて出力ノードｎ□の電位がロウレベルになっている
とき電源変動等によって電源電圧Ｖ　ｃ　ｃが上昇する
と、Ｖ　ｃ　ｃの上昇によってノードｎ、の電位も持ち
上げられて、Ｑ６がオンし、トーテムポール型出力回路
に貫通電流が流されてしまう、また、電源電圧ｖＣＣが
更に上昇すると“Ｈ”レベルの出力期待時に出力が反転
してＩＩＬ”レベルの信号が出力されてしまうおそれが
あることが本発明者らによって明らかにされた。なお、
レベル変換回路については例えば特願昭５８−１０２５
８６号参照。

［発明の目的］ この発明の目的は、カレントスイッチ回路でＥＣＬレベ
ルの信号を受けて例えばトーテムポール型出力回路から
ＴＴＬレベルの信号として出力するようにされたレベル
変換回路において、高電位側の電源電圧が上昇しても出
力回路に貫通電流が流されたり、出力が反転されたりす
るのを防止できるような半導体集積回路技術を提供する
ことにある。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、ＥＣＬレベルの信号のような入力信号によっ
て動作されるカレントスイッチ回路の出力ノードの電位
を受けるエミッタフォロワ回路の出力端子に、エミッタ
フォロワ出力のロウをクランプするためのクランプ・ト
ランジスタを接続し、このクランプトランジスタのベー
スにはカレントスイッチ回路の他方の出力ノードの電位
を供給することにより、電源電圧が上昇してもクランプ
・トランジスタによってエミッタフォロワ出力のロウレ
ベルが上昇しないようにし、これによって後段の出力回
路における出力の反転を防止するとともに、トーテムポ
ール型出力回路に貫通電流が流れるのを防止するという
上記目的を達成するものである。

［実施例］ 第１図は、本発明をＥＣＬレベルの信号をＴＴＬレベル
の信号に変換して出力するレベル変換回路に適用した場
合の一実施例を示す。

この実施例の出力回路は、第２図に示す回路と基本的に
同じ構成にされている。すなわち入力段としてのカレン
トスイッチ回路Ｃ８は、差動形態のトランジスタロ工９
ＱＺと、これらのトランジスタＱ、、Ｑ、の共通エミッ
タと電源電圧ＶＥＥとの間に接続された定電流源工。と
、上記トランジスタＱ、、Ｑ、のコレクタ抵抗Ｒｃ　１
Ｒｃ　２およびコレクタ抵抗Ｒｃ、とトランジスタＱ１
のコレクタとの間に接続された保護用のトランジスタＱ
３とにより構成されている。保護用のトランジスタＱ３
は。

高速化のため微細化されて耐圧の低くなったトランジス
タＱ１のコレクタ・エミッタ間に印加される電圧を減少
させて素子の接合破壊を防止する作用をなす。

上記カレントスイッチ回路Ｏ８は、トランジスタロ工の
ベースにＥＣＬレベルの信号Ｖｉｎが入力され、トラン
ジスタＱ２のベースにロジックスレッショールドとして
の基準電圧ＶＢＢが印加され、ＶｉｎがＶＢＢよりも大
きいときはトランジスタＱ１がオンされＱ２がオフされ
て出力ノードｎ１がロウレベルにされる。

この実施例では、上記カレントスイッチ回路Ｃ８の出力
ノードｎ１の電位をベースに受けるエミッタフォロワ・
トランジスタＱ４のエミッタと接地点との間に接続され
た抵抗Ｒｅと並列に、ショットキークランプ・トランジ
スタロ工。が接続されている。そして、このトランジス
タロ工。のベースには、カレントスイッチ回路Ｃ８の他
方すなわちＯＲ側の出力ノードｎ２の電位が供給されて
いる。

また、上記ノードｎ２と接地点との間には、ノ−ドｎ２
に向かって順方向となるようにクランプダイオードＤ□
が接続されている。

エミッタフォロワ回路ＥＦの出力ノードｎ、の電位は、
次段のレベルシフト回路ＬＳによってレベルダウンされ
てからフェーズスプリット・トランジスタＱ６に供給さ
れる。フェーズスプリット・トランジスタＱ６によって
位相の１８ｏ°異なる信号が形成され、これによってト
ランジスタＱｔｔＱ、、　Ｑ、からなるトーテムポール
型出力回路ＯＰが駆動さｔ、る。エミッタフォロワ回路
ＥＦの後段の構成はこれに限定されるものでなく種々の
変形が考えられ、例えばエミッタフォロワ回路ＥＦの出
力を、Ｉ１０インターフェースレベルの信号に変換して
外部へ供給させることも可能である。

第１図の回路においては、基準電圧ＶａＢよりも高いレ
ベルの入力信号Ｖ　ｉ　ｎが入って、カレントスイッチ
回路Ｃ８の出力ノードｎ１の電位がロウレベルにされた
とき、他方の出力ノードｎ２の電位がハイレベルにされ
る。そのため、トランジスタＱ、がオフ、そしてＱ　ｔ
　ｏがオンさせられて。

Ｑ□。のベース電位がエミッタ電位たる接地電位よりも
ベース・エミッタ間電位ＶＢＥ分高いおよそ＋Ｏ，ＳＶ
のような電位にされる。

そのため、エミッタフォロワ回路ＥＦの出力ノードｎ３
は、ショットキークランプ・トランジスタロ工。のショ
ットキーダイオード順方向電圧ＶＦ（約０．６Ｖ）によ
って、トランジスタロ工。のベース電位Ｏ，ＳＶよりも
ＶＦ分低い約０．２ｖのような電位される。これによっ
て、カレントスイッチ回路Ｃ８のノードｎ１の電位は、
ノードｎ、の電位よりもエミッタフォロワ・トランジス
タＱ４のベース・エミッタ間電圧ＶＢＥ分高いおよそ１
゜Ｏｖのような電位にされる。

その結果、出力ノードｎ１の電位がロウレベルのときに
、電源変動等によって電源電圧Ｖｃｃが上昇したとして
も、ノードｎ１の電位はほぼ１．ＯＶにクランプされる
。そのため、Ｖ　ｃ　ｃが上昇しても工弓ツタフォロワ
回路ＥＦの出力電位が上昇されなくなって、後段のトー
テムポール型出力回路ＯＰにおいて、トランジスタＱ７
〜Ｑ、がともにオンされて貫通電流が流されたり、出力
が反転されたりするおそれがなくなる。

一方、この実施例では、第２図の回路と異なり、トラン
ジスタＱ０゜のベース電位を供給するため。

カレントスイッチ回路Ｏ８の参照側トランジスタＱ２の
コレクタ端子がコレクタ抵抗Ｒｃ２を介して電ｇ電圧Ｖ
ｃｃに接続されている。そのため、入力信号Ｖｉｎが基
準電圧ＶＢＢよりも高いときは問題はないが、Ｖｉｎが
Ｖｓｓよりも低くなって、トランジスタＱ２がオンされ
ると、コレクタ抵抗Ｒｃ、の電圧降下によってＱ２のコ
レクタ電圧が大きく下がってＱ２が飽和し、カレントス
イッチ回路Ｏ８における電流切換え動作が遅くなるおそ
れがある。

つまり、ノードｎ１がハイレベルでノードｎ２がロウレ
ベルのときにトランジスタロ工。をオフさせてやる必要
があり、そのためには抵抗Ｒｅ、を充分に大きくしてノ
ードｎ２の電位が充分に下がるようにしてやる必要があ
る。し、かしそれではトランジスタＱ２が飽和されてし
まう恐れが生ずる。

そこで、この実施例では、ノードｎ２と接地点との間に
クランプダイオードＤ１を接続することにより、ノード
ｎ２の電位が下がっても、クランプダイオードＤ工によ
って−０，８ｖ以下に下がらないようにクランプさせて
いる。これによって、オン状態のトランジスタＱ２の飽
和が防止され、オフへの切換りが速くされるので、第２
図の回路に比べてカレントスイッチ回路Ｃ８の動作が遅
くされるおそれはない。

さらに、この実施例では、エミッタフォロワを構成する
抵抗Ｒｅと並列に設けられるトランジスタロ工。がジョ
ツキ−クランプ・トランジスタにされているので、ゲー
ト遅延時間ｔｐｄが長くされることもない。

なお、上記実施例では、エミッタフォロワ回路ＥＦがカ
レントスイッチ回路Ｃ８のＮＯＲ側の出力ノードｎ１の
電位を受けるようにされているが、それに限定されるも
のでなく、エミッタフォロワ回路ＥＦをカレントスイッ
チ回路Ｃ８のＯＲ側の出力ノードｎ２に接続するように
してもよい。その場合、ショットキークランプ・トラン
ジスタＱ、。のベースには。ＮＯＲ側の出力ノードｎ工
の電位を供給させるようにすればよい。

また、実施例では入力側のトランジスタＱ１のコレクタ
側に耐圧保護用のトランジスタＱ３が接続されているが
、参照側トランジスタＱ２のコレクタにも同様なトラン
ジスタを接続してもよいし、また全くこのようなトラン
ジスタを設けないようにしてもよいことは勿論である。

［効果］ （１）ＥＣＬレベルの信号が入力されるカレントスイッ
チ回路の出力ノードの電位を受けるエミッタフォロワ回
路を構成するエミッタ抵抗と並列に、エミッタフォロワ
出力のロウ側のレベルをクランプするためのショットキ
ークランプ・トランジスタを接続し、このトランジスタ
のベースにはカレントスイッチ回路の他方の出力ノード
の電位を供給するようにしたので、電源電圧が上昇して
もショットキークランプ・トランジスタによってエミッ
タフォロワ出力のロウ側のレベルが上昇しないように固
定されるという作用により、後段の出力回路における出
力の反転を防止できるとともに、トーテムポール型出力
回路に貫通電流が流れるのを防止することができるとい
う効果がある。

（２）ＥＣＬレベルの信号が入力されるカレントスイッ
チ回路の出力ノードの電位を受けるエミッタフォロワ回
路を構成するエミッタ抵抗と並列に、エミッタフォロワ
出力のロウ側のレベルをクランプするためのショットキ
ークランプ・トランジスタを接続し、このトランジスタ
のベースにはカレントスイッチ回路の他方の出力ノード
の電位を供給するとともに、この他方の出力ノードのロ
ウ側の電位をクランプするダイオードを設けたので、カ
レントスイッチ回路を構成するトランジスタの飽和が防
止されるという作用により、回路の動作速度が低下する
おそれがないという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
エミッタフォロワ回路を構成する抵抗Ｒｅと並列にショ
ットキークランプ・トランジスタＱ　ｉ　Ｇを設けてい
るが、多少の遅延が許されるならばエミッタ抵抗Ｒｅを
省略することも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＥＣＬレベルの信号
をＴＴＬレベルの信号に変換するレベル変換回路に適用
したものについて説明したが、この発明はそれに限定さ
れるものでなく、ＥＣＬレベルからＣＭＯＳレベルへの
変換その他カレントスイッチ回路を用いたレベル変換回
路一般に利用することができる。

【図面の簡単な説明】

第１図は、本発明をＥＣＬ−ＴＴＬレベルのレベル変換
回路に適用した場合の一実施例を示す回路図、 第２図は、従来のレベル変換回路−構成例を示す回路図
である。 Ｃ８・・・・カレントスイッチ回路、ＥＦ・・・・エミ
ッタフォロワ回路、ＬＳ・・・・レベルシフト回路、Ｏ
Ｐ・・・・トーテムポール型出力回路、Ｑｌ・・・・入
力側トランジスタ、Ｃ２・・・・参照側トランジスタ、
Ｃ４・・・・エミッタフォロワ・トランジスタ、Ｃ６・
。 ・・フェーズスプリット・トランジスタ、Ｑ□。・・・
・ショットキークランプ・トランジスタ、Ｄｌ・・・・
クランプダイオード。

Claims (1)

1. 【特許請求の範囲】 １、電流スイッチ回路と、この電流スイッチ回路の一方
   の出力ノードの電位を受けて動作するエミッタフォロワ
   回路を備えた半導体集積回路であって、上記エミッタフ
   ォロワ回路の出力ノードにはその電位がロウレベルのと
   きにこれを固定するクランプ手段が設けられてなること
   を特徴とする半導体集積回路。 ２、上記クランプ手段は、上記エミッタフォロワ回路を
   構成するエミッタ抵抗と並列に接続されたショットキー
   クランプ・トランジスタであって、このショットキーク
   ランプ・トランジスタのベースには、上記電流スイッチ
   回路の他方の出力ノードの電位が供給されるようにされ
   ていることを特徴とする特許請求の範囲第１項記載の半
   導体集積回路。 ３、上記他方の出力ノードには、この出力ノードのロウ
   側の電位を固定するクランプ手段が接続されてなること
   を特徴とする特許請求の範囲第２項記載の半導体集積回
   路。