JPS6268351A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体集積回路装置に関するものであり、
キースイッチ信号を受けて、デュアルトーン信号とダイ
ヤルパルス信号とを選択的に出力させる機能を持つ電話
器用の半導体４Ｊ積回路装置に利用して有効な技術に関
するものである。

〔背景技術〕

従来より、ブツシュボタン式デュアルトーン電話機に使
用されるディジタルトーンジェネレータが公知である（
例えば、米国ニーエムアイ社（ＡＭ　Ｉ　：　ＡＭＥｌ
？ＩＣＡＮ　ＭＩＣＲＯＳＹＳＴＥＭＳ　ＩＮＣ）から
１９７９年１月に発行された製品カタログ、ディジタル
トーンジェネレータｒ　Ｓ　２５５９　Ａ／Ｂ／Ｃ／Ｄ
Ｊの第４頁〜第１４頁参照）。

ところで、上記同様なトーン発生機能とともに、押しボ
タンの操作によってそれに対応されたダイヤルパルスも
発生させる機能を１つの半導体集積回路装置により実現
することが考えられる。しかしながら、このような両機
能を付加すると、トーン用の出力回路及び出力端子と、
パルス用の出力回路及び出力端子が必要になるとともに
、その機能切り換え用の制御端子の増加によって、例え
ば現行の電話用ダイヤラー集積回路装置に採用されてい
る１８ビンの標準パッケージに実装できなくなってしま
う、したがって、上記機能を付加すると、パッケージの
大型化又は付加機能の削除の他、現行の電話用ダイヤラ
ー集積回路装置との置き換えが不可能になるという問題
が生じる。

〔発明の目的〕 この発明の目的は、共通の外部端子からトーン信号とパ
ルス信号の両信号を選択的に出力させることのできる半
導体集積回路装置を提供することにある。

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、外部端子から供給されたキースイッチ信号を
受けるキーボード回路の出力信号に従って形成され、ト
ーン信号に対応されたディジタル信号とダイヤルパルス
とをトーン／パルスの切り換え制御信号に従ってＤ／Ａ
変換回路に選択的に供給することによって、共通の出力
回路を介してトーン信号とダイヤルパルスとを選択的に
送出させるようにするものである。

〔実施例〕

第１図には、この発明に係る電話用ダイヤラーを構成す
る半導体集積回路装置のブロック図が示されている。同
図の各回路ブロックは、公知のＣＭＯ５築積回路の製造
技術によって、例えば単結晶シリコンのような１個の半
導体基板上において形成される。

電話用のキースイッチは、通常数字キーθ〜９とファン
クシランキー＊と＃の合計１２個から構成される。これ
らのキー信号０〜９及び車と＃は、キーボード回路ＫＢ
に供給される。このキーボード回路ＫＢは、チャタリン
グ防止回路を含むものである。トーン信号は、それぞれ
４つの低周波数群（６９７Ｈ２，７７０Ｈｚ、８５２Ｈ
ｚ及び９４１Ｈ２）からなるロウ（行）信号と、高周波
数群（１２０９Ｈｚ、　１３３６Ｈｚ、　１４７７Ｈｚ
及び１６３３Ｈｚ）からなるカラム（列）信号のうちの
２つの組み合わせから構成される。このため、キーボー
ド回路ＫＢは、１つのキー信号に対応して低周波数群（
ロウ）の中から１つを指示する信号と高周波数群（カラ
ム）の中から１つを指示する信号を形成する。上記ロウ
信号とカラム信号からなる２つの信号は、それぞれプロ
グラマブル分周回路ＤＶＬとＤＶＣに供給される。これ
らの分周回路ＤＶＬとＤＶＣは、階段波状のトーンの１
周期を構成するステップ数と、上記複数の周波数との最
小公倍数に従った、例えばカラーテレビジョン受像機に
おいて使用されているカラーバースト用の水晶発振回路
（図示せず）によって形成される基準周波数信号（３，
５７９５４５ＭＨｚ）を、上記ロウ信号どカラム信号に
従って設定れる分周比により分周する。これらの分周回
路ＤＶＬとＤＶＣの出力信号は、ジョンソンカウンタ回
路ＪＣＬとＪＣＣにそれぞれ供給され、ここで階段波状
の信号に対応されたディジタル信号が形成される。

一方、キーボード回路ＫＢを通した数字信号は、パルス
発生回路ＰＣＧに供給される。パルス発生回路は、数字
キーに対応された数のダイヤルパルス信号を形成する。

上記キーボード回路ＫＢからの信号に対応されたディジ
タル信号と、ダイヤルパルス信号とを共通の出力回路を
通して選択的に出力させるため、この実施例では論理ゲ
ート回路Ｇが利用される。

すなわち、上記ジョンソンカウンタ回路ＪＣＬとＪＣＣ
によりそれぞれ形成された複数ビットからなるディジタ
ル信号は、後に第２図を参照して説明するように、上記
ディジタル信号のビット数に対応された複数個の２人力
の論理ゲート回路の一方の入力にそれぞれ供給される。

これら複数個からなる論理ゲート回路の他方の入力には
、上記パルス発生回路ＰＣＧにより形成されたパルス信
号Ｓ／Ｒが共通に供給される。

上記論理ゲート回路Ｇの信号は、上記低波数群と高周波
数群のうちの１つに対応されたディジタル信号に従った
階段波状態のアナログ信号を形成するＤ／Ａ変換回路Ｄ
ＡＣＬとＤＡＣＣに供給される。これらＤ／Ａ変換回路
り、ＡＣＬとＤＡＣＣの出力信号は、加算回路ＡＤを介
して外部端子ＯＵＴへ送出される。

この実施例では、トーン出力機能とパルス出力機能との
切り換えのために、特に制限されないが、制御端子Ｔ／
Ｄが設けられる。この端子Ｔ／Ｄから供給される切り換
え信号は、上記分周回路ＤＶＬ及びＤＶＣとジョンソン
カウンタ回路ＪＣＬ及びＪＣＣからなるトーン発生部と
、パルス発生回路ＰＣＧに供給される。例えば、上記制
御信号がハイレベルなら、上記トーン発生部が動作状態
にされ、パルス発生回路ＰＣＧが非動作状態にされる。

非動作状態にされたパルス発生回路ＰＣＧは、その出力
Ｓ／Ｒを上記ゲート回路Ｇを開いた状態にさせるレベル
にされる０例えば、上記論理ゲート回路Ｇが後述するよ
うに、ノア（ＮＯＲ）ゲート回路から構成される場合、
上記パルス発生回路ＰＣＧの出力Ｓ／Ｒは、ロウレベル
（論理′０”）にされる。これによって、ゲート回路Ｇ
は、ジョンソンカウンタ回路ＪＣＬとＪＣＣにより形成
されたディジタル信号をＤ／Ａ変換回路ＤＡＣＬとＤＡ
ＣＣに伝える。これにより、Ｄ／Ａ変換回路ＤＡＣＬと
ＤＡＣＣは、上記伝えられたディジタル信号に対応され
た階段波状のアナログ信号（トーン信号）を形成するの
で、出力端子ＯＵＴからは２つの周波数の組合わせから
なるトーン信号が出力される。

一方、上記制御信号がロウレベルなら、上記トーン発生
部が非動作状態にされ、パルス発生回路ＰＣＧが動作状
態にされる。非動作状態にされたトーン発生部は、リセ
ット状態に置かれジョンソンカウンタ回路ＪＣＬとＪＣ
Ｃの出力は、全てロウレベルのままにされる。したがっ
て、ゲート回路Ｇの全出力信号は、上記パルス発生回路
ＰＣＧの出力Ｓ／Ｒのハイレベルとロウレベルに従って
変化する。これにより、Ｄ／Ａ変喚回路ＤＡＣＬとＤＡ
ＣＣの入力は、上記パルス信号Ｓ／Ｒに同期して全て論
理“０”／全で論理“１”のように変化する。これによ
って、各Ｄ／Ａ変換回路ＤＡＣＬとＤＡＣＣは、その最
大値と最小値の２値信号を形成するため、加算回路ＡＤ
を介して２値信号が出力端子ＯＵＴから出力される。こ
れによって、出力端子ＯＵＴから実質的なパルス信号が
送出されることになる。

第２図には、上記ゲート回路Ｇ、！＝Ｄ／Ａ変換回路の
一実施例の回路図が示されている。特に制限されないが
、この実施例のＤ／Ａ変換回路は、２進重み抵抗方式に
より構成される。

上記ジョンソンカウンタ回路ＪＣＬ　（ＪＣＣ）により
形成されたディジタル信号Ｓ１〜Ｓｎは、それぞれノア
ゲート回路０１〜Ｇｎの一方の入力にそれぞれ供給され
る。これらのノアゲート回路６１〜Ｇｎの他方の入力に
は、上記パルス発生回路ＰＣＧの出力信号Ｓ／Ｒが供給
される。これらのノアゲート回路０１〜Ｏｎの出力信号
は、ＰチャンネルＭＯＳＦＥＴＱＩ、Ｑ３及びＱ５等と
ＮチャンネルＭＯ５ＦＥＴＱ２、Ｑ４及びＱ６等により
それぞれ構成されたＣＭＯＳインバータ回路の入力に供
給される。これらの各インバータ回路は、その入力ディ
ジタル信号８１〜Ｓｎに応じて、ロウレベル（回路の接
地電位）とハイレベル（■ｃｃ又は基準電圧Ｖｒｅｆ　
）に切り換えるスイッチ回路としての動作を行う。上記
インバータ回路の出力端子は、それぞれディジタル信号
に従った重みの抵抗値を持つ抵抗Ｒ１２Ｒ・・・ｚｎ−
ＩＲの一端にそれぞれ接続される。これらの抵抗Ｒ，２
Ｒ・・・ｚｎ−ＩＲの他端は共通接続され、特に制限さ
れないが、出力増幅回路ＯＰの反転入力（−）に接続さ
れる。この反転入力（−）とその出力端子との間には、
抵抗（Ｒ／２）が接続される。上記増幅回路ＯＰの非反
転入力（＋）は回路の接地電位に結合されている。上記
各抵抗には上記インバータ回路の動作に応じた電流が流
れ、個々の電流が加算されて出力増幅回路ｏｐの抵抗Ｒ
／２を通して流れる結果、出力から階段波状のアナログ
電圧が形成される。この階段状のステップ電圧は、Ｖｃ
ｃ　（Ｖｒｅｆ　）　／　２　ｒ′とされる。

例えば、前記のようにダイヤルパルス信号を出力させる
場合、上記各インバータ回路の出力信号が同時にロウレ
ベル／ハイレベルにされるため、回路の接地電位のよう
なロウレベルと上記電圧■ｃｃ（Ｖｒｅｆ）のようなハ
イレベルとの２値ｆａ号を形成することができるもので
ある。

なお、トーン信号の出力動作においては、その信号振幅
を比較的小さくするため、インバータ回路には電源電圧
Ｖｃｃより絶対値的に小さくされた基準電圧Ｖｒｅｆを
用いる。これに対してパルス出力動作においては、その
信号振幅を大きくするために、上記電源電圧Ｖｃｃに切
り換えるようにしてもよい、このようなインバータ回路
の動作電圧の切り換えは、上記制御信号Ｔ／Ｄにより行
うようにするものである。

〔効　果〕

（１）　Ｄ　／　Ａ変換回路の入力にトーン信号に対応
されたディジタル信号とパルス信号を選択的に供給する
ことによって、共通の出力回路及び出力端子からトーン
信号とダイヤルパルスとを選択的に出力させることがで
きる。これにより、トーン出力とダイヤルパルス出力と
の両機能を持つ半導体集積回路装置を現行の１８ピンの
標準パッケージに実装することができるという効果が得
られる。

（２）上記（１）により、トーン出力機能やダイヤルパ
ルス出力機能を持つ現行の電話用ダイヤラーとコンパチ
ブルにできるという効果が得られる。

（３）外部端子からの制御信号によってトーン出力とパ
ルス出力とを切り換えるようにすることによって、ダイ
ヤルパルス回線の電話器にあっては、パルス出力により
相手方の呼出を行い、相手方との接続が完了した後にト
ーン出力に切り換えて、トーン信号を利用した電話予約
システムのようなコンビエータシステムとの交信が可能
になるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を連成しない範囲で種々変更可
能であることはいうまでもない。例えば、ディジタルと
パルス信号を選択的にＤ／Ａ変換回路の入力に供給させ
る回路は、伝送ゲートＭＯ５ＦＥＴ等を利用したマルチ
プレクサ回路を用い等種々の実施形態を採ることができ
るものである。また、Ｄ／Ａ変換回路は、はしご形抵抗
方式等何であってもよい。さらに、上記Ｄ／Ａ変漬回路
の全入力に、選択的に２値信号を供給することによって
２値信号が得られることを利用して、内部ディジタル回
路の所定の信号をテスト動作の時にＤ／Ａ変換回路の入
力に供給して、その内部信号を外部へ送出させるために
利用するものとしてもよい。

〔利用分野〕

この発明は、電話用の半導体集積回路装置に広く利用で
きるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、 第２図は、そのゲート回路とＤ／Ａ変換回路の一実施例
を示す回路図である。 ＫＢ・・キーボード回路、ＤＶＬ、ＤＶＣ・・分周回路
、ＪＣＬ、ＪＣＣ・・ジョンソンカウンタ回路、Ｇ・・
ゲート回路、ＰＣＧ・・パルス発生回路、ＤＡＣＬ、Ｄ
ＡＣＣ・・Ｄ／Ａ変換回路、ＡＤ・・加算回路

Claims (1)

1. 【特許請求の範囲】 １、外部端子から供給されたキースイッチ信号に従った
   周波数のディジタル信号を形成する回路と、上記キーボ
   ード回路の出力信号を受けて、それに対応した数の直列
   パルス信号を形成するパルス発生回路と、トーン／パル
   スの切り換え制御信号に従って上記ディジタル信号又は
   上記パルス信号が選択的に供給されるＤ／Ａ変換回路と
   、上記Ｄ／Ａ変換回路の出力信号を受けて外部端子へ出
   力信号を送出させる出力回路とを含むことを特徴とする
   半導体集積回路装置。 ２、上記キースイッチ信号に従った周波数のディジタル
   信号を形成する回路は、基準周波数信号をキースイッチ
   信号に従った分周比により分周する分周回路と、この分
   周回路の出力信号を受けるジョンソンカウンタ回路によ
   り構成され、ディジタル信号とパルス信号を選択的にＤ
   ／Ａ変換回路に供給する回路は、ディジタル信号に対応
   された複数個の論理ゲート回路からなり、それぞれの一
   方の入力には上記ディジタル信号が供給され、他方の入
   力にはパルス信号が共通に供給されるものであることを
   特徴とする特許請求の範囲第１項記載の半導体集積回路
   装置。