JPS62639B2 - - Google Patents
Info
- Publication number
- JPS62639B2 JPS62639B2 JP53016976A JP1697678A JPS62639B2 JP S62639 B2 JPS62639 B2 JP S62639B2 JP 53016976 A JP53016976 A JP 53016976A JP 1697678 A JP1697678 A JP 1697678A JP S62639 B2 JPS62639 B2 JP S62639B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- make time
- dial
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/32—Signalling arrangements; Manipulation of signalling currents using trains of DC pulses
- H04Q1/36—Pulse-correcting arrangements, e.g. for reducing effects due to interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/0016—Arrangements providing connection between exchanges
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
Description
【発明の詳細な説明】
本発明は、電話回線等に使用される交換装置の
ダイヤルパルス等の信号の歪を修正する歪修正回
路に関するものである。
ダイヤルパルス等の信号の歪を修正する歪修正回
路に関するものである。
長い通信回線を中継して送られてくるダイヤル
パルスは、線路の状態、および、その他の要因に
より歪を受けて、交換装置を動作させるに適さな
い場合がある。ここで、ダイヤルパルスの速度は
10pps（pulse per second）と20ppsがあり、メ
ーク比は、ほぼ33％であるが、以下、10ppsの場
合について説明する。
パルスは、線路の状態、および、その他の要因に
より歪を受けて、交換装置を動作させるに適さな
い場合がある。ここで、ダイヤルパルスの速度は
10pps（pulse per second）と20ppsがあり、メ
ーク比は、ほぼ33％であるが、以下、10ppsの場
合について説明する。
第１図１は歪を受けない正常なダイヤルパルス
を示し、第１図２は歪を受けてメーク比が33％よ
り大きい値となつたことを示す。さらに第１図３
はメーク比が33％より小さい値となつたことを示
すものである。第１図２および３のダイヤルパル
スを交換装置に送出したとき、パルス歪の大きさ
によつて正常な動作が行なわれない場合がある。
を示し、第１図２は歪を受けてメーク比が33％よ
り大きい値となつたことを示す。さらに第１図３
はメーク比が33％より小さい値となつたことを示
すものである。第１図２および３のダイヤルパル
スを交換装置に送出したとき、パルス歪の大きさ
によつて正常な動作が行なわれない場合がある。
このようなダイヤルパルスの歪を補正する回路
として、従来第２図に示すような継電器を用いた
補正回路が使用されているが、この回路は高価
格で経済的でない、高密度実装に適さない、
継電器の特性上20ppsには適さない、消費電力
が大きいという欠点があつた。
として、従来第２図に示すような継電器を用いた
補正回路が使用されているが、この回路は高価
格で経済的でない、高密度実装に適さない、
継電器の特性上20ppsには適さない、消費電力
が大きいという欠点があつた。
本発明の目的は、最低メーク時間を規定するこ
とによつて上述の欠点を除去したダイヤルパルス
歪修正回路を提供することにある。
とによつて上述の欠点を除去したダイヤルパルス
歪修正回路を提供することにある。
以下、図面により本発明を詳細に説明する。第
３図は本発明の一実施例を示す回路で、第４図は
メーク時間が規定時間（以下説明では規定時間を
30ｍ secとする）以下になつたときの歪修正回
路の動作を示し、第５図は、メーク時間が30ｍ
sec以上となつた場合の歪修正回路の動作を示
す。
３図は本発明の一実施例を示す回路で、第４図は
メーク時間が規定時間（以下説明では規定時間を
30ｍ secとする）以下になつたときの歪修正回
路の動作を示し、第５図は、メーク時間が30ｍ
sec以上となつた場合の歪修正回路の動作を示
す。
第３図において、第４図の「入力」で示される
ような歪を受けたダイヤルパルス（メーク時間30
ｍ sec以下）が入力端子に印加される。この入
力信号は、オフフツク信号（図の入力信号の最初
のハイレベル部分に相当）とダイヤルパルスとか
ら構成されている。この入力信号に応答して、単
安定マルチバイブレータ等で構成される基準パル
ス発生回路１が動作し、30ｍ secメイク時間一
定のパルスを発生する。この出力と、入力ダイヤ
ルパルスをオアゲート２で比較し、メーク時間の
大きい方を出力する。すなわち、このオアゲート
２は上記オフフツク信号を出力するとともに、メ
ーク時間の小さい入力のときは、モノマルチ１の
出力を修正パルスとして出力する。また、第５図
の「入力」で示されるような歪を受けたダイヤル
パルス（メーク時間30ｍ sec以上）が入力端子
に印加された場合も同様の動作をする。従つて、
メーク時間が規定時間（本説明では30m sec）よ
り小さい場合は、それを30ｍ sec一定とし、メ
ーク時間が規定時間より大きい場合は、入力をそ
のまま出力する、簡単な歪修正を施すことができ
る。
ような歪を受けたダイヤルパルス（メーク時間30
ｍ sec以下）が入力端子に印加される。この入
力信号は、オフフツク信号（図の入力信号の最初
のハイレベル部分に相当）とダイヤルパルスとか
ら構成されている。この入力信号に応答して、単
安定マルチバイブレータ等で構成される基準パル
ス発生回路１が動作し、30ｍ secメイク時間一
定のパルスを発生する。この出力と、入力ダイヤ
ルパルスをオアゲート２で比較し、メーク時間の
大きい方を出力する。すなわち、このオアゲート
２は上記オフフツク信号を出力するとともに、メ
ーク時間の小さい入力のときは、モノマルチ１の
出力を修正パルスとして出力する。また、第５図
の「入力」で示されるような歪を受けたダイヤル
パルス（メーク時間30ｍ sec以上）が入力端子
に印加された場合も同様の動作をする。従つて、
メーク時間が規定時間（本説明では30m sec）よ
り小さい場合は、それを30ｍ sec一定とし、メ
ーク時間が規定時間より大きい場合は、入力をそ
のまま出力する、簡単な歪修正を施すことができ
る。
以上説明したように、本発明の簡易形歪修正回
路は、電子化により小形化が可能となり、電力消
費も非常に少なく経済的であるうえに、10pps、
20ppsのダイヤル速度にも適用でき、通信回線の
状態によつて極端にダイヤルパルスのメーク時間
が小さくなつても、所定のメーク時間に補正でき
るため、正常な交換動作が維持されるという効果
を有する。
路は、電子化により小形化が可能となり、電力消
費も非常に少なく経済的であるうえに、10pps、
20ppsのダイヤル速度にも適用でき、通信回線の
状態によつて極端にダイヤルパルスのメーク時間
が小さくなつても、所定のメーク時間に補正でき
るため、正常な交換動作が維持されるという効果
を有する。
第１図はダイヤルパルスの歪を説明するための
図、第２図は従来の歪修正回路を示す図、第３図
は本発明の一実施例を示す回路図、第４図および
第５図は第３図の回路を説明するための各部の波
形を示す図である。 １……基準パルス発生回路、２……オアゲー
ト、３……継電器。
図、第２図は従来の歪修正回路を示す図、第３図
は本発明の一実施例を示す回路図、第４図および
第５図は第３図の回路を説明するための各部の波
形を示す図である。 １……基準パルス発生回路、２……オアゲー
ト、３……継電器。
Claims (1)
- １ 入力ダイヤルパルスの立上りに応答して所定
のメイク時間を有するパルスを発生する基準パル
ス発生回路と、前記入力ダイヤルパルスと前記基
準パルス発生回路の出力とを受けメイク時間の大
きい方を出力するオア回路と、このオア回路の出
力により駆動されるリレー回路とを有するダイヤ
ルパルス歪修正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1697678A JPS54109305A (en) | 1978-02-15 | 1978-02-15 | Correction circuit for dial pulse distortion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1697678A JPS54109305A (en) | 1978-02-15 | 1978-02-15 | Correction circuit for dial pulse distortion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54109305A JPS54109305A (en) | 1979-08-27 |
| JPS62639B2 true JPS62639B2 (ja) | 1987-01-08 |
Family
ID=11931089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1697678A Granted JPS54109305A (en) | 1978-02-15 | 1978-02-15 | Correction circuit for dial pulse distortion |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54109305A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695773B2 (ja) * | 1986-06-16 | 1994-11-24 | 富士通株式会社 | ダイヤルパルス中継方式 |
-
1978
- 1978-02-15 JP JP1697678A patent/JPS54109305A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54109305A (en) | 1979-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5596748A (en) | Adaptive signal discrimination unit | |
| JPS5475922A (en) | Pulse noise limiter circuit | |
| KR920700498A (ko) | 전화통신장치에서의 착오 반향제거와 착오균형을 회피하는 방법과 장치 | |
| JPS62639B2 (ja) | ||
| JPS57166786A (en) | Video signal processing circuit | |
| US3980961A (en) | Frequency demodulator for a FSK data transmission system | |
| JPS6262117B2 (ja) | ||
| JPS62640B2 (ja) | ||
| JPH05235760A (ja) | ディジタル／アナログ変換器のオフセット補正方法および回路装置 | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| JPS5627580A (en) | Signal processor | |
| SU1462506A1 (ru) | Регенератор троичного цифрового линейного сигнала | |
| JPS6138653B2 (ja) | ||
| JPS5326554A (en) | Tr ansistor circuit | |
| JPS6364932B2 (ja) | ||
| JPH06224711A (ja) | デジタル信号受信回路 | |
| JPH042024B2 (ja) | ||
| SU1608721A1 (ru) | Устройство дл приема информации | |
| JPS57145446A (en) | Automatic equalizer | |
| JPS5839428B2 (ja) | バ−スト形信号伝送方式 | |
| JPS59204426A (ja) | 集中型電力系統安定化装置 | |
| SU1601755A1 (ru) | Регенератор цифрового сигнала | |
| JPS5660943A (en) | Interface signal receiving circuit | |
| JPS61152134A (ja) | 絶縁回路 | |
| JPS62159983A (ja) | ビデオ信号補正回路 |