JPS626271B2 - - Google Patents
Info
- Publication number
- JPS626271B2 JPS626271B2 JP57218491A JP21849182A JPS626271B2 JP S626271 B2 JPS626271 B2 JP S626271B2 JP 57218491 A JP57218491 A JP 57218491A JP 21849182 A JP21849182 A JP 21849182A JP S626271 B2 JPS626271 B2 JP S626271B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- command
- word
- dcb
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/282—Cycle stealing DMA
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
目 次
発明の技術的背景／本発明の技術的分野
先行技術の概要
発明の概要
詳細な説明
第１図乃至第５図の説明
DCBの定義の詳細
HSモード
POモードLPOタイプ（第６図説明を含む）
POモードSPOタイプ
割込ステータス情報
残余ステータス・ブロツク（RSB）
POモード２次コマンド
２次（コマンド・リスト）コマンドのフオーマツ
ト コマンドの分類 外部内部間のデータ転送（第７図説明を含む） 内部データ転送 アキユムレータ動作 条件付ジヤンプ 付加カード・ハードウエア制御（第８図説明を
含む） 装置インタフエース・フオーマツト（第９図説
明を含む） マイクロプロセツサ構成およびメモリ・マツプ
（第１０乃至第１２図説明を含む） POモード適用例 16進から10進への変換 チエツクサム計算プログラム POおよびHSモードの組合せ適用例 二重モード適用（第１３図乃至第１５図説明を
含む） マルチプレツクス／デマルチプレクス適用 システム動作概要（第１６図乃至第１８図説明
を含む） 発明の技術的背景 本発明の技術的分野 本発明は１次データ処理サブシステムに関連す
るＩ／Ｏオペレーシヨンがプログラマブル・マイ
クロプロセツサ等を含むインテリジエントな２次
データ処理サブシステムによつて管理されるデー
タ処理システムに係る。 先行技術の概要 今日のデータ処理システムはＩ／Ｏチヤネルお
よびＩ／Ｏコントローラでプログラマブル・プロ
セツサを広範に使用しており、周辺装置と１次
（ホスト）データ処理サブシステム（のメモリ）
の間のデータ転送の管理（更に従来はホスト・ソ
フトウエアに割当てられた１次データ処理サブシ
ステムの一定の経路管理および経路選択の義務の
軽減を行なつている。あるシステムでは、これら
の“２次”マイクロプロセツサは１次データ処理
サブシステムのサテライトとして従来のデータ処
理機能（すなわちマトリツクス乗法）を実行する
ように適合されているものさえある。しかしなが
ら、このようなサテライト・オペレーシヨンは通
常は、１次データ処理サブ・システムのソフトウ
エアによつて厳格に制御され、“生”のデータを
１次データ処理サブシステムから２次データ処理
サブシステムに送り、２次データ処理サブシステ
ムでこれらのデータを処理する動作の実行を命令
するコマンドを１次データ処理サブシステムが用
意するほか、“処理された”データを１次データ
処理サブシステムに戻すことが必要である。この
型の階層構成は、装置によるアテンシヨンの請求
から対応するアテンシヨンすなわち制御指示の転
送までの時間が緊急を要することがある場合のリ
アルタイム処理の管理等の支援に対しては適切で
はない。このような環境では、リアルタイム処理
による１次データ処理システムのリソースにおけ
る回線競合は他の重要なシステム動作に不当な干
渉を生じることがあるだけでなく、１次データ処
理サブシムが他の緊急な処理状態に適時のアテン
シヨンを与えることを妨げることもある。 発明の概要 本発明は、１次データ処理サブシステム（以
下、１次サブシステムという）のものとは別個に
（物理的に、または論理的に）プロセツサおよび
メモリ機構を有する２次データ処理サブシステム
（以下、２次サブシステムという）が、装置に関
連するＩ／Ｏコントローラとして作用し、１次サ
ブシステムに１つの装置アドレスを示すか、また
は装置からデータを取得する能力を有する完全に
独立したプロセツサとして作用し、１次サブシス
テムからの支援なしに前記データを処理し装置を
制御することを可能にする。本発明はまた、２次
サブシステムが“２次”コマンドのプログラムを
記憶し、前記独立したデータ取得を命令し、１次
サブシステムからの支援なしに、または僅かの支
援によつて処理動作を行なうことを可能にする。 本発明の特徴の１つとして“装置制御ブロツ
ク”またはDCBと呼ばれる１次コマンド記述子
−２次サブシステムによつて（１次サブシステム
のメモリから）１回に１つずつ検索される−は、
基本高速データ転送モードまたはプログラマブ
ル・オフライン・モードで２次サブシステムの動
作を呼出すビツトをセツトするモードを含む。高
速モードでは、データは１次サブシステムの（直
接アクセス可能な）メモリと装置の間で転送され
る。プログラマブル・オフライン・モードでは、
２次サブシステムは２次サブシステムに前もつて
記憶された“コマンド・リスト”に含まれている
２次コマンドの１つまたは複数のプログラムを翻
訳するように調整される。これらのプログラムに
よつて２次サブシステムは１次サブシステムの支
援なしにデータを取得、処理し、装置を制御でき
る。 本発明の２番目の特徴として、あらかじめ決め
られた一定の実時間状態の下で２次サブシステム
は高速モードとプログラマブル・オフライン・モ
ードの間で動的に前後に切換えられるように１次
コマンドはチエイン可能である。例えば、これに
よつてシステム使用者は２次サブシステムに指示
してオフライン・モードで小さいデータ項目を取
得、処理させ、次いで２次サブシステムを高速モ
ードに切換えて一次サブシステムと装置の間で他
の大きなデータ・セツトを転送することができ
る。また、２次サブシステムは、２次サブシステ
ムにおけるデータのブロツク部分の中間メモリに
よつて、装置マルチプレクサと１次サブシステム
のメモリ領域との間で低速でデータを移動させ、
それによつて２次サブシステムは通過中のデータ
を選択、検査し、処理できる。 本発明の３番目の特徴として、オフライン・モ
ードを呼出す各々の１次コマンド記述子
（DCB）はそれぞれのコマンドをロード・タイプ
または開始タイプのコマンドとして織別するタイ
プ・ビツトを含む。ロード・タイプのコマンド
は、関連コマンド・リスト・アレイにおけるコマ
ンド位置を定義する“開始行”パラメータと、関
連アレイで0000以外のコマンド数が決められる場
合の“コマンド・リスト長”パラメータとを含
む。リスト長パラメータが0000でない場合、ロー
ド・タイプDCBは２次サブシステムに開始行お
よびリスト長パラメータを記憶させ、１次サブシ
ステムの（直接アクセス可能な）メモリにあるコ
マンド・リスト・アレイを見つけさせ、そのアレ
イを２次サブシステムのメモリにロードさせる。
リスト長パラメータが0000で、２次サブシステム
のメモリが前もつてロードされたコマンド・リス
トを含む場合、２次サブシステムだけが開始行情
報を記憶する。開始型DCBによつて２次サブシ
ステムは、前もつてロードされたコマンド・リス
トを、前もつて記憶された開始行パラメータによ
つて定義されたコマンドを先頭に、所定のシーケ
ンスで翻訳する。 本発明の４番目の特徴として、オフライン・モ
ードでの２次コマンドの処理はコマンド・リス
ト・アレイにおけるどの位置においても割込可能
であり、その場合、前記位置で、0000のリスト長
と割込位置を指す開始行パラメータとを含む、チ
エインされた、または受取つたロード型のコマン
ドによつて、アレイを再びロードする必要なし
に、再び開始可能である。 本発明の５番目の特徴として、オフライン・モ
ードでの２次コマンドの処理は、 (a) 処理された２次コマンドの数が、現在の２次
シーケンスを開始した開始タイプ１次コマンド
で指定された“オペレーシヨン長”パメータを
越えたとき、 (b) １次サブシステムのメモリと２次サブシステ
ムの間で転送されたデータ・バイト数が関連す
る開始タイプ・コマンドによつて現に指定され
た領域の容量を越えたとき、 または (c) 装置終了または例外割込が２次コマンドによ
つてに呼出されたとき に終了可能である。 詳細な説明 第１図は本発明の実施例を含む環境システムの
概要を示す。１次サブシステム１は２次サブシス
テム３を介して周辺装置、または装置マルチプレ
クサである装置２と通信する。１次サブシステム
１は通常の構成で、１次プロセツサすなわちホス
ト・プロセツサ１ａ、ホスト・メモリ１ｂ、およ
び１つ以上のホストＩ／Ｏチヤネル１ｃを含む。 ２次サブシステム３は、サイクル・スチール・
モードで（ホストＩ／Ｏチヤネル１ｃおよび直接
アクセス（図示せず）によつて）ホスト・メモリ
１ｂとデータを交換するホスト・インタフエー
ス・アダプタ３ａ、装置２とインタフエースし、
（異なるフオーマツトの）データをそれぞれ交換
する装置インタフエース・アダプタ３ｂ、データ
移動のタイミングを合わせる信号をハンドシエー
キングするハンドシエーキング・ロジツク・アダ
プタ３ｃへその他の制御信号を交換する制御ポー
ト・アダプタ３ｄ、２次マイクロプロセツサ３
ｅ、前記２次マイクロプロセツサ３ｅにアクセス
可能なマイクロプロセツサ・メモリ３ｆ、アダプ
タ３ａおよび３ｂの間でデータを転送するバス３
ｇ、ホスト・インタフエース・アダプタ３ａを介
して１次サブシステム１の間でデータおよびその
他の情報を転送するバス３ｈ、２次マイクロプロ
セツサ３ｅをマイクロプロセツサ・メモリ３ｆ、
アダプタ３ｂ，３ｃおよび３ｄに接続するバス３
ｉ、およびアダプタ３ｂおよび３ｃの間のデータ
転送とハンドシエーキング信号動作を調整するラ
イン３ｊを含む。２次サブシステム３は外部バス
４を介して１次サブシステム１に、外部バス５を
介して装置２に、それぞれ接続する。 本発明によつて、“装置制御ブロツク”（以下、
DCBという）と呼ばれる１次コマンド記述子に
ある専用モード・ビツトに応答して、２次サブシ
ステム３は２つの異なる動作モード、すなわち高
速（HS）モードとプログラマブル・オフライン
（PO）モードの間で動的に切換えられる。DCBは
１次サブシステム・ソフトウエアによつてホス
ト・メモリ１ｂで作成され、２次サブシステム３
によつて検索および翻訳可能であり、チエイニン
グによつてリンク可能である。従つて、２次サブ
システム３は後で説明する状態の下にHSモード
とPOモードを動的に切換えるようにプログラム
可能である。現在のICパツケージ技術によつ
て、２次サブシステム３は１枚のマルチ・チツ
プ・カード上にパツケージ可能で、第１図および
本明細書の他の個所で“付加カード”として表示
される。１次サブシステム１にとつて、付加カー
ドすなわち２次サブシステム３および装置２は単
一の装置アドレスとして“観察可能”であり、ホ
ストＩ／Ｏチヤネル１ｃは複数の前記カードおよ
び他の装置コントローラの付加が可能である。 ホスト・インタフエース・アダプタ３ａと外部
バス４は米国特許第4246637号で説明されてい
る。 第２図は予想される付加カード使用による各種
の構成例10乃至14を示す。構成例10は装置２のよ
うな装置と１次サブシステム１のようなホスト・
サブシステムを（第１図に示すホストＩ／Ｏチヤ
ネル１ｃのようなホスト・チヤネル（図示せず）
を介して）連結する１枚の付加カードを示す。構
成例11は２つの装置を（ホスト・チヤネル（図示
せず）のそれぞれのサブチヤネル（図示せず）を
介して）１つのホスト・サブシステムに別個の連
結する２枚の付加カードを示す。構成例12は１つ
の装置２に対して延長された並列データ転送イン
タフエースを提供し、前記装置２を１つのホス
ト・サブシステムに連結する２枚の付加カードを
示す。構成例13は１つのホスト・サブシステムに
連結された２枚の付加カードが、カード対カード
のタンデム・リンケージを用いてシステムの２つ
のサブチヤネルの間でデータを転送することを示
す。構成例14は２枚の付加カードが前記タンデ
ム・リンケージ構成によつて２つの別個の、かつ
比較的非同期のホスト・サブシステムを連結する
ことを示す。 上記のように、DCB（装置制御ブロツク）と
呼ばれる順次翻訳コマンド記述子アレイに含まれ
ているモード・ビツト・パラメータに応答して、
２次サブシステム３は交互に高速（HS）モード
およびプログラマブル・オフライン（PO）モー
ドで動作する。このようなDCBの作成、取出お
よび翻訳を行なうプロセスは第３図および第４図
にその概要が示される。 第３図でブロツク２０および２１で示すよう
に、ホスト・プロセツサ１ａで動作するアプリケ
ーシヨン・ソフトウエアは、開始命令OIO（Ｉ／
Ｏを動作せよ）と“即値”コマンド記述子IDCB
（即値装置制御ブロツク）を用意することによつ
て従属付加カードを含む装置の動作をスケジユー
ルする。ブロツク２１で、ホスト・プロセツサ１
ａは適時にOIO命令を翻訳し、命令中のアドレス
情報を用いて、IDCBを検索する。IDCBは装置ア
ドレス（この場合、付加カードのアドレス）と
IDCBコマンド機能を指定する。このコマンド機
能はDPC（直接プログラム制御）動作モード２
２またはCS（サイクル・スチール）動作モード
２３を指定する。 IDCBを翻訳している間に、ホスト・プロセツ
サ１ａは付加カードを選択し、コマンド機能に分
岐する。DPC動作が指定されれば、ホスト・プ
ロセツサ１ａおよび付加カードは同期して対話
し、付加カード上のマイクロプロセツサ・メモリ
３ｆとIDCBの“即値データ・フイールド”部分
の間でデータ転送が行なわれる（ブロツク２
２）。この転送はホスト・プロセツサ１ａと付加
カードの２次マイクロプロセツサ３ｅが、それぞ
れのサブシステムで関連する素子を直接に制御す
る必要があり、ホスト・プロセツサ１ａ側では、
チヤネル／付加インタフエースへ、またはから、
付加カード側では、ホスト・インタフエース・ア
ダプタ３ａを介してマイクロプロセツサ・メモリ
３ｆから、またはへ即値データが転送される。
CS動作がIDCBで決められれば、IDCBのコピー
は付加カードのマイクロプロセツサ・メモリ３ｆ
に転送され（ブロツク２４）、その後、付加カー
ドの２次マイクロプロセツサ３ｅはIDCB情報を
用いてホスト・インタフエース・アダプタ３ａ
（第１図）を調整し、ホスト・メモリ１ｂから付
加カードのマイクロプロセツサ・メモリ３ｆに、
DCBコマンド記述子の“サイクル・スチール書
込”転送を実行する。DCB−後で説明する８個
の16ビツト・ワードから成る−は、付加カードの
２次マイクロプロセツサ３ｅに別の動作、すなわ
ちDCBの取出と翻訳（第３図のブロツク２５）
を実行するように命令する。 以上の動作説明は先行技術として従来使用され
てきたもので、例えば前記米国特許第4246637号
で開示されている。しかしながら、現時点では、
DCBはモードを設定し、チエイニングするビツ
ト・パラメータを含み、特異な新奇なものとみな
されていた各種の付加動作モードを呼出す。 付加カードの２次マイクロプロセツサ３ｅは、
DCBの前記モード・ビツトの状態によつて、付
加カードの２次サブシステム３の動作シーケンス
を、高速（HS）モード２７、またはプログラマ
ブル・オフライン（PO）モード２８に切換え
る。HSモードでは、２次マイクロプロセツサ３
ｅは接続される装置２（１次サブシステム１に対
して、付加カードと同じ装置アドレスを有する）
を選択し、アダプタ３ａおよび３ｂと装置２を準
備し（ブロツク２９）、ホスト・メモリ１ｂと装
置２の間でデータ転送（DCBで指定されたバイ
ト・カウント長を有する）を行なう（ブロツク３
０）。前記転送で、データはDCBで指定されたい
くつかのビツト並列フオーマツトの１つで外部バ
ス５を通り、装置インタフエース・アダプタ３ｂ
によつてホスト・インタフエース・アダプタ３ａ
の固定された転送構成に適合可能なフオーマツト
に変換される。 POモードでは、付加カードの２次マイクロプ
ロセツサ３ｅはDCBにおける現在の特定の“タ
イプ・ビツト”によつて分岐し（第３図の判断ブ
ロツク３１）、“コマンド・リスト”準備動作３
２、または前もつて準備されたコマンド・リスト
に含まれた“２次コマンド”によつて定義された
動作プログラム３３を実行する。タイプ・ビツト
値が０のときは、DCBは“プログラマブル・オ
フライン・ロード”（LPO）モード型DCBと呼ば
れ、タイプ・ビツト値が１のときは、DCBは
“プログラマブル・オフライン開始”（SPO）モー
ド型DCBと呼ばれる。 LPOモード型DCBを翻訳するとき、付加カー
ドの２次マイクロプロセツサ３ｅはそのDCBに
含まれた４ビツト・リスト長フアクタの値により
分岐する（判断ブロツク３４）。この値が0000以
外の場合、２次マイクロプロセツサ３ｅは、
DCBに含まれたリスト長フアクタと組合せて、
DCBに含まれた境界アドレス情報によつて決め
られた、ホスト・メモリ１ｂの領域から、“コマ
ンド・リスト”のアレイを検索するように、ホス
ト・インタフエース・アダプタ３ａを調整する。
２次マイクロプロセツサ３ｅはこのコマンド・リ
ストのアレイをマイクロプロセツサ・メモリ３ｆ
の所定の領域にロードする（ブロツク３５）。ロ
ードされたアレイは可変数の16ビツト“２次”コ
マンド・ワード（DCBは１次コマンドとして参
照され、コマンド・リスト中のコマンドは２次コ
マンドと呼ばれる）。 前記DCBに含まれたリスト長と開始行のフア
クタを保持して（ブロツク３６および３７）、２
次マイクロプロセツサ３ｅはDCBに含まれたチ
エイン・ビツト値によつて分岐される（判断ブロ
ツク３８）。チエイン・ビツトが０の場合（チエ
イニングが指定されない）、２次マイクロプロセ
ツサ３ｅはステータス割込を１次サブシステム１
に知らせ（ブロツク３９）、付加カードの２次サ
ブシステム３の現在の動作シーケンスを終了す
る。チエイン・ビツトが１の場合（チエイニング
が指定された）、２次マイクロプロセツサ３ｅと
ホスト・インタフエース・アダプタ３ａは協同で
もう１つのDCBと、そのDCBのモード・ビツト
値による、もう１組の動作シーケンスを検索す
る。判断ブロツク３４で、LPO型DCBが0000の
リスト長フアクタを含む場合、２次マイクロプロ
セツサ３ｅは“イエス”に分岐する。従つてコマ
ンド・リストをロードするブロツク３５はスキツ
プされる。しかし、ブロツク３７で、新しい
DCB開始行の情報は保持され、判断ブロツク３
８に進む。 SPO型DCBを翻訳するとき（第３図の３３）、
２次マイクロプロセツサ３ｅはブロツク３７で保
持された開始行情報を、最初の“コマンド・アド
レス”としてマイクロプロセツサ・メモリ３ｆに
前もつて記憶されたコマンド・リストを開始する
のに用い、最初のアドレスで始まる、前記リスト
における２次コマンドの組によつて定義された動
作プログラムを実行する。２次マイクロプロセツ
サ３ｅは、後に説明する複数の“終了条件”の１
つに出会うまで、反復してコマンド・アドレスの
コマンドを検索し、コマンドによつて定義された
動作を実行し、コマンド・アドレスを増分する。
このシーケンスはブロツク４０に示される。２次
マイクロプロセツサ３ｅは、終了条件に出会う
と、ステータスを記憶し（ブロツク４１）、判断
ブロツク３８に進む。 第４図および第５図は前記動作の実行に関し
て、１次サブシステム１および２次サブシステム
３によつて形成されたシステムの論理構成を示
す。第４図で、OIO命令５１およびIDCB記述子
５２は２ワード（32ビツト）表現である。ホス
ト・プロセツサ１ａによつてのみ処理されるOIO
命令５１はIDCBのホスト・メモリ１ｂにおける
有効アドレス５３を含む。前に説明したように、
１次サブシステム１と付加カードの２次サブシス
テム３の間の調整された情報転送がIDCBによつ
てDPCまたはCSモードで行われる。IDCBはコマ
ンド部分５４、装置アドレス部分５５（本実施例
では、付加カードのアドレス）、およびコマンド
部分５４の情報に応じて変更されるフイールド部
分５６を含む。１次サブシステム１の解読ロジツ
ク５７はコマンド部分５４を検査し、切換経路５
８を介してDPC転送動作、または切換経路５９
を介してCS転送動作をセツトアツプする。 この時点で、装置アドレス部分５５は１次サブ
システム１によつて使用され、付加カードを選択
する。DPC転送では、IDCBのフイールド部分５
６は、付加カードのマイクロプロセツサ・メモリ
３ｆに／から、送付／受信される即値データのソ
ースまは宛先を表わす“即値データ・フイール
ド”を構成する。CS転送では、フイールド部分
５６に含まれたアドレス情報は８ワード（128ビ
ツト）DCB記述子の最初のワードの、ホスト・
メモリ１ｂにおける境界アドレスを決める。この
情報は付加カード（第４図で破線で示された２次
サブシステム３）に転送される。付加カードは後
に非同期で動作し、関連DCBを検索する。 第５図で、本発明によるDCB記述子６０およ
び６１はそれぞれ、ワード０乃至ワード７の８ワ
ードを含む（WD１、WD２等で示される）。各ワ
ードはビツト０乃至ビツト１５の16ビツトを含
む。ワード０（WD０）はチエイン・ビツト（ビ
ツト０）、および次に定義する他の情報を含む。
ワード１のビツト０はモード・ビツトを含む
（HSまたはPOモードを指定する）。ワード１の他
のビツト、ワード０のビツト２、およびワード
２、ワード３、ワード６およびワード７の全ビツ
トは、モード・ビツトの値に応じて、後で説明す
る翻訳の変化する文脈を有する。ワード４は、後
で説明する“残余ステータス・ブロツク”
（RSB）を記憶する８ワード領域のホスト・メモ
リ１ｂにおける最初のアドレスを含む。ワード５
は、前記DCBを翻訳する動作シーケンスが終了
し、前記DCBのチエイン・ビツトがチエイニン
グを指定するとき（ワード０のビツト０＝１）に
用いられるチエイン・アドレスを決める。 第５図は定義の概要とDCBの一定の重要部分
の論理的効果を示す。DCB素子のすべては後で
もつと完全に定義される。 第５図で、モード・ビツトがHSモード（ワー
ド１のビツト０＝０）を指定する場合、ワード１
のビツト１は６２に示すコマンド抑止機能を定義
する（ワード１のビツト１の値が０の場合は、ワ
ード２および３に含まれ、６３および６４に示さ
れた“装置コマンド”機能は付加カードの２次サ
ブシステム３によつて装置２に転送されるが、前
記ビツトの値が０の場合はコマンド転送は抑止さ
れる）。POモードが指定された場合（ワード１の
ビツト０＝１）、ワード１のビツト１は６５に示
すコマンド・タイプを識別する（ビツトの値が０
の場合はタイプLPO、１の場合はタイプSPO）。 HSモードが指定された場合、ワード０のビツ
ト２の値が１ならば、装置２からホスト・メモリ
１ｂへのデータ転送（“読取”転送（RD））が定
義され、前記ビツトの値が０ならば、ホスト・メ
モリ１ｂから装置２へのデータ転送（“書込”転
送（WR））が定義される。この転送は、２次マ
イクロプロセツサ３ｅの干渉なしに、かつマイク
ロプロセツサ・メモリ３ｆにデータを中間的に記
憶することなく、アダプタ３ａおよび３ｂ（第１
図）によつて行われる。このモードで転送される
データ量はDCBのワード６に含まれた転送バイ
ト・カウントによつて指定される。 POモードが指定された場合、ワード０のビツ
ト２の意味はタイプ・ビツト（ワード１のビツト
１）の値に左右される。LPO型が指定された場
合、ワード０のビツト２の値は０でなければなら
ない（実際に、ホスト・メモリ１ｂからマイクロ
プロセツサ・メモリ３ｆへのコマンド・リストの
“書込”転送に関連して（第３図のブロツク３５
の動作参照））。しかし、SPO型が指定された場合
も、ワード０のビツト２の値は０でなければなら
ず、かつ後に“２重モード動作”で説明される双
方向性文脈を有することがある。この文脈に関し
て、SPO型が指定された場合、複数のデータ転送
動作が、読取および書込転送動作を指定する一定
の２次（コマンド・リスト）コマンドの指示の下
に、付加カードとホスト・メモリ１ｂの複数領域
の間で、間欠的に実行されることがある。 POモードおよびLPO型が指定された場合、ワ
ード２は６６で示すように（全０にセツトされる
ことによつて）アイドルであり、ワード３，６お
よび７はそれぞれ、“コマンド・リスト開始行”、
“コマンド・リスト長”、および“コマンド・リス
ト開始アドレス”パラメータを67，68、および６
９で含む。ワード６８で定義されたコマンド・リ
スト長が0000（16進数）以外の値を有する場合、
コマンド・リスト開始アドレス６９は、マイクロ
プロセツサ・メモリ３ｆに（ロードするために）
転送されるコマンド・リストを含むホスト・メモ
リ１ｂにおける領域の最初を決める。この場合、
コマンド・リスト開始アドレス６９およびコマン
ド・リスト長６８はホスト・メモリ１ｂのリスト
領域をアクセスし、かつ１回に１つのコマンドの
転送を実行するのに用いられる（第３図のブロツ
ク３５の動作）。コマンド・リスト開始行６７
は、２次マイクロプロセツサ３ｅがSPO型DCB
の指示の下に続いて動作するとき、２次コマンド
の処理が開始される（ロードされた）コマンド・
リスト内で、付加カードの２次マイクロプロセツ
サ３ｅによつてコマンド行位置を決定するのに用
いられる。コマンド・リスト長の値が0000（16進
数）の場合、DCBの一定の部分（開始行および
リスト長）はマイクロプロセツサ・メモリ３ｆに
保持され、２次マイクロプロセツサ３ｅが前もつ
て翻訳されたLPO型のDCBの指示の下にロード
されたリストをアクセスするのを可能にするが、
直ちに翻訳されるLPO型のDCBはコマンド・リ
ストをマイクロプロセツサ・メモリ３ｆに転送す
るのには使用されない。 POモードおよびSPO型が指定された場合、
DCBのワード２は“読取バイト・カウント”７
０を、ワード３は“読取開始アドレス”７１を、
ワード６は“書込バイト・カウント”７２を、ワ
ード７は“書込開始アドレス”７３を表わす。読
取開始アドレスおよび読取バイト・カウントは
（現在、マイクロプロセツサ・メモリ３ｆに記憶
されているコマンド・リストに含まれた一定の２
次コマンドの動作によつて）付加カードからデー
タを転送できる領域を、ホスト・メモリ１ｂ中に
定める。割込開始アドレスおよび書込バイト・カ
ウンタは（通常、読取領域から離して）ホスト・
メモリ１ｂ中にもう１つの領域を定め、その領域
から、データは現在記憶されているコマンド・リ
スト中の一定の書込コマンドの指示の下に取出さ
れ、付加カードに転送される。 HSモードが指定された場合、DCBワード１の
ビツト２乃至ビツト１５は７４に示す文脈を有す
る。これらのビツトの中の２ビツトは関連データ
転送に対する４つの装置インタフエース・フオー
マツトの１つを指定するのに用いられる。更に、
これらのビツトの中の４ビツトは、タイマ・ソー
ス（図示せず）から選択された16のタイマ波形の
１つを指定する。残りの８ビツトは、一定の装置
インタフエース・フオーマツト（B16）および関
連アレイ・インデツクス動作が指定されるときに
用いられるアレイ・インデツクス・フアクタの、
ホスト・メモリ１ｂにおける位置を指定する。
（アレイ・インデツクスでは、２次マイクロプロ
セツサ３ｅ、アダプタ３ａおよび３ｂは協同動作
を行ない、２次マイクロプロセツサ３ｅから装置
２にアドレス情報を転送し、ホスト・メモリ１ｂ
と装置２の間で一定の“アレイ・データ”を転送
する。） POモードが指定されたとき、DCBがLPOタイ
プならば、ワード１のビツト２乃至１５は７５５
に示すように全０である。しかし、DCBがSPO
タイプならば、これらのビツトは７６に示すよう
に、いくつかのハンドシエーキング・フオーマツ
ト（装置インタフエースの）の１つ、16のタイマ
波形（HS動作で定められたタイマ値に類似の）
の１つ、およびそれぞれのDCBの指示の下に実
行されることがある最大２次コマンド数を示す最
大動作長パラメータを指定するのに用いられる。 DCBの定義の詳細 HSモード（ワード１のビツト０＝０） このモードは、２次マイクロプロセツサ３ｅま
たはホスト・プロセツサ１ａの支援なしに、かつ
マイクロプロセツサ・メモリ３ｆで中間的にデー
タを記憶することなしに、接続された装置２とホ
スト・メモリ１ｂの間の急速データ転送を可能に
する。転送されるデータ量はワード６に指定され
る。このDCBのワード部分は（付加カードの２
次サブシステム３の翻訳に対して）下記の意味を
有する。 DCBワード０（制御ワード）： ビツト０：チエイニング・フラグ このビツトは値が１のときは付加カードはチエ
イニング手順を実行する。付加カードは現在の動
作を完了するが、ホスト・プロセツサ１ａに割込
要求を送らない。その代りに、付加カードはチエ
インにおける次のDCBを取出し、次の動作を実
行する。（DCBワード５は次のDCBの位置を指示
する。）チエイン・フラグが０にセツトされた
DCBを付加カードが取出し、チエインの最後の
動作を指示するまで、チエイニングは続く。 抑止例外ビツト（ビツト４）が１ならば、残余
ステータス・ブロツク（RSB）は、例外割込が報
告されない限り、チエイン中の各動作において記
憶される。例外割込はまたチエインを終了する。
（ビツト４の説明を参照されたい。） ビツト１：プログラム制御割込 このビツトは値が１のときは、DCB取出が完
了すると、プログラム制御割込が行なわれる。
（各々の割込はもう１つの割込が行なわれる前に
実行されなければならない。） ビツト２：入力フラグ このビツトは、HSモードでは、データがどの
方向に転送されるかを指示する。このビツトの値
が１のときは、付加カードはデータをホスト・メ
モリ１ｂに転送し、ビツトの値が０のときは、デ
ータはホスト・メモリ１ｂから付加カードに転送
される。 ビツト３： このビツトはHSモードの動作では使用され
ず、０である。 ビツト４：抑止例外 このビツトは値が１のときは、 さもなければ例外割込を生じる、長さの例外
が、許容される装置終了として報告される。 付加カードのステータスは、例外割込が報告さ
れない限り、残余ステータス・ブロツク（RSB）
のアドレス（DSBワード４）によつて指定された
アドレスに記憶される。 抑止例外のプログラムされた各動作の終了で残
余ステータス・ブロツク（RSB）は送られる。
RSBのフオーマツトは後に説明される“残余ステ
ータス・ブロツク”で示される。 ビツト５〜７：アドレス・キー これらの３ビツトは、データ転送間に付加カー
ドによつて示されプログラムがホスト・メモリ１
ｂを呼出す許可を有することを検査する。誤つた
アドレス・キーは例外割込を生じる。 ビツト８〜１０： これらの３ビツトはHSモードの動作では使用
されず、０でなければならない。 ビツト１１〜１３：プログラム制御割込ID これらの３ビツトは、次のプログラム制御割込
の間、後で説明する割込情報バイト（IIB）のビ
ツト３，４、および５として表示さらる。（IIBの
他のビツトはすべて０である。） ビツト１４：21秒タイム・アウト このビツトが１のとき、DCB動作の21秒タイ
ム・アウトが作動する。付加カードは21秒内でチ
エインまたは割込をしなければならない。そうで
ない場合は、例外割込が報告され、サイクル・ス
チール・ステータス・ワード３のビツト９が１に
セツトされる。 このビツトが０のときは、21秒タイム・アウト
は使用されない。 ビツト１５：チエイニング終了 このビツトが１のときは、１にセツトされたビ
ツト０および４と一緒に、付加カードは長さの例
外を抑止する。しかし、長さの足りない例外に出
会つたとき（すなわち、転送されるデータがワー
ド６で指定されたバイト・カウントよりも少ない
とき）、付加カードはチエイニング動作を終了す
る。 このビツトが１で、ビツト０またはビツト４が
０のとき、付加カードはDCB明細検査を報告す
る。 このビツトが０で、ビツト４が１のとき、付加
カードは長さの足りない例外にもかかわらずチエ
イニングを続ける。 DCBワード１（付加カード指示コマンド）： このワードのビツト０の値が０にセツトされた
とき、このワードは一定の指定オプシヨンを有す
る。付加カードに対するHSモードの動作を指定
する。このワードは、動作モード（高速DI／
DO）、（コマンド）ワード２および３が装置２に
転送されるかどうか、およびどのデータ・フオー
マツトおよびタイミング・パルス期間が使用され
るかを指定する。 ビツト０：DI／DO指定 このビツトが０にセツトされると、HS（高速
DI／DO）モード動作を指定する。 ビツト１：コマンド抑止 このビツトが０の場合、DCBワード２および
３に与えられたコマンド・ワードは装置２に送ら
れる。このビツトが１の場合は、コマンド・ワー
ドの装置２への転送は抑止される。 ビツト２，３：フオーマツト これらのビツトは付加カードのインタフエース
のフオーマツトを指定する。ビツト２、３ インターフエース・フオーマツト 00 ８ビツト、単方向性（U8） 01 16ビツト、単方向性（U16） 10 16ビツト、双方向性（B16） 11 32ビツト、双方向性（B32） ビツト４〜７：タイマの値 これらのビツトは使用されるタイマ出力期間を
指定する。 ビツト４〜７ タイマ出力パルス 0000 なし 0001 10.4（μ秒） 0010 10.4（μ秒） 0011 20.8（μ秒） 0100 41.6（μ秒） 0101 83.3（μ秒） 0110 166.6（μ秒） 0111 333.3（μ秒） 1000 666.6（μ秒） 1001 1.333（ｍ秒） 1010 2.666（ｍ秒） 1011 5.333（ｍ秒） 1100 10.66（ｍ秒） 1101 21.33（ｍ秒） 1110 42.66（ｍ秒） 1111 85.33（ｍ秒） 0001は単一パルス、他はすべて連続反復信号を
生じる。 ビツト８〜１５：アレイ・インデツクス境界
（ポート０カウンタ・プリセツト） 16ビツトの双方向性フオーマツトでは、このフ
イールドはデータ転送には使用されないバスの高
順位バイトにセツトされる。低順位バイトは16進
数00にセツトされる。２つのバイトは、一緒にな
つてアレイ・インデツクス表示を形成する。 16ビツトの双方向性以外のフオーマツトは16進
00にセツトされたビツト８〜１５を有する。そう
でない場合には、付加カードはDCB明細検査を
送る。 DCBワード２および３（装置指示コマンド）： DCBワード２および３は、転送がワード１の
ビツト１における１によつて抑止されない限り、
装置２に送られる32ビツトのコマンドを構成す
る。コマンド中の32ビツトのすべてはワード１の
ビツト２および３で指定されたフオーマツトによ
つて送られる。 装置インタフエース・アダプタ３ｂが32ビツト
幅の場合、ワード２は最上位ワード、ワード３は
最下位ワードである。両ワードは単一アウトバウ
ンド・コマンド転送として装置インタフエース・
アダプタ３ｂに同時に渡される。 装置インタフエース・アダプタ３ｂが16ビツト
幅の場合、２つの別個の順次転送として、ワード
２は最初に渡され、その後ワード３が渡される。 注：16ビツトのコマンドのみが必要な場合、ワー
ド２および３は同一内容となり、装置ロジツク
中の単一の16ビツト・レジスタに記憶されるこ
とがある。 装置インタフエース・アダプタ３ｂが８ビツト
幅の場合、４つの順次転送が行なわれる。 ●ワード２のビツト０〜７ ●ワード２のビツト８〜１５ ●ワード３のビツト０〜７ ●ワード３のビツト８〜１５ 装置２と付加カードの間のデータ転送はコマン
ド転送が終了した後に行なわれる。 DCBワード４（残余ステータス・ブロツク・ア
ドレス）： このワードは、残余ステータス・ブロツク
（RSB）が記憶されるホスト・メモリ１ｂにおけ
る８ワード領域の最初のアドレスを含む。このア
ドレスは偶数でなければならないから、ビツト１
５は０でなければならない。 ワード０の抑止例外ビツト（ビツト４）が１
で、例外割込が報告されない場合が生じるごとに
RSBは記憶される。RSBのフオーマツトは後に
“残余ステータス・ブロツク”で説明される。 DCBワード５：（DCBチエイン・アドレス）： このワードは、DCBワード０のチエイン・フ
ラグ（ビツト０）が１の場合に実行される次の
DCBのホスト・メモリ１ｂにおけるアドレスを
指定する。DCBチエイン・アドレスは偶数（ビ
ツト１５が０）でなければならない。それが奇数
ならば、割込が生じ、ISB中のDCB明細検査ビツ
ト（ビツト３）は１にセツトされる。エラーが生
じた場合、条件コード２（例外）が報告され、チ
エイニングは停止する。 DCBワード６（バイト・カウント）： このワードは、現在のDCBにおいて転送され
るデータ・バイト数を表わす16ビツトの符号なし
の整数を含む。バイト・カウントは０〜65535の
全16ビツト範囲にわたつて指定されることがあ
る。しかしながら、部分的転送は許されないの
で、バイト・カウントは、ワード１のビツト２お
よび３によつて指定されるように、装置インタフ
エース・アダプタ３ｂのフオーマツト幅の倍数で
なければならない。 バイト・カウントが特定の動作に対して許され
る最大値よりも大きいか、またはバイト・カウン
トが16ビツトまたは32ビツトのフオーマツトに対
して奇数である場合、ISBにおけるDCB明細検査
ビツト（ビツト３）に１にセツトされる。割込要
求が受入れられたとき、条件コード２（例外）が
報告される。 DCBワード７（データ・アドレス）： このワードは、実行される動作に関連するデー
タのホスト・メモリ１ｂにおける最初のアドレス
を含む。データ・アドレスは16ビツトおよび32ビ
ツトのフオーマツトでは偶数（ビツト１５が０）
でなければならないが、８ビツトの単方向性フオ
ーマツトでは奇数である場合がある。 データ・アドレスが16ビツトまたは32ビツトの
フオーマツトで奇数の場合、割込要求が送られ、
ISB中のDCB明細検査ビツト（ビツト３′）は１
にセツトされる。割込要求が受入れられたとき、
条件コード２（例外）が報告される。 POモードのLPOタイプ これは次のSPOタイプのDCBによる動作間に
使用される、コマンド・リストおよび最初の行ア
クセス・パラメータをロードするのに用いられ
る。 DCBワード０（制御ワード）： ビツト０：チエイン・フラグ HSモードのDCBの場合と同一の文脈である。 ビツト１：プログラム制御割込 HSモードの場合に同じ。 ビツト２：入力フラグ このビツトはどの方向にデータが転送されるか
を指示する。データ（すなわち、コマンド・リス
ト）転送はこの動作タイプでは常にホスト・メモ
リ１ｂから付加カードに向つて行なわれるから、
このビツトは０でなければならない。そうでない
場合は、DCB明細検査が行なわれる。 ビツト３： このビツトは本動作では使用されず、０でなけ
ればならない。 ビツト４：抑止チエツクサム不一致 付加カードは常にチエツクサム（コマンド・リ
ストの最後のワード）を転送、検査する。ビツト
４が１にセツトされると、チエツクサム不一致例
外は例外割込を生じない。しかしながら、チエツ
クサム・エラー・ステータスはセツトされ、例外
割込が報告されない場合、残余ステータス・ブロ
ツクは残余ステータス・ブロツク・アドレス
（DCBワード４）によつて指定されたアドレスに
記憶される。 注：このビツトは長さの例外によつて生じた制込
を抑止しない。また、このビツトは、チエツク
サム不一致例外割込が抑止されたとき、再試行
を生じさせない。 ビツト５〜７：アドレス・キー HSモードの場合と同じ ビツト８〜１０： これらの３ビツトは本動作では使用されず、０
でなければならない。 ビツト１１〜１３：プログラム制御割込ID HSモードの場合と同じ。 ビツト１４：21秒タイム・アウト このビツトは１でなければならない。ビツト１
４はDCB動作で21秒タイム・アウトを作動させ
る。付加カードは21秒内にチエインまたは割込を
しなければならない。そうでないと、例外割込が
報告される。 ビツト１５：チエイニング終了 このビツトは０でなければならない。 DCBワード１（付加カード指示コマンド）： このワードはプログラマブル・オフライン・ロ
ード・モード（LPO）タイプの動作を指定す
る。 ビツト０： このビツトはすべてのPOモード動作において
１である。 ビツト１： このビツトはLPOタイプ動作において０であ
る。 ビツト２〜１５： これらのビツトは予備であり、０でなければな
らない。 DCBワード２（予備）： このワードは予備であり、すべて０でなければ
ならない。 DCBワード３（コマンド・リスト開始行）： このワードは、次にプログラマブル・オフライ
ン開始モード（SPO）タイプのDCBを翻訳する
とき、付加カードが２次（コマンド・リスト）コ
マンドの処理を開始しなければならないコマン
ド・リスト行を指定する。このワードは16進数
0700よりも小さくなければならない。 注：コマンド・リストの第１行は行0000である。
従つて、このLPOタイプでDCBワード３が
0000の場合、付加カードはコマンド・リストの
第１行で処理を開始する。DCBワード３が
0001の場合、付加カードは第２行で処理を開始
する。 このワードは、プロセスが前の動作で割込まれ
ており、次の順次コマンド・リスト行で再開始中
の際にしばしば用いられる。（DCBワード６を参
照されたい。） DCBワード４（残余ステータス・ブロツク
（RSB）アドレス）： HSモードの場合と同じ。 DCBワード５（DCBチエイン・アドレス）： HSモードの場合と同じ。 DCBワード６（コマンド・リスト長）： このワードはコマンド・リストと２バイト・チ
エツクサムの和の長さ（バイト）を表わす16ビツ
トの符号なしの整数を含む。ワード６が0000で、
コマンド・リストが前もつてロードされている場
合、付加カードは、次のプログラマブル・オフラ
イン開始モードのDCBが受入れられた後に、コ
マンド・リスト・プログラムを再開始する。この
場合、コマンド・リスト・プログラムはDCBワ
ード３で指示された行で再開始する。コマンド・
リスト・プログラムはこの方法によつて再開始さ
れることがある。コマンド・リストが前もつてロ
ードされていない場合、付加カードは装置終了割
込を報告し、サイクル・スチール・ステータス・
ワード３のビツト１０を１にセツトする。コマン
ド・リスト・チエツクサムはバイト・カウントが
0000のときは再検査されない。 このワードが０でない場合、付加カードはＩ／
Ｏレジスタ、アキユムレータ、作業用レジスタ、
およびプロセツサのステータスをクリアし、バイ
ト・カウントを使い切るまでマイクロプロセツ
サ・メモリ３ｆにコマンド・リストを読込む。バ
イト・カウンタは偶数でなければならず、0E02
（16進数）バイトを越えることはない。（コマンド
は２バイトであるから、チエツクサム・ワードの
最大コマンド・リスト長は1792コマンドと２バイ
トの和である。） バイト・カウントが0002（16進数）の場合、コ
マンド・リストは２バイトのチエツクサムの０
（バイト）長とみなされる。この場合、付加カー
ドは付加カードのローカル・コマンド・リスト記
憶領域をクリアするので、その後のSPOタイプ
DCBは最後にロードされたリストへのアクセス
を拒否される。それによつて、POモードを使用
するアプリケーシヨン・プログラムはどれも、そ
のコマンド・リストに他のアプリケーシヨン・プ
ログラムがアクセスすることを制限する（例え
ば、保護手段として）。 DCBワード７（コマンド・リスト開始アドレ
ス）： このワードはホスト・メモリ１ｂのコマンド・
リストの開始アドレスを含む。コマンドは２バイ
トであるから、このワードは偶数（ビツト１５＝
０）でなければならない。ホスト・メモリ１ｂに
記憶されたコマンド・リストのフオーマツトは第
６図に示される。リストの最後の２バイトに含ま
れたチエツクサムはコマンド数と２（バイト）の
和に等しくなければならない。 POモードのSPOタイプ これは前もつてロードされたコマンド・リスト
に含まれた２次コマンドのシーケンスの２次マイ
クロプロセツサ３ｅによる処理を開始するのに用
いられる。 DCBワード０（制御ワード）： ビツト０：チエイン・フラグ HSモードの場合と同じ。 ビツト１：プログラム制御割込 HSモードの場合と同じ。 ビツト２：入力フラグ このDCBでは、このビツトは１でなければな
らない。このDCBは、ホスト・メモリ１ｂへ／
からの両方向のデータ転送を指示することがある
コマンド・リストのコマンドの組の実行を要求す
るのに用いられる（下記の“二重モード・アプリ
ケーシヨン”を参照されたい）。 ビツト３：（未使用） このビツトの値は０でなければならない。 ビツト４：抑止例外 HSモードの場合と同じ。 ビツト５〜７：アドレス・キー HSモードの場合と同じ。 ビツト８〜１０：（予備） これらのビツトは０でなければならない。そう
でない場合は、DCB明細検査が生じる。 ビツト１１〜１３：プログラム制御割込ID HSモードの場合と同じ。 ビツト１４：21秒タイム・アウト このビツトが１のとき、プログラマブル・オフ
ライン・モードＩ／Ｏ動作は動作がまだ終了して
いない場合、動作開始後21秒で終了する。そし
て、ステータスはタイム・アウトが生じたコマン
ド・リスト・プログラムにリターンする。 このビツトが０のとき、タイム・アウトは使用
されない。 ビツト１５：チエイニング終了（長さの不足す
る例外） このビツトが１のとき、１にセツトされたビツ
ト０およびビツト４と相俟つて、付加カードは長
さの例外を抑止する。しかし、長さの不足する例
外に出会つたとき（すなわち、転送されるデータ
がプログラマブル・オフライン開始モードの
DCBのワード２またはワード６で指定されたバ
イト・カウントよりも小さいとき）、付加カード
はチエイニング動作を終了する。 このビツトが１で、ビツト０またはビツト４が
０のとき、付加カードはDCB明細検査を報告す
る。 このビツトが０のとき、付加カードは、長さの
例外にもかかわらず、チエイニングを継続する。 DCBワード１（付加カード指示コマンド）： このワードは、プログラマブル・オフライン
（SPO）開始モード・タイプの動作が、指定され
たオプシヨンで、実行されることを指定する。こ
のワードは動作モード（プログラマブル・オフラ
イン開始モード）、インタフエース・ハンドシエ
ーキングおよびタイミングを指定する。 ビツト０： このビツトはすべてのPOモード動作に対して
１である。 ビツト１： このビツトはSPOタイプの動作に対して１であ
る。 ビツト２，３：ハンドシエーキング・コード これらのビツトは装置インタフエース・アダプ
タ３ｂのハンドシエーキングを規定する。ビツト
２はバス１（第１図）を制御し、ビツト３はバス
０（第１図）を制御する。ハンドシエーキング・
コードは次のように定義される。 １＝装置要求（装置による転送制御） どちらかのビツトが１の場合、そのビツトによ
つて制御されるバスによるデータ転送は装置２か
らの要求によつて開始される。コマンド処理はプ
ログラマブル・オフライン・モードのＩ／Ｏ転送
の間停止する。 ０＝内部要求（付加カードによる転送制御） どちらかのビツトが０の場合、そのバスに対す
る装置からの要求は不要である。 ビツト４〜７：タイマの値 HSモードの場合と同じ。 ビツト８〜１１：動作長 このフイールドは、許容できる最大動作長、す
なわち単一のSPOタイプのDCBの結果として実
行されることがある２次（コマンド・リスト）
Ｉ／Ｏコマンドの数を指定するコードを含む。指
定された最大値を越える場合は、プログラムは装
置終了割込によつて終了し、サイクル・スチー
ル・ステータス・ワード３のビツト１１は１にセ
ツトされる。
ト コマンドの分類 外部内部間のデータ転送（第７図説明を含む） 内部データ転送 アキユムレータ動作 条件付ジヤンプ 付加カード・ハードウエア制御（第８図説明を
含む） 装置インタフエース・フオーマツト（第９図説
明を含む） マイクロプロセツサ構成およびメモリ・マツプ
（第１０乃至第１２図説明を含む） POモード適用例 16進から10進への変換 チエツクサム計算プログラム POおよびHSモードの組合せ適用例 二重モード適用（第１３図乃至第１５図説明を
含む） マルチプレツクス／デマルチプレクス適用 システム動作概要（第１６図乃至第１８図説明
を含む） 発明の技術的背景 本発明の技術的分野 本発明は１次データ処理サブシステムに関連す
るＩ／Ｏオペレーシヨンがプログラマブル・マイ
クロプロセツサ等を含むインテリジエントな２次
データ処理サブシステムによつて管理されるデー
タ処理システムに係る。 先行技術の概要 今日のデータ処理システムはＩ／Ｏチヤネルお
よびＩ／Ｏコントローラでプログラマブル・プロ
セツサを広範に使用しており、周辺装置と１次
（ホスト）データ処理サブシステム（のメモリ）
の間のデータ転送の管理（更に従来はホスト・ソ
フトウエアに割当てられた１次データ処理サブシ
ステムの一定の経路管理および経路選択の義務の
軽減を行なつている。あるシステムでは、これら
の“２次”マイクロプロセツサは１次データ処理
サブシステムのサテライトとして従来のデータ処
理機能（すなわちマトリツクス乗法）を実行する
ように適合されているものさえある。しかしなが
ら、このようなサテライト・オペレーシヨンは通
常は、１次データ処理サブ・システムのソフトウ
エアによつて厳格に制御され、“生”のデータを
１次データ処理サブシステムから２次データ処理
サブシステムに送り、２次データ処理サブシステ
ムでこれらのデータを処理する動作の実行を命令
するコマンドを１次データ処理サブシステムが用
意するほか、“処理された”データを１次データ
処理サブシステムに戻すことが必要である。この
型の階層構成は、装置によるアテンシヨンの請求
から対応するアテンシヨンすなわち制御指示の転
送までの時間が緊急を要することがある場合のリ
アルタイム処理の管理等の支援に対しては適切で
はない。このような環境では、リアルタイム処理
による１次データ処理システムのリソースにおけ
る回線競合は他の重要なシステム動作に不当な干
渉を生じることがあるだけでなく、１次データ処
理サブシムが他の緊急な処理状態に適時のアテン
シヨンを与えることを妨げることもある。 発明の概要 本発明は、１次データ処理サブシステム（以
下、１次サブシステムという）のものとは別個に
（物理的に、または論理的に）プロセツサおよび
メモリ機構を有する２次データ処理サブシステム
（以下、２次サブシステムという）が、装置に関
連するＩ／Ｏコントローラとして作用し、１次サ
ブシステムに１つの装置アドレスを示すか、また
は装置からデータを取得する能力を有する完全に
独立したプロセツサとして作用し、１次サブシス
テムからの支援なしに前記データを処理し装置を
制御することを可能にする。本発明はまた、２次
サブシステムが“２次”コマンドのプログラムを
記憶し、前記独立したデータ取得を命令し、１次
サブシステムからの支援なしに、または僅かの支
援によつて処理動作を行なうことを可能にする。 本発明の特徴の１つとして“装置制御ブロツ
ク”またはDCBと呼ばれる１次コマンド記述子
−２次サブシステムによつて（１次サブシステム
のメモリから）１回に１つずつ検索される−は、
基本高速データ転送モードまたはプログラマブ
ル・オフライン・モードで２次サブシステムの動
作を呼出すビツトをセツトするモードを含む。高
速モードでは、データは１次サブシステムの（直
接アクセス可能な）メモリと装置の間で転送され
る。プログラマブル・オフライン・モードでは、
２次サブシステムは２次サブシステムに前もつて
記憶された“コマンド・リスト”に含まれている
２次コマンドの１つまたは複数のプログラムを翻
訳するように調整される。これらのプログラムに
よつて２次サブシステムは１次サブシステムの支
援なしにデータを取得、処理し、装置を制御でき
る。 本発明の２番目の特徴として、あらかじめ決め
られた一定の実時間状態の下で２次サブシステム
は高速モードとプログラマブル・オフライン・モ
ードの間で動的に前後に切換えられるように１次
コマンドはチエイン可能である。例えば、これに
よつてシステム使用者は２次サブシステムに指示
してオフライン・モードで小さいデータ項目を取
得、処理させ、次いで２次サブシステムを高速モ
ードに切換えて一次サブシステムと装置の間で他
の大きなデータ・セツトを転送することができ
る。また、２次サブシステムは、２次サブシステ
ムにおけるデータのブロツク部分の中間メモリに
よつて、装置マルチプレクサと１次サブシステム
のメモリ領域との間で低速でデータを移動させ、
それによつて２次サブシステムは通過中のデータ
を選択、検査し、処理できる。 本発明の３番目の特徴として、オフライン・モ
ードを呼出す各々の１次コマンド記述子
（DCB）はそれぞれのコマンドをロード・タイプ
または開始タイプのコマンドとして織別するタイ
プ・ビツトを含む。ロード・タイプのコマンド
は、関連コマンド・リスト・アレイにおけるコマ
ンド位置を定義する“開始行”パラメータと、関
連アレイで0000以外のコマンド数が決められる場
合の“コマンド・リスト長”パラメータとを含
む。リスト長パラメータが0000でない場合、ロー
ド・タイプDCBは２次サブシステムに開始行お
よびリスト長パラメータを記憶させ、１次サブシ
ステムの（直接アクセス可能な）メモリにあるコ
マンド・リスト・アレイを見つけさせ、そのアレ
イを２次サブシステムのメモリにロードさせる。
リスト長パラメータが0000で、２次サブシステム
のメモリが前もつてロードされたコマンド・リス
トを含む場合、２次サブシステムだけが開始行情
報を記憶する。開始型DCBによつて２次サブシ
ステムは、前もつてロードされたコマンド・リス
トを、前もつて記憶された開始行パラメータによ
つて定義されたコマンドを先頭に、所定のシーケ
ンスで翻訳する。 本発明の４番目の特徴として、オフライン・モ
ードでの２次コマンドの処理はコマンド・リス
ト・アレイにおけるどの位置においても割込可能
であり、その場合、前記位置で、0000のリスト長
と割込位置を指す開始行パラメータとを含む、チ
エインされた、または受取つたロード型のコマン
ドによつて、アレイを再びロードする必要なし
に、再び開始可能である。 本発明の５番目の特徴として、オフライン・モ
ードでの２次コマンドの処理は、 (a) 処理された２次コマンドの数が、現在の２次
シーケンスを開始した開始タイプ１次コマンド
で指定された“オペレーシヨン長”パメータを
越えたとき、 (b) １次サブシステムのメモリと２次サブシステ
ムの間で転送されたデータ・バイト数が関連す
る開始タイプ・コマンドによつて現に指定され
た領域の容量を越えたとき、 または (c) 装置終了または例外割込が２次コマンドによ
つてに呼出されたとき に終了可能である。 詳細な説明 第１図は本発明の実施例を含む環境システムの
概要を示す。１次サブシステム１は２次サブシス
テム３を介して周辺装置、または装置マルチプレ
クサである装置２と通信する。１次サブシステム
１は通常の構成で、１次プロセツサすなわちホス
ト・プロセツサ１ａ、ホスト・メモリ１ｂ、およ
び１つ以上のホストＩ／Ｏチヤネル１ｃを含む。 ２次サブシステム３は、サイクル・スチール・
モードで（ホストＩ／Ｏチヤネル１ｃおよび直接
アクセス（図示せず）によつて）ホスト・メモリ
１ｂとデータを交換するホスト・インタフエー
ス・アダプタ３ａ、装置２とインタフエースし、
（異なるフオーマツトの）データをそれぞれ交換
する装置インタフエース・アダプタ３ｂ、データ
移動のタイミングを合わせる信号をハンドシエー
キングするハンドシエーキング・ロジツク・アダ
プタ３ｃへその他の制御信号を交換する制御ポー
ト・アダプタ３ｄ、２次マイクロプロセツサ３
ｅ、前記２次マイクロプロセツサ３ｅにアクセス
可能なマイクロプロセツサ・メモリ３ｆ、アダプ
タ３ａおよび３ｂの間でデータを転送するバス３
ｇ、ホスト・インタフエース・アダプタ３ａを介
して１次サブシステム１の間でデータおよびその
他の情報を転送するバス３ｈ、２次マイクロプロ
セツサ３ｅをマイクロプロセツサ・メモリ３ｆ、
アダプタ３ｂ，３ｃおよび３ｄに接続するバス３
ｉ、およびアダプタ３ｂおよび３ｃの間のデータ
転送とハンドシエーキング信号動作を調整するラ
イン３ｊを含む。２次サブシステム３は外部バス
４を介して１次サブシステム１に、外部バス５を
介して装置２に、それぞれ接続する。 本発明によつて、“装置制御ブロツク”（以下、
DCBという）と呼ばれる１次コマンド記述子に
ある専用モード・ビツトに応答して、２次サブシ
ステム３は２つの異なる動作モード、すなわち高
速（HS）モードとプログラマブル・オフライン
（PO）モードの間で動的に切換えられる。DCBは
１次サブシステム・ソフトウエアによつてホス
ト・メモリ１ｂで作成され、２次サブシステム３
によつて検索および翻訳可能であり、チエイニン
グによつてリンク可能である。従つて、２次サブ
システム３は後で説明する状態の下にHSモード
とPOモードを動的に切換えるようにプログラム
可能である。現在のICパツケージ技術によつ
て、２次サブシステム３は１枚のマルチ・チツ
プ・カード上にパツケージ可能で、第１図および
本明細書の他の個所で“付加カード”として表示
される。１次サブシステム１にとつて、付加カー
ドすなわち２次サブシステム３および装置２は単
一の装置アドレスとして“観察可能”であり、ホ
ストＩ／Ｏチヤネル１ｃは複数の前記カードおよ
び他の装置コントローラの付加が可能である。 ホスト・インタフエース・アダプタ３ａと外部
バス４は米国特許第4246637号で説明されてい
る。 第２図は予想される付加カード使用による各種
の構成例10乃至14を示す。構成例10は装置２のよ
うな装置と１次サブシステム１のようなホスト・
サブシステムを（第１図に示すホストＩ／Ｏチヤ
ネル１ｃのようなホスト・チヤネル（図示せず）
を介して）連結する１枚の付加カードを示す。構
成例11は２つの装置を（ホスト・チヤネル（図示
せず）のそれぞれのサブチヤネル（図示せず）を
介して）１つのホスト・サブシステムに別個の連
結する２枚の付加カードを示す。構成例12は１つ
の装置２に対して延長された並列データ転送イン
タフエースを提供し、前記装置２を１つのホス
ト・サブシステムに連結する２枚の付加カードを
示す。構成例13は１つのホスト・サブシステムに
連結された２枚の付加カードが、カード対カード
のタンデム・リンケージを用いてシステムの２つ
のサブチヤネルの間でデータを転送することを示
す。構成例14は２枚の付加カードが前記タンデ
ム・リンケージ構成によつて２つの別個の、かつ
比較的非同期のホスト・サブシステムを連結する
ことを示す。 上記のように、DCB（装置制御ブロツク）と
呼ばれる順次翻訳コマンド記述子アレイに含まれ
ているモード・ビツト・パラメータに応答して、
２次サブシステム３は交互に高速（HS）モード
およびプログラマブル・オフライン（PO）モー
ドで動作する。このようなDCBの作成、取出お
よび翻訳を行なうプロセスは第３図および第４図
にその概要が示される。 第３図でブロツク２０および２１で示すよう
に、ホスト・プロセツサ１ａで動作するアプリケ
ーシヨン・ソフトウエアは、開始命令OIO（Ｉ／
Ｏを動作せよ）と“即値”コマンド記述子IDCB
（即値装置制御ブロツク）を用意することによつ
て従属付加カードを含む装置の動作をスケジユー
ルする。ブロツク２１で、ホスト・プロセツサ１
ａは適時にOIO命令を翻訳し、命令中のアドレス
情報を用いて、IDCBを検索する。IDCBは装置ア
ドレス（この場合、付加カードのアドレス）と
IDCBコマンド機能を指定する。このコマンド機
能はDPC（直接プログラム制御）動作モード２
２またはCS（サイクル・スチール）動作モード
２３を指定する。 IDCBを翻訳している間に、ホスト・プロセツ
サ１ａは付加カードを選択し、コマンド機能に分
岐する。DPC動作が指定されれば、ホスト・プ
ロセツサ１ａおよび付加カードは同期して対話
し、付加カード上のマイクロプロセツサ・メモリ
３ｆとIDCBの“即値データ・フイールド”部分
の間でデータ転送が行なわれる（ブロツク２
２）。この転送はホスト・プロセツサ１ａと付加
カードの２次マイクロプロセツサ３ｅが、それぞ
れのサブシステムで関連する素子を直接に制御す
る必要があり、ホスト・プロセツサ１ａ側では、
チヤネル／付加インタフエースへ、またはから、
付加カード側では、ホスト・インタフエース・ア
ダプタ３ａを介してマイクロプロセツサ・メモリ
３ｆから、またはへ即値データが転送される。
CS動作がIDCBで決められれば、IDCBのコピー
は付加カードのマイクロプロセツサ・メモリ３ｆ
に転送され（ブロツク２４）、その後、付加カー
ドの２次マイクロプロセツサ３ｅはIDCB情報を
用いてホスト・インタフエース・アダプタ３ａ
（第１図）を調整し、ホスト・メモリ１ｂから付
加カードのマイクロプロセツサ・メモリ３ｆに、
DCBコマンド記述子の“サイクル・スチール書
込”転送を実行する。DCB−後で説明する８個
の16ビツト・ワードから成る−は、付加カードの
２次マイクロプロセツサ３ｅに別の動作、すなわ
ちDCBの取出と翻訳（第３図のブロツク２５）
を実行するように命令する。 以上の動作説明は先行技術として従来使用され
てきたもので、例えば前記米国特許第4246637号
で開示されている。しかしながら、現時点では、
DCBはモードを設定し、チエイニングするビツ
ト・パラメータを含み、特異な新奇なものとみな
されていた各種の付加動作モードを呼出す。 付加カードの２次マイクロプロセツサ３ｅは、
DCBの前記モード・ビツトの状態によつて、付
加カードの２次サブシステム３の動作シーケンス
を、高速（HS）モード２７、またはプログラマ
ブル・オフライン（PO）モード２８に切換え
る。HSモードでは、２次マイクロプロセツサ３
ｅは接続される装置２（１次サブシステム１に対
して、付加カードと同じ装置アドレスを有する）
を選択し、アダプタ３ａおよび３ｂと装置２を準
備し（ブロツク２９）、ホスト・メモリ１ｂと装
置２の間でデータ転送（DCBで指定されたバイ
ト・カウント長を有する）を行なう（ブロツク３
０）。前記転送で、データはDCBで指定されたい
くつかのビツト並列フオーマツトの１つで外部バ
ス５を通り、装置インタフエース・アダプタ３ｂ
によつてホスト・インタフエース・アダプタ３ａ
の固定された転送構成に適合可能なフオーマツト
に変換される。 POモードでは、付加カードの２次マイクロプ
ロセツサ３ｅはDCBにおける現在の特定の“タ
イプ・ビツト”によつて分岐し（第３図の判断ブ
ロツク３１）、“コマンド・リスト”準備動作３
２、または前もつて準備されたコマンド・リスト
に含まれた“２次コマンド”によつて定義された
動作プログラム３３を実行する。タイプ・ビツト
値が０のときは、DCBは“プログラマブル・オ
フライン・ロード”（LPO）モード型DCBと呼ば
れ、タイプ・ビツト値が１のときは、DCBは
“プログラマブル・オフライン開始”（SPO）モー
ド型DCBと呼ばれる。 LPOモード型DCBを翻訳するとき、付加カー
ドの２次マイクロプロセツサ３ｅはそのDCBに
含まれた４ビツト・リスト長フアクタの値により
分岐する（判断ブロツク３４）。この値が0000以
外の場合、２次マイクロプロセツサ３ｅは、
DCBに含まれたリスト長フアクタと組合せて、
DCBに含まれた境界アドレス情報によつて決め
られた、ホスト・メモリ１ｂの領域から、“コマ
ンド・リスト”のアレイを検索するように、ホス
ト・インタフエース・アダプタ３ａを調整する。
２次マイクロプロセツサ３ｅはこのコマンド・リ
ストのアレイをマイクロプロセツサ・メモリ３ｆ
の所定の領域にロードする（ブロツク３５）。ロ
ードされたアレイは可変数の16ビツト“２次”コ
マンド・ワード（DCBは１次コマンドとして参
照され、コマンド・リスト中のコマンドは２次コ
マンドと呼ばれる）。 前記DCBに含まれたリスト長と開始行のフア
クタを保持して（ブロツク３６および３７）、２
次マイクロプロセツサ３ｅはDCBに含まれたチ
エイン・ビツト値によつて分岐される（判断ブロ
ツク３８）。チエイン・ビツトが０の場合（チエ
イニングが指定されない）、２次マイクロプロセ
ツサ３ｅはステータス割込を１次サブシステム１
に知らせ（ブロツク３９）、付加カードの２次サ
ブシステム３の現在の動作シーケンスを終了す
る。チエイン・ビツトが１の場合（チエイニング
が指定された）、２次マイクロプロセツサ３ｅと
ホスト・インタフエース・アダプタ３ａは協同で
もう１つのDCBと、そのDCBのモード・ビツト
値による、もう１組の動作シーケンスを検索す
る。判断ブロツク３４で、LPO型DCBが0000の
リスト長フアクタを含む場合、２次マイクロプロ
セツサ３ｅは“イエス”に分岐する。従つてコマ
ンド・リストをロードするブロツク３５はスキツ
プされる。しかし、ブロツク３７で、新しい
DCB開始行の情報は保持され、判断ブロツク３
８に進む。 SPO型DCBを翻訳するとき（第３図の３３）、
２次マイクロプロセツサ３ｅはブロツク３７で保
持された開始行情報を、最初の“コマンド・アド
レス”としてマイクロプロセツサ・メモリ３ｆに
前もつて記憶されたコマンド・リストを開始する
のに用い、最初のアドレスで始まる、前記リスト
における２次コマンドの組によつて定義された動
作プログラムを実行する。２次マイクロプロセツ
サ３ｅは、後に説明する複数の“終了条件”の１
つに出会うまで、反復してコマンド・アドレスの
コマンドを検索し、コマンドによつて定義された
動作を実行し、コマンド・アドレスを増分する。
このシーケンスはブロツク４０に示される。２次
マイクロプロセツサ３ｅは、終了条件に出会う
と、ステータスを記憶し（ブロツク４１）、判断
ブロツク３８に進む。 第４図および第５図は前記動作の実行に関し
て、１次サブシステム１および２次サブシステム
３によつて形成されたシステムの論理構成を示
す。第４図で、OIO命令５１およびIDCB記述子
５２は２ワード（32ビツト）表現である。ホス
ト・プロセツサ１ａによつてのみ処理されるOIO
命令５１はIDCBのホスト・メモリ１ｂにおける
有効アドレス５３を含む。前に説明したように、
１次サブシステム１と付加カードの２次サブシス
テム３の間の調整された情報転送がIDCBによつ
てDPCまたはCSモードで行われる。IDCBはコマ
ンド部分５４、装置アドレス部分５５（本実施例
では、付加カードのアドレス）、およびコマンド
部分５４の情報に応じて変更されるフイールド部
分５６を含む。１次サブシステム１の解読ロジツ
ク５７はコマンド部分５４を検査し、切換経路５
８を介してDPC転送動作、または切換経路５９
を介してCS転送動作をセツトアツプする。 この時点で、装置アドレス部分５５は１次サブ
システム１によつて使用され、付加カードを選択
する。DPC転送では、IDCBのフイールド部分５
６は、付加カードのマイクロプロセツサ・メモリ
３ｆに／から、送付／受信される即値データのソ
ースまは宛先を表わす“即値データ・フイール
ド”を構成する。CS転送では、フイールド部分
５６に含まれたアドレス情報は８ワード（128ビ
ツト）DCB記述子の最初のワードの、ホスト・
メモリ１ｂにおける境界アドレスを決める。この
情報は付加カード（第４図で破線で示された２次
サブシステム３）に転送される。付加カードは後
に非同期で動作し、関連DCBを検索する。 第５図で、本発明によるDCB記述子６０およ
び６１はそれぞれ、ワード０乃至ワード７の８ワ
ードを含む（WD１、WD２等で示される）。各ワ
ードはビツト０乃至ビツト１５の16ビツトを含
む。ワード０（WD０）はチエイン・ビツト（ビ
ツト０）、および次に定義する他の情報を含む。
ワード１のビツト０はモード・ビツトを含む
（HSまたはPOモードを指定する）。ワード１の他
のビツト、ワード０のビツト２、およびワード
２、ワード３、ワード６およびワード７の全ビツ
トは、モード・ビツトの値に応じて、後で説明す
る翻訳の変化する文脈を有する。ワード４は、後
で説明する“残余ステータス・ブロツク”
（RSB）を記憶する８ワード領域のホスト・メモ
リ１ｂにおける最初のアドレスを含む。ワード５
は、前記DCBを翻訳する動作シーケンスが終了
し、前記DCBのチエイン・ビツトがチエイニン
グを指定するとき（ワード０のビツト０＝１）に
用いられるチエイン・アドレスを決める。 第５図は定義の概要とDCBの一定の重要部分
の論理的効果を示す。DCB素子のすべては後で
もつと完全に定義される。 第５図で、モード・ビツトがHSモード（ワー
ド１のビツト０＝０）を指定する場合、ワード１
のビツト１は６２に示すコマンド抑止機能を定義
する（ワード１のビツト１の値が０の場合は、ワ
ード２および３に含まれ、６３および６４に示さ
れた“装置コマンド”機能は付加カードの２次サ
ブシステム３によつて装置２に転送されるが、前
記ビツトの値が０の場合はコマンド転送は抑止さ
れる）。POモードが指定された場合（ワード１の
ビツト０＝１）、ワード１のビツト１は６５に示
すコマンド・タイプを識別する（ビツトの値が０
の場合はタイプLPO、１の場合はタイプSPO）。 HSモードが指定された場合、ワード０のビツ
ト２の値が１ならば、装置２からホスト・メモリ
１ｂへのデータ転送（“読取”転送（RD））が定
義され、前記ビツトの値が０ならば、ホスト・メ
モリ１ｂから装置２へのデータ転送（“書込”転
送（WR））が定義される。この転送は、２次マ
イクロプロセツサ３ｅの干渉なしに、かつマイク
ロプロセツサ・メモリ３ｆにデータを中間的に記
憶することなく、アダプタ３ａおよび３ｂ（第１
図）によつて行われる。このモードで転送される
データ量はDCBのワード６に含まれた転送バイ
ト・カウントによつて指定される。 POモードが指定された場合、ワード０のビツ
ト２の意味はタイプ・ビツト（ワード１のビツト
１）の値に左右される。LPO型が指定された場
合、ワード０のビツト２の値は０でなければなら
ない（実際に、ホスト・メモリ１ｂからマイクロ
プロセツサ・メモリ３ｆへのコマンド・リストの
“書込”転送に関連して（第３図のブロツク３５
の動作参照））。しかし、SPO型が指定された場合
も、ワード０のビツト２の値は０でなければなら
ず、かつ後に“２重モード動作”で説明される双
方向性文脈を有することがある。この文脈に関し
て、SPO型が指定された場合、複数のデータ転送
動作が、読取および書込転送動作を指定する一定
の２次（コマンド・リスト）コマンドの指示の下
に、付加カードとホスト・メモリ１ｂの複数領域
の間で、間欠的に実行されることがある。 POモードおよびLPO型が指定された場合、ワ
ード２は６６で示すように（全０にセツトされる
ことによつて）アイドルであり、ワード３，６お
よび７はそれぞれ、“コマンド・リスト開始行”、
“コマンド・リスト長”、および“コマンド・リス
ト開始アドレス”パラメータを67，68、および６
９で含む。ワード６８で定義されたコマンド・リ
スト長が0000（16進数）以外の値を有する場合、
コマンド・リスト開始アドレス６９は、マイクロ
プロセツサ・メモリ３ｆに（ロードするために）
転送されるコマンド・リストを含むホスト・メモ
リ１ｂにおける領域の最初を決める。この場合、
コマンド・リスト開始アドレス６９およびコマン
ド・リスト長６８はホスト・メモリ１ｂのリスト
領域をアクセスし、かつ１回に１つのコマンドの
転送を実行するのに用いられる（第３図のブロツ
ク３５の動作）。コマンド・リスト開始行６７
は、２次マイクロプロセツサ３ｅがSPO型DCB
の指示の下に続いて動作するとき、２次コマンド
の処理が開始される（ロードされた）コマンド・
リスト内で、付加カードの２次マイクロプロセツ
サ３ｅによつてコマンド行位置を決定するのに用
いられる。コマンド・リスト長の値が0000（16進
数）の場合、DCBの一定の部分（開始行および
リスト長）はマイクロプロセツサ・メモリ３ｆに
保持され、２次マイクロプロセツサ３ｅが前もつ
て翻訳されたLPO型のDCBの指示の下にロード
されたリストをアクセスするのを可能にするが、
直ちに翻訳されるLPO型のDCBはコマンド・リ
ストをマイクロプロセツサ・メモリ３ｆに転送す
るのには使用されない。 POモードおよびSPO型が指定された場合、
DCBのワード２は“読取バイト・カウント”７
０を、ワード３は“読取開始アドレス”７１を、
ワード６は“書込バイト・カウント”７２を、ワ
ード７は“書込開始アドレス”７３を表わす。読
取開始アドレスおよび読取バイト・カウントは
（現在、マイクロプロセツサ・メモリ３ｆに記憶
されているコマンド・リストに含まれた一定の２
次コマンドの動作によつて）付加カードからデー
タを転送できる領域を、ホスト・メモリ１ｂ中に
定める。割込開始アドレスおよび書込バイト・カ
ウンタは（通常、読取領域から離して）ホスト・
メモリ１ｂ中にもう１つの領域を定め、その領域
から、データは現在記憶されているコマンド・リ
スト中の一定の書込コマンドの指示の下に取出さ
れ、付加カードに転送される。 HSモードが指定された場合、DCBワード１の
ビツト２乃至ビツト１５は７４に示す文脈を有す
る。これらのビツトの中の２ビツトは関連データ
転送に対する４つの装置インタフエース・フオー
マツトの１つを指定するのに用いられる。更に、
これらのビツトの中の４ビツトは、タイマ・ソー
ス（図示せず）から選択された16のタイマ波形の
１つを指定する。残りの８ビツトは、一定の装置
インタフエース・フオーマツト（B16）および関
連アレイ・インデツクス動作が指定されるときに
用いられるアレイ・インデツクス・フアクタの、
ホスト・メモリ１ｂにおける位置を指定する。
（アレイ・インデツクスでは、２次マイクロプロ
セツサ３ｅ、アダプタ３ａおよび３ｂは協同動作
を行ない、２次マイクロプロセツサ３ｅから装置
２にアドレス情報を転送し、ホスト・メモリ１ｂ
と装置２の間で一定の“アレイ・データ”を転送
する。） POモードが指定されたとき、DCBがLPOタイ
プならば、ワード１のビツト２乃至１５は７５５
に示すように全０である。しかし、DCBがSPO
タイプならば、これらのビツトは７６に示すよう
に、いくつかのハンドシエーキング・フオーマツ
ト（装置インタフエースの）の１つ、16のタイマ
波形（HS動作で定められたタイマ値に類似の）
の１つ、およびそれぞれのDCBの指示の下に実
行されることがある最大２次コマンド数を示す最
大動作長パラメータを指定するのに用いられる。 DCBの定義の詳細 HSモード（ワード１のビツト０＝０） このモードは、２次マイクロプロセツサ３ｅま
たはホスト・プロセツサ１ａの支援なしに、かつ
マイクロプロセツサ・メモリ３ｆで中間的にデー
タを記憶することなしに、接続された装置２とホ
スト・メモリ１ｂの間の急速データ転送を可能に
する。転送されるデータ量はワード６に指定され
る。このDCBのワード部分は（付加カードの２
次サブシステム３の翻訳に対して）下記の意味を
有する。 DCBワード０（制御ワード）： ビツト０：チエイニング・フラグ このビツトは値が１のときは付加カードはチエ
イニング手順を実行する。付加カードは現在の動
作を完了するが、ホスト・プロセツサ１ａに割込
要求を送らない。その代りに、付加カードはチエ
インにおける次のDCBを取出し、次の動作を実
行する。（DCBワード５は次のDCBの位置を指示
する。）チエイン・フラグが０にセツトされた
DCBを付加カードが取出し、チエインの最後の
動作を指示するまで、チエイニングは続く。 抑止例外ビツト（ビツト４）が１ならば、残余
ステータス・ブロツク（RSB）は、例外割込が報
告されない限り、チエイン中の各動作において記
憶される。例外割込はまたチエインを終了する。
（ビツト４の説明を参照されたい。） ビツト１：プログラム制御割込 このビツトは値が１のときは、DCB取出が完
了すると、プログラム制御割込が行なわれる。
（各々の割込はもう１つの割込が行なわれる前に
実行されなければならない。） ビツト２：入力フラグ このビツトは、HSモードでは、データがどの
方向に転送されるかを指示する。このビツトの値
が１のときは、付加カードはデータをホスト・メ
モリ１ｂに転送し、ビツトの値が０のときは、デ
ータはホスト・メモリ１ｂから付加カードに転送
される。 ビツト３： このビツトはHSモードの動作では使用され
ず、０である。 ビツト４：抑止例外 このビツトは値が１のときは、 さもなければ例外割込を生じる、長さの例外
が、許容される装置終了として報告される。 付加カードのステータスは、例外割込が報告さ
れない限り、残余ステータス・ブロツク（RSB）
のアドレス（DSBワード４）によつて指定された
アドレスに記憶される。 抑止例外のプログラムされた各動作の終了で残
余ステータス・ブロツク（RSB）は送られる。
RSBのフオーマツトは後に説明される“残余ステ
ータス・ブロツク”で示される。 ビツト５〜７：アドレス・キー これらの３ビツトは、データ転送間に付加カー
ドによつて示されプログラムがホスト・メモリ１
ｂを呼出す許可を有することを検査する。誤つた
アドレス・キーは例外割込を生じる。 ビツト８〜１０： これらの３ビツトはHSモードの動作では使用
されず、０でなければならない。 ビツト１１〜１３：プログラム制御割込ID これらの３ビツトは、次のプログラム制御割込
の間、後で説明する割込情報バイト（IIB）のビ
ツト３，４、および５として表示さらる。（IIBの
他のビツトはすべて０である。） ビツト１４：21秒タイム・アウト このビツトが１のとき、DCB動作の21秒タイ
ム・アウトが作動する。付加カードは21秒内でチ
エインまたは割込をしなければならない。そうで
ない場合は、例外割込が報告され、サイクル・ス
チール・ステータス・ワード３のビツト９が１に
セツトされる。 このビツトが０のときは、21秒タイム・アウト
は使用されない。 ビツト１５：チエイニング終了 このビツトが１のときは、１にセツトされたビ
ツト０および４と一緒に、付加カードは長さの例
外を抑止する。しかし、長さの足りない例外に出
会つたとき（すなわち、転送されるデータがワー
ド６で指定されたバイト・カウントよりも少ない
とき）、付加カードはチエイニング動作を終了す
る。 このビツトが１で、ビツト０またはビツト４が
０のとき、付加カードはDCB明細検査を報告す
る。 このビツトが０で、ビツト４が１のとき、付加
カードは長さの足りない例外にもかかわらずチエ
イニングを続ける。 DCBワード１（付加カード指示コマンド）： このワードのビツト０の値が０にセツトされた
とき、このワードは一定の指定オプシヨンを有す
る。付加カードに対するHSモードの動作を指定
する。このワードは、動作モード（高速DI／
DO）、（コマンド）ワード２および３が装置２に
転送されるかどうか、およびどのデータ・フオー
マツトおよびタイミング・パルス期間が使用され
るかを指定する。 ビツト０：DI／DO指定 このビツトが０にセツトされると、HS（高速
DI／DO）モード動作を指定する。 ビツト１：コマンド抑止 このビツトが０の場合、DCBワード２および
３に与えられたコマンド・ワードは装置２に送ら
れる。このビツトが１の場合は、コマンド・ワー
ドの装置２への転送は抑止される。 ビツト２，３：フオーマツト これらのビツトは付加カードのインタフエース
のフオーマツトを指定する。ビツト２、３ インターフエース・フオーマツト 00 ８ビツト、単方向性（U8） 01 16ビツト、単方向性（U16） 10 16ビツト、双方向性（B16） 11 32ビツト、双方向性（B32） ビツト４〜７：タイマの値 これらのビツトは使用されるタイマ出力期間を
指定する。 ビツト４〜７ タイマ出力パルス 0000 なし 0001 10.4（μ秒） 0010 10.4（μ秒） 0011 20.8（μ秒） 0100 41.6（μ秒） 0101 83.3（μ秒） 0110 166.6（μ秒） 0111 333.3（μ秒） 1000 666.6（μ秒） 1001 1.333（ｍ秒） 1010 2.666（ｍ秒） 1011 5.333（ｍ秒） 1100 10.66（ｍ秒） 1101 21.33（ｍ秒） 1110 42.66（ｍ秒） 1111 85.33（ｍ秒） 0001は単一パルス、他はすべて連続反復信号を
生じる。 ビツト８〜１５：アレイ・インデツクス境界
（ポート０カウンタ・プリセツト） 16ビツトの双方向性フオーマツトでは、このフ
イールドはデータ転送には使用されないバスの高
順位バイトにセツトされる。低順位バイトは16進
数00にセツトされる。２つのバイトは、一緒にな
つてアレイ・インデツクス表示を形成する。 16ビツトの双方向性以外のフオーマツトは16進
00にセツトされたビツト８〜１５を有する。そう
でない場合には、付加カードはDCB明細検査を
送る。 DCBワード２および３（装置指示コマンド）： DCBワード２および３は、転送がワード１の
ビツト１における１によつて抑止されない限り、
装置２に送られる32ビツトのコマンドを構成す
る。コマンド中の32ビツトのすべてはワード１の
ビツト２および３で指定されたフオーマツトによ
つて送られる。 装置インタフエース・アダプタ３ｂが32ビツト
幅の場合、ワード２は最上位ワード、ワード３は
最下位ワードである。両ワードは単一アウトバウ
ンド・コマンド転送として装置インタフエース・
アダプタ３ｂに同時に渡される。 装置インタフエース・アダプタ３ｂが16ビツト
幅の場合、２つの別個の順次転送として、ワード
２は最初に渡され、その後ワード３が渡される。 注：16ビツトのコマンドのみが必要な場合、ワー
ド２および３は同一内容となり、装置ロジツク
中の単一の16ビツト・レジスタに記憶されるこ
とがある。 装置インタフエース・アダプタ３ｂが８ビツト
幅の場合、４つの順次転送が行なわれる。 ●ワード２のビツト０〜７ ●ワード２のビツト８〜１５ ●ワード３のビツト０〜７ ●ワード３のビツト８〜１５ 装置２と付加カードの間のデータ転送はコマン
ド転送が終了した後に行なわれる。 DCBワード４（残余ステータス・ブロツク・ア
ドレス）： このワードは、残余ステータス・ブロツク
（RSB）が記憶されるホスト・メモリ１ｂにおけ
る８ワード領域の最初のアドレスを含む。このア
ドレスは偶数でなければならないから、ビツト１
５は０でなければならない。 ワード０の抑止例外ビツト（ビツト４）が１
で、例外割込が報告されない場合が生じるごとに
RSBは記憶される。RSBのフオーマツトは後に
“残余ステータス・ブロツク”で説明される。 DCBワード５：（DCBチエイン・アドレス）： このワードは、DCBワード０のチエイン・フ
ラグ（ビツト０）が１の場合に実行される次の
DCBのホスト・メモリ１ｂにおけるアドレスを
指定する。DCBチエイン・アドレスは偶数（ビ
ツト１５が０）でなければならない。それが奇数
ならば、割込が生じ、ISB中のDCB明細検査ビツ
ト（ビツト３）は１にセツトされる。エラーが生
じた場合、条件コード２（例外）が報告され、チ
エイニングは停止する。 DCBワード６（バイト・カウント）： このワードは、現在のDCBにおいて転送され
るデータ・バイト数を表わす16ビツトの符号なし
の整数を含む。バイト・カウントは０〜65535の
全16ビツト範囲にわたつて指定されることがあ
る。しかしながら、部分的転送は許されないの
で、バイト・カウントは、ワード１のビツト２お
よび３によつて指定されるように、装置インタフ
エース・アダプタ３ｂのフオーマツト幅の倍数で
なければならない。 バイト・カウントが特定の動作に対して許され
る最大値よりも大きいか、またはバイト・カウン
トが16ビツトまたは32ビツトのフオーマツトに対
して奇数である場合、ISBにおけるDCB明細検査
ビツト（ビツト３）に１にセツトされる。割込要
求が受入れられたとき、条件コード２（例外）が
報告される。 DCBワード７（データ・アドレス）： このワードは、実行される動作に関連するデー
タのホスト・メモリ１ｂにおける最初のアドレス
を含む。データ・アドレスは16ビツトおよび32ビ
ツトのフオーマツトでは偶数（ビツト１５が０）
でなければならないが、８ビツトの単方向性フオ
ーマツトでは奇数である場合がある。 データ・アドレスが16ビツトまたは32ビツトの
フオーマツトで奇数の場合、割込要求が送られ、
ISB中のDCB明細検査ビツト（ビツト３′）は１
にセツトされる。割込要求が受入れられたとき、
条件コード２（例外）が報告される。 POモードのLPOタイプ これは次のSPOタイプのDCBによる動作間に
使用される、コマンド・リストおよび最初の行ア
クセス・パラメータをロードするのに用いられ
る。 DCBワード０（制御ワード）： ビツト０：チエイン・フラグ HSモードのDCBの場合と同一の文脈である。 ビツト１：プログラム制御割込 HSモードの場合に同じ。 ビツト２：入力フラグ このビツトはどの方向にデータが転送されるか
を指示する。データ（すなわち、コマンド・リス
ト）転送はこの動作タイプでは常にホスト・メモ
リ１ｂから付加カードに向つて行なわれるから、
このビツトは０でなければならない。そうでない
場合は、DCB明細検査が行なわれる。 ビツト３： このビツトは本動作では使用されず、０でなけ
ればならない。 ビツト４：抑止チエツクサム不一致 付加カードは常にチエツクサム（コマンド・リ
ストの最後のワード）を転送、検査する。ビツト
４が１にセツトされると、チエツクサム不一致例
外は例外割込を生じない。しかしながら、チエツ
クサム・エラー・ステータスはセツトされ、例外
割込が報告されない場合、残余ステータス・ブロ
ツクは残余ステータス・ブロツク・アドレス
（DCBワード４）によつて指定されたアドレスに
記憶される。 注：このビツトは長さの例外によつて生じた制込
を抑止しない。また、このビツトは、チエツク
サム不一致例外割込が抑止されたとき、再試行
を生じさせない。 ビツト５〜７：アドレス・キー HSモードの場合と同じ ビツト８〜１０： これらの３ビツトは本動作では使用されず、０
でなければならない。 ビツト１１〜１３：プログラム制御割込ID HSモードの場合と同じ。 ビツト１４：21秒タイム・アウト このビツトは１でなければならない。ビツト１
４はDCB動作で21秒タイム・アウトを作動させ
る。付加カードは21秒内にチエインまたは割込を
しなければならない。そうでないと、例外割込が
報告される。 ビツト１５：チエイニング終了 このビツトは０でなければならない。 DCBワード１（付加カード指示コマンド）： このワードはプログラマブル・オフライン・ロ
ード・モード（LPO）タイプの動作を指定す
る。 ビツト０： このビツトはすべてのPOモード動作において
１である。 ビツト１： このビツトはLPOタイプ動作において０であ
る。 ビツト２〜１５： これらのビツトは予備であり、０でなければな
らない。 DCBワード２（予備）： このワードは予備であり、すべて０でなければ
ならない。 DCBワード３（コマンド・リスト開始行）： このワードは、次にプログラマブル・オフライ
ン開始モード（SPO）タイプのDCBを翻訳する
とき、付加カードが２次（コマンド・リスト）コ
マンドの処理を開始しなければならないコマン
ド・リスト行を指定する。このワードは16進数
0700よりも小さくなければならない。 注：コマンド・リストの第１行は行0000である。
従つて、このLPOタイプでDCBワード３が
0000の場合、付加カードはコマンド・リストの
第１行で処理を開始する。DCBワード３が
0001の場合、付加カードは第２行で処理を開始
する。 このワードは、プロセスが前の動作で割込まれ
ており、次の順次コマンド・リスト行で再開始中
の際にしばしば用いられる。（DCBワード６を参
照されたい。） DCBワード４（残余ステータス・ブロツク
（RSB）アドレス）： HSモードの場合と同じ。 DCBワード５（DCBチエイン・アドレス）： HSモードの場合と同じ。 DCBワード６（コマンド・リスト長）： このワードはコマンド・リストと２バイト・チ
エツクサムの和の長さ（バイト）を表わす16ビツ
トの符号なしの整数を含む。ワード６が0000で、
コマンド・リストが前もつてロードされている場
合、付加カードは、次のプログラマブル・オフラ
イン開始モードのDCBが受入れられた後に、コ
マンド・リスト・プログラムを再開始する。この
場合、コマンド・リスト・プログラムはDCBワ
ード３で指示された行で再開始する。コマンド・
リスト・プログラムはこの方法によつて再開始さ
れることがある。コマンド・リストが前もつてロ
ードされていない場合、付加カードは装置終了割
込を報告し、サイクル・スチール・ステータス・
ワード３のビツト１０を１にセツトする。コマン
ド・リスト・チエツクサムはバイト・カウントが
0000のときは再検査されない。 このワードが０でない場合、付加カードはＩ／
Ｏレジスタ、アキユムレータ、作業用レジスタ、
およびプロセツサのステータスをクリアし、バイ
ト・カウントを使い切るまでマイクロプロセツ
サ・メモリ３ｆにコマンド・リストを読込む。バ
イト・カウンタは偶数でなければならず、0E02
（16進数）バイトを越えることはない。（コマンド
は２バイトであるから、チエツクサム・ワードの
最大コマンド・リスト長は1792コマンドと２バイ
トの和である。） バイト・カウントが0002（16進数）の場合、コ
マンド・リストは２バイトのチエツクサムの０
（バイト）長とみなされる。この場合、付加カー
ドは付加カードのローカル・コマンド・リスト記
憶領域をクリアするので、その後のSPOタイプ
DCBは最後にロードされたリストへのアクセス
を拒否される。それによつて、POモードを使用
するアプリケーシヨン・プログラムはどれも、そ
のコマンド・リストに他のアプリケーシヨン・プ
ログラムがアクセスすることを制限する（例え
ば、保護手段として）。 DCBワード７（コマンド・リスト開始アドレ
ス）： このワードはホスト・メモリ１ｂのコマンド・
リストの開始アドレスを含む。コマンドは２バイ
トであるから、このワードは偶数（ビツト１５＝
０）でなければならない。ホスト・メモリ１ｂに
記憶されたコマンド・リストのフオーマツトは第
６図に示される。リストの最後の２バイトに含ま
れたチエツクサムはコマンド数と２（バイト）の
和に等しくなければならない。 POモードのSPOタイプ これは前もつてロードされたコマンド・リスト
に含まれた２次コマンドのシーケンスの２次マイ
クロプロセツサ３ｅによる処理を開始するのに用
いられる。 DCBワード０（制御ワード）： ビツト０：チエイン・フラグ HSモードの場合と同じ。 ビツト１：プログラム制御割込 HSモードの場合と同じ。 ビツト２：入力フラグ このDCBでは、このビツトは１でなければな
らない。このDCBは、ホスト・メモリ１ｂへ／
からの両方向のデータ転送を指示することがある
コマンド・リストのコマンドの組の実行を要求す
るのに用いられる（下記の“二重モード・アプリ
ケーシヨン”を参照されたい）。 ビツト３：（未使用） このビツトの値は０でなければならない。 ビツト４：抑止例外 HSモードの場合と同じ。 ビツト５〜７：アドレス・キー HSモードの場合と同じ。 ビツト８〜１０：（予備） これらのビツトは０でなければならない。そう
でない場合は、DCB明細検査が生じる。 ビツト１１〜１３：プログラム制御割込ID HSモードの場合と同じ。 ビツト１４：21秒タイム・アウト このビツトが１のとき、プログラマブル・オフ
ライン・モードＩ／Ｏ動作は動作がまだ終了して
いない場合、動作開始後21秒で終了する。そし
て、ステータスはタイム・アウトが生じたコマン
ド・リスト・プログラムにリターンする。 このビツトが０のとき、タイム・アウトは使用
されない。 ビツト１５：チエイニング終了（長さの不足す
る例外） このビツトが１のとき、１にセツトされたビツ
ト０およびビツト４と相俟つて、付加カードは長
さの例外を抑止する。しかし、長さの不足する例
外に出会つたとき（すなわち、転送されるデータ
がプログラマブル・オフライン開始モードの
DCBのワード２またはワード６で指定されたバ
イト・カウントよりも小さいとき）、付加カード
はチエイニング動作を終了する。 このビツトが１で、ビツト０またはビツト４が
０のとき、付加カードはDCB明細検査を報告す
る。 このビツトが０のとき、付加カードは、長さの
例外にもかかわらず、チエイニングを継続する。 DCBワード１（付加カード指示コマンド）： このワードは、プログラマブル・オフライン
（SPO）開始モード・タイプの動作が、指定され
たオプシヨンで、実行されることを指定する。こ
のワードは動作モード（プログラマブル・オフラ
イン開始モード）、インタフエース・ハンドシエ
ーキングおよびタイミングを指定する。 ビツト０： このビツトはすべてのPOモード動作に対して
１である。 ビツト１： このビツトはSPOタイプの動作に対して１であ
る。 ビツト２，３：ハンドシエーキング・コード これらのビツトは装置インタフエース・アダプ
タ３ｂのハンドシエーキングを規定する。ビツト
２はバス１（第１図）を制御し、ビツト３はバス
０（第１図）を制御する。ハンドシエーキング・
コードは次のように定義される。 １＝装置要求（装置による転送制御） どちらかのビツトが１の場合、そのビツトによ
つて制御されるバスによるデータ転送は装置２か
らの要求によつて開始される。コマンド処理はプ
ログラマブル・オフライン・モードのＩ／Ｏ転送
の間停止する。 ０＝内部要求（付加カードによる転送制御） どちらかのビツトが０の場合、そのバスに対す
る装置からの要求は不要である。 ビツト４〜７：タイマの値 HSモードの場合と同じ。 ビツト８〜１１：動作長 このフイールドは、許容できる最大動作長、す
なわち単一のSPOタイプのDCBの結果として実
行されることがある２次（コマンド・リスト）
Ｉ／Ｏコマンドの数を指定するコードを含む。指
定された最大値を越える場合は、プログラムは装
置終了割込によつて終了し、サイクル・スチー
ル・ステータス・ワード３のビツト１１は１にセ
ツトされる。
【表】
【表】
DCBワード２（読取バイト・カウント）：
（下記の“二重モード・アプリケーシヨン”を
参照されたい。）このワードは現在のDCBによつ
てホスト・メモリ１ｂに転送されるデータ・バイ
ト数を指示する。ホスト・メモリ１ｂにデータを
転送する各２次コマンドに指示されたバイト・カ
ウントを減分する。バイト・カウントが0000に達
すると、ホスト・メモリ１ｂへのデータ転送は停
止する。このワードは偶数でなければならない。
そうでない場合は、DCB明細検査が行なわれ
る。 DCBワード３（読取開始アドレス）： （“二重モード・アプリケーシヨン”を参照さ
れたい。）このワードはデータが記憶されるホス
ト・メモリ１ｂ中の開始アドレスを含む。このワ
ードは偶数でなければならない。そうでない場合
は、DCB明細検査が行なわれる。 DCBワード４（残余ステータス・ブロツク・ア
ドレス）： HSモードの場合と同じ。 DCBワード５（DCBチエイン・アドレス） HSモードの場合と同じ。 DCBワード６（書込バイト・カウント）： （“二重モード・アプリケーシヨン”を参照さ
れたい。）このワードは現在のDCBによつてホス
ト・メモリ１ｂから転送されるデータ・バイト数
を指示する。ホスト・メモリ１ｂからデータを転
送する各２次コマンドは指示されたバイト・カウ
ントを減分する。バイト・カウントが0000に達す
ると、データ転送は停止する。このワードは偶数
でなければならない。 DCBワード（書込開始アドレス）： （“二重モード・アプリケーシヨン”を参照さ
れたい。）このワードはホスト・メモリ１ｂ中の
開始アドレスを含む。このアドレスからデータは
書込まれる。このワードは偶数でなければならな
い。 注： ホスト・メモリ１ｂ中の読取および書込領域は
オーバラツプできる（が、オーバラツプしなくて
もよい）。それによつて、メイン・メモリ１ｂ中
の領域は付加カードによつて再使用可能である。
しかし、昇順の順次アクセスのみが可能である。 割込ステータス情報 付加カードはまた、優先順位割込を示すとき、
ホスト・プロセツサ１ａに割込IDワードを転送
する。割込IDワードは装置（すなわち付加カー
ド）アドレスおよび“割込情報バイト”（IIB）を
含む。IIBはアテンシヨン割込または装置終了割
込でホスト・プロセツサ１ａに転送される。アテ
ンシヨン割込のIIBは全０を含む。装置終了割込
で、ビツト０（許容できる装置終了ビツト）の値
１は、“ソフト”エラー情報が残余ステータス・
ブロツク（RSB）で使用可能であることを表わ
す。 注： チエインされた動作において、ビツト０の値が
１であることは記憶されたRSBの少なくとも１つ
が“ソフト”エラー情報を含むことを表わす。 “ソフト”エラーは抑止例外（DCBワード０
のビツト４）が１にセツトされたときIIBのビツ
ト０を１にセツトする抑止例外である。 割込条件コード２（例外）または６（アテンシ
ヨンまたは例外）の場合、IIBは特別のフオーマ
ツトを有し、割込ステータス・バイト（ISB）と
呼ばれる。複数のISBビツトは一度にセツトされ
る。ISBビツトは、１にセツトされたとき、次の
表示を与える。 ビツト０（装置従属の使用可能ステータス）： このビツトはサイクル・スチール・オテータ
ス・ブロツクで付加カードのステータス情報が更
に使用可能であることを表わす。 ビツト１（遅延コマンド除去）： このビツトはIDCBで奇数バイトのDCBアドレ
スまたは不適当な機能のような誤つたパラメータ
があることを表わす。このビツトはまた、IDCB
が付加カードにないDPC機能を指定した場合に
１にセツトされる。 ビツト２（不適当な長さのレコード）： このビツトは、（プログラマブル・オフライン
開始モードのDCBにおいて）DCBワード６（ま
たはDCBワード２）で指定されたバイト・カウ
ントと、装置インタフエース・アダプタ３ｂで読
取られ、または書込まれたレコードの長さの不一
致に付加カードが出会つたことを表わす。（抑止
例外の間の不適当な長さのレコードの処理の説明
については下記の“残余ステータス・ブロツク”
を参照されたい。） ビツト３（DCB明細検査） このビツトはコマンドの正しい実行を妨げた無
効パラメータがDCBで見つかつたことを表わ
す。これはDCBのどの部分にも存在することが
ある。サイクル・スチール・ステータス・ワード
の最後のバイトを指す。このビツトが１にセツト
されると、ビツト０もまた１にセツトされる。 ビツト４（記憶データ検査）： このビツトはホスト・メモリ１ｂのサイクル・
スチール出力動作の間にアクセスされた位置がパ
リテイ・エラーを含んでいたことを表わす。メモ
リのパリテイは修正されず、機械検査条件も生じ
ない。動作は即刻終了する。 ビツト５（無効記憶アドレス）： このビツトは、サイクル・スチール動作間にア
クセスが試みられたホスト・メモリ・アドレスが
ホスト・プロセツサ１ａの記憶の大きさを越える
ことを表わす。動作は即刻終了する。 ビツト６（保護検査）： このビツトは付加カードが正しいキーなしにホ
スト・メモリ位置のアクセスを試みたことを表わ
す。動作は即刻終了する。 ビツト７（インタフエース・データ検査）： このビツトはサイクル・スチール・データ転送
間にパリテイ・エラーが装置インタフエース・ア
ダプタ３ｂで検出されたことを表わす。動作は即
刻終了する。 下記のエラー動作は例外割込を生じる。 ●21秒タイム・アウトが動作間に起きた。 ●付加カードのパリテイ・エラーが起きた。 ●装置検査が生じた。 ●抑止例外（DCBワード０のビツト４）が１に
セツトされたとき以外に、不適当な長さのレコ
ード転送が生じた。 ●プログラマブル・オフライン・モードの間に、
オフライン制御コードのコマンドの下に例外を
生じる条件に出会つた。 ●BASEまたはプログラマブル・オフライン・モ
ードにおけるジヤンプ命令のどれかがコマン
ド・リストの境界の外側のアドレスを指定し
た。 ●同期が装置ハンドシエーキングで失われた。例
えば、付加カード（またはチヤネル）が最初の
要求を実行する前に装置２が２番目の転送を要
求した。 ●装置インタフエース・アダプタ３ｂの“作動可
能”ラインが作動不可能状態に変換した。 ●DCB明細査が報告された。 残余ステータス・ブロツク（RSB） 抑止例外ビツト（DCBワード０のビツト４）
が１にセツトされ、かつ例外割込が報告されない
とき、残余ステータス・ブロツク（RSB）は
DCBワード４で指定されたホスト・メモリ・ア
ドレスに記憶される。チエイニングの間、RSBは
チエインされるDCBごとに記憶される。 不適当な長さの転送されるレコードは、１にセ
ツトされたIIBビツト０とともに装置終了割込に
よつて報告される。特別インタフエース・カウン
タが全転送数を指示するために接続されることが
ある。残余バイト・カウント（RSBワード０およ
び６）は、DCBワード２および６におけるバイ
ト・カウントよりも少ない、転送されないバイト
数をレコードに記録する。 プログラマブル・オフライン・ロード・モード
のDCBもまた、チエツクサム・エラーが抑止さ
れ、かつ例外割込が報告されないとき、RSBを報
告する。 注：DCBごとのRSBの報告された値は、DCB動
作が完了した直後で、しかも終了割込が１次サ
ブシステム１に送られる前にサンプルされる。 RSBに含まれる８ワードのフオーマツトについ
て次に説明する。 ワード０（残余バイト・カウント）： このワードは、最後のサイクル・スチール動作
（単方向性のフオーマツトの場合は書込または読
取、双方向性のフオーマツトの場合は書込のみ）
のDCBワード６で指定されたバイト・カウント
から、転送されたバイト数を減じたカウントを含
む。 ワード１（RSBフラグ）： このワードは次のフオーマツトを有する。 ビツト０：チエイン終了（EOC） このビツトはDCBワード０のビツト０が０の
とき１である。 ビツト１：再試行（RT） このビツトは使用されず、常に０である。 ビツト２〜７：予備 これらのビツトは常に０である。 ビツト８：書込超過長（WEL） 装置インタフエース・アダプタ３ｂの転送の長
さがDCBで指定されたバイト・カウントを越え
る。 ビツト９：読取超過長（REL） 装置インタフエース・アダプタ３ｂの転送の長
さがDCBで指定されたバイト・カウントを越え
る。 ビツト１０〜１３：予備 これらのビツトは常に０である。 ビツト１４：不適当な長さのレコード（ILR） このビツトは、装置２に書込まれた、または装
置２から読取られたレコードがDCBで指定され
たバイト・カウントよりも短いか、または長いこ
とを表わす。 ビツト１５：エラーなし（NE）： このビツトはビツト８，９および１４の集約で
ある。こらのビツトの各々が０のとき、ビツト１
５は１である。 ワード２（残余アドレス）： このワードは試みられた最後のサイクル・スチ
ール書込または読取転送の高アドレス・バイト
（低順位奇数バイト）のホスト・メモリ・アドレ
スを含む。残余アドレスがデータ・アドレスまた
はDCBアドレスであることもある。 ワード３（残余付加カード・ステータス）： このワードのフオーマツトはサイクル・スチー
ル・ステータス・ワード３のフオーマツトと同一
である。ビツト０〜１３はRSBが報告される
DCB動作の間に集積されたステータスを表わ
す。ビツト１４および１５はDCB動作終了時の
装置インタフエース・アダプタ３ｂのラインのス
テータスを表わす。 ビツト０：付加カード・パリテイ検査 このビツトは、装置インタフエース・アダプタ
３ｂで、（パリテイ動作が選択されたとき）誤つ
たパリテイが受取られたことを表わす。 注：このビツトは常に０として報告される。 ビツト１：サイクル・スチール・ステータス・
エラー このビツトは、開始サイクル・スチール・ステ
ータス・コマンド動作の処理の間にエラーが検出
されたことを表わす。 注：このビツトは常に０として報告される。 ビツト２：例外的な長さの転送 このビツトは付加カードが全レコード長を転送
せず、装置インタフエース・アダプタ３ｂの転送
数がバイト・カウントを越えたことを表わす。 ビツト３：チエツクサム・エラー このビツトはチエツクサム比較エラーがコマン
ド・リスト・ロードの間に生じたことを表わす。 ビツト４：プログラマブル・オフライン・モー
ド処理エラー このビツトはコマンド・デコーダがコマンド行
を処理できなかつたことを表わす。 注：このビツトは常に０として報告される。 ビツト５：超過長コマンド・リスト このビツトはオフライン・コード・コマンド・
リスト長がDCBで指定されたコマンド・リスト
長を越えたことを表わす。 注：このビツトは常に０として報告される。 ビツト６：装置エラー このビツトは、装置インタフエース・アダプタ
３ｂの“使用可能”ラインの喪失、または付加カ
ードが使用中でないときに“使用可能”ラインに
生じた＋変換によつて、最後の動作が終了したこ
とを表わす。このビツトはプログラマブル・オフ
ライン・ロード・モードのDCBの後にだけ報告
される。 ビツト７：装置検査 このビツトは付加カードが内部誤動作、または
カード対カードのオプシヨン・スイツチがオンに
セツトされている間に受取られた、16ビツト双方
向性のモード以外のDCBを検出したことを表わ
す。 注：このビツトは常に０として報告される。 ビツト８：双方向性のデータ転送 このビツトは最後の転送が双方向性のDCB転
送であつたことを表わす。 ビツト９：21秒タイム・アウト このワードはDCBワード０のビツト１４が１
にセツトされ、付加カード動作が21秒内にデータ
転送を完了しなかつたので、タイム・アウトが生
じたことを表わす。このビツトはプログラマブ
ル・オフライン開始モードのDCBの後にだけ報
告される。 ビツト１０：コマンド・リスト未記憶 このビツトはコマンド・リストが記憶されてい
ないことを表わす。 ビツト１１：動作長超過 このビツトはプログラマブル・オフライン・モ
ード動作の長さ（ワード１によつて指定された）
が超過されたことを表わす。 ビツト１２：オフライン・デバツグ・モード このビツトはオフライン・デバツグ・モードが
オンであることを表わす。 ビツト１３：インタフエース・オーバラン制御
同期喪失 このビツトはインタフエース・オーバラン要求
が制御同期の喪失を生じたことを表わす。 注：このビツトは常に０として報告される。 ビツト１４：装置作動可能ステータス このビツトは現在の装置作動可能ステータスの
逆（０＝作動可能、１＝作動不可能）を表わす。
このビツトはプログラマブル・オフライン・ロー
ド・モードのDCBの後にだけ報告される。 ビツト１５：装置ステータス このワードはインタフエースの装置ステータ
ス・ラインのステータスを表わす。 ワード４（最後のDCBアドレス）： このワードは付加カードが使用する最後の
DCBの開始アドレスを含む。 ワード５（残余アドレス（双方向性読取））： 単方向性フオーマツトのDCBに続く場合： このワードは全０を含む。 双方向性フオーマツトのDCBに続く場合： このワードは試みられた最後のサイクル・スチ
ール読取転送の高アドレス・バイト（低順位奇数
バイト）のホスト・メモリ・アドレスを含む。 ワード６（残余バイト・カウント（双方向性読
取））： 単方向性フオーマツトのDCBに続く場合： このワードは全０を含む。 双方向性フオーマツトのDCBに続く場合： このワードは、最後のサイクル・スチール動作
のDCBワード２で指定されたバイト・カウント
から、転送されたバイト数を減じたカウントを含
む。 ワード７（特別インタフエース・カウンタ値）： このワードは特別インタフエース・カウンタに
よつてカウントされた事象の数を指定する。特別
インタフエース・カウンタが付加装置への全転送
数をカウントするのに用いられる場合、この値か
らDCBバイト・カウントを減じた値が、読取ら
れた超過した長さ（オーバフロー・バイト・カウ
ント）の誤つたレコード上の転送されなかつたバ
イト数である。 特別インタフエース・カウンタは常にアクテイ
ブであり、有効開始コマンドのDCBの受領によ
つてリセツトされる。 RSBを生成するプロセスに加えて、前に説明し
たIDCBを取扱うCSモードでは、特別IDCBフオ
ーム（未説明）が付加カードに特別HSモード
DCB（未説明）を生じさせることによつて、付
加カードは“サイクル・スチール・ステータス”
（CSS）ブロツクを“読取”データとしてホス
ト・メモリ１ｂに転送する。このCSSブロツクは
フラグ（RSBワード１）を除く前記RSB素子のす
べてを含む。代りに、CSSは“残余コマンド・リ
スト行”（RCLL）ワードを供給する。このワー
ドは、先行SPOタイプDCB翻訳シーケンスの間
に実行が最後に試みられた２次コマンドを含むコ
マンド・リスト行を定める。これによつて、１次
サブシステム１は（適切にプログラミングされた
LPOタイプDCBによつて）RCLLパラメータに関
連する位置で、コマンド・リスト実行の再開始の
選択によつて回復手順を実行する。また、１次サ
ブシステム１は例外割込によるSPOタイプDCB
コマンド・リスト実行の終了に関連する不完全な
コマンドを識別する。 POモード２次コマンド コマンド・リスト・フオーマツトは一般に第６
図で示される。コマンド・リスト処理、および特
別２次コマンド（のフオーマツトと機能）は次の
ように定義される。 プログラマブル・オフライン・モードの動作で
は、低速乃至中程度の速度で付加カードの２次マ
イクロプロセツサ３ｅから直接に装置インタフエ
ース・アダプタ３ｂの制御を可能である。このモ
ードはまた独立して動作可能で、付加カードの２
次マイクロプロセツサ３ｅは１次サブシステム１
のホスト・プロセツサ１ａの従属プロセツサとな
る。 装置インタフエース・アダプタ３ｂの制御はホ
スト・メモリ１ｂから付加カードのマイクロプロ
セツサ・メモリ３ｆにコマンド・リストをロード
することにより、１次サブシステム１を介してプ
ログラミングされる。付加カードは３２の異なる
コマンドを識別する。これらのコマンドは次の動
作を実行する。 ●Ｉ／Ｏデータ転送 ●内部データ転送 ●論理および演算処理 ●条件付分岐 ●カード・ハードウエア制御 Ｉ／Ｏコマンドは16ビツト単方向性フオーマツ
トで装置インタフエース・アダプタ３ｂのデータ
を転送できるとともに、ホスト・メモリ１ｂへの
データおよびホスト・メモリ１ｂからのデータを
サイクル・スチールできる。 付加カードには最大1792のコマンド（すなわち
3584のバイト）がロード可能である。コマンド・
リストはプログラマブル・オフライン・ロード・
モードのDCBを用いて付加カードにロードされ
る。フオライン動作はプログラマブル・オフライ
ン開始モードのDCBによつて開始される。 処理が開始されるコマンド・リスト中の行番号
はプログラマブル・オフライン・ロード・モード
のDCBのワード３に置かれる。コマンド・リス
ト行０のホスト・メモリ１ｂにおけるアドレスは
前記と同じDCBのワード７に置かれ、コマン
ド・リスト＋２（２バイト・チエツクサム）の長
さ（バイトの）はワード６に置かれる。プログラ
マブル・オフライン・ロード・モードのDCBが
出されると、コマンド・リストは付加カードに転
送され、チエツクサムを用いて検査される。ホス
ト・メモリ１ｂに記憶されたコマンド・リストの
フオーマツトは、第６図に示されている。 プログラマブル・オフライン・ロード・モード
のDCBのDCBワード３で指示されたコマンド・
リスト行でプログラムは開始する。 コマンド・リストはプログラマブル・オフライ
ン開始モードのDCBが出される前にロードされ
なければならない。そうでない場合は、処理は即
座に停止し、例外割込およびサイクル・スチール
ステータスによつてコマンド・リスト・プログラ
ムがロードされなかつたことが表示される。コマ
ンド・リスト・プログラムは、一旦ロードされる
と新しいSPOタイプPOモードのDCBによつて繰
返し再開始できる。 コマンド・リスト・プログラム処理は下記の動
作の１つが生じると終了する。 ●コマンドがホスト・プロセツサ１ａの割込を呼
出す。 ●例外条件が生じる。 ●装置インタフエース・アダプタ３ｂの“OP終
了”ラインがアクテイブにセツトされる。 ●プログラマブル・オフライン開始モードの
DCBで指定された動作長限界が超過される。 ２次（コマンド・リスト）コマンドのフオーマツ
ト ビツト０〜５はコマンド動作コードを含む。 ●ビツト０〜４は後で説明する動作の種類を定め
る。 ●ビツト５は取扱われるデータをアドレス指定す
る方法を選択する。 ０の場合：直接アドレス指定 １の場合：間接アドレス指定（すなわち、作業用
レジスタを介してアドレス指定する） ビツト６および７は動作が実行されるマイクロ
プロセツサのアキユムレータがある場合それを指
定する。 ビツト８〜１５は ●命令によつて使用される即値データ、 ●命令によつて使用されるデータのアドレス、ま
たは ●命令によつて使用されるデータのアドレスを順
次、取込む作業用レジスタのアドレス を有する即値データ・フイールドを含む。 あるコマンド・リスト命令は単一のビツトで動
作するが、他のコマンド・リスト命令は１バイト
全体で動作する。それぞれのコマンドの説明によ
つて、そのコマンドが単一のビツトまたは１バイ
ト全体のどちらで動作するかが明白になる。 コマンドの分類 コマンドは機能的に次の５項目に分類される。 ●外部、内部間データ転送 ●内部データ転送 ●アキユムレータ動作 ●条件付ジヤンプ ●付加カード・ハードウエア制御 外部、内部間データ転送 外部、内部間データ転送コマンドはデータを付
加カードへ、または付加カードから転送する。こ
れらのコマンドは作業用レジスタをアクセスしな
いが、アキユムレータへのリターン・ステータス
をアクセスする。このカテゴリには次のコマンド
がある。 DIDO DIDOI XFER XFERI DIDO（111000AG 即値データ） このコマンドはデータを転送する。データ転送
動作には４つのタイプがある。 タイプＡ： このタイプは装置入力バス（ポート１）から装
置入力レジスタにデータを転送する。（ビツト
８，９＝00） タイプＢ： このタイプはホスト・メモリ１ｂから２次マイ
クロプロセツサ３ｅのホスト入力レジスタにデー
タを転送する。（ビツト８，９＝01） タイプＣ： このタイプは装置出力レジスタから装置出力バ
ス（ポート０）にデータを転送する。（ビツト
８，９＝10） タイプＤ： このタイプはマイクロプロセツサ出力レジスタ
からホスト・メモリ１ｂにデータを転送する。
（ビツト８，９＝11） コマンド当り８データ・ワードまで転送可能で
ある。装置インタフエース・アダプタ３ｂへのデ
ータ転送は付加カードのハードウエアによつてマ
ルチプレツクス／デマルチプレツクスされる。装
置インタフエース・アダプタ３ｂは、次のように
転送ごとに関連サブアドレスＳ０，Ｓ１，Ｓ２を
供給する。
参照されたい。）このワードは現在のDCBによつ
てホスト・メモリ１ｂに転送されるデータ・バイ
ト数を指示する。ホスト・メモリ１ｂにデータを
転送する各２次コマンドに指示されたバイト・カ
ウントを減分する。バイト・カウントが0000に達
すると、ホスト・メモリ１ｂへのデータ転送は停
止する。このワードは偶数でなければならない。
そうでない場合は、DCB明細検査が行なわれ
る。 DCBワード３（読取開始アドレス）： （“二重モード・アプリケーシヨン”を参照さ
れたい。）このワードはデータが記憶されるホス
ト・メモリ１ｂ中の開始アドレスを含む。このワ
ードは偶数でなければならない。そうでない場合
は、DCB明細検査が行なわれる。 DCBワード４（残余ステータス・ブロツク・ア
ドレス）： HSモードの場合と同じ。 DCBワード５（DCBチエイン・アドレス） HSモードの場合と同じ。 DCBワード６（書込バイト・カウント）： （“二重モード・アプリケーシヨン”を参照さ
れたい。）このワードは現在のDCBによつてホス
ト・メモリ１ｂから転送されるデータ・バイト数
を指示する。ホスト・メモリ１ｂからデータを転
送する各２次コマンドは指示されたバイト・カウ
ントを減分する。バイト・カウントが0000に達す
ると、データ転送は停止する。このワードは偶数
でなければならない。 DCBワード（書込開始アドレス）： （“二重モード・アプリケーシヨン”を参照さ
れたい。）このワードはホスト・メモリ１ｂ中の
開始アドレスを含む。このアドレスからデータは
書込まれる。このワードは偶数でなければならな
い。 注： ホスト・メモリ１ｂ中の読取および書込領域は
オーバラツプできる（が、オーバラツプしなくて
もよい）。それによつて、メイン・メモリ１ｂ中
の領域は付加カードによつて再使用可能である。
しかし、昇順の順次アクセスのみが可能である。 割込ステータス情報 付加カードはまた、優先順位割込を示すとき、
ホスト・プロセツサ１ａに割込IDワードを転送
する。割込IDワードは装置（すなわち付加カー
ド）アドレスおよび“割込情報バイト”（IIB）を
含む。IIBはアテンシヨン割込または装置終了割
込でホスト・プロセツサ１ａに転送される。アテ
ンシヨン割込のIIBは全０を含む。装置終了割込
で、ビツト０（許容できる装置終了ビツト）の値
１は、“ソフト”エラー情報が残余ステータス・
ブロツク（RSB）で使用可能であることを表わ
す。 注： チエインされた動作において、ビツト０の値が
１であることは記憶されたRSBの少なくとも１つ
が“ソフト”エラー情報を含むことを表わす。 “ソフト”エラーは抑止例外（DCBワード０
のビツト４）が１にセツトされたときIIBのビツ
ト０を１にセツトする抑止例外である。 割込条件コード２（例外）または６（アテンシ
ヨンまたは例外）の場合、IIBは特別のフオーマ
ツトを有し、割込ステータス・バイト（ISB）と
呼ばれる。複数のISBビツトは一度にセツトされ
る。ISBビツトは、１にセツトされたとき、次の
表示を与える。 ビツト０（装置従属の使用可能ステータス）： このビツトはサイクル・スチール・オテータ
ス・ブロツクで付加カードのステータス情報が更
に使用可能であることを表わす。 ビツト１（遅延コマンド除去）： このビツトはIDCBで奇数バイトのDCBアドレ
スまたは不適当な機能のような誤つたパラメータ
があることを表わす。このビツトはまた、IDCB
が付加カードにないDPC機能を指定した場合に
１にセツトされる。 ビツト２（不適当な長さのレコード）： このビツトは、（プログラマブル・オフライン
開始モードのDCBにおいて）DCBワード６（ま
たはDCBワード２）で指定されたバイト・カウ
ントと、装置インタフエース・アダプタ３ｂで読
取られ、または書込まれたレコードの長さの不一
致に付加カードが出会つたことを表わす。（抑止
例外の間の不適当な長さのレコードの処理の説明
については下記の“残余ステータス・ブロツク”
を参照されたい。） ビツト３（DCB明細検査） このビツトはコマンドの正しい実行を妨げた無
効パラメータがDCBで見つかつたことを表わ
す。これはDCBのどの部分にも存在することが
ある。サイクル・スチール・ステータス・ワード
の最後のバイトを指す。このビツトが１にセツト
されると、ビツト０もまた１にセツトされる。 ビツト４（記憶データ検査）： このビツトはホスト・メモリ１ｂのサイクル・
スチール出力動作の間にアクセスされた位置がパ
リテイ・エラーを含んでいたことを表わす。メモ
リのパリテイは修正されず、機械検査条件も生じ
ない。動作は即刻終了する。 ビツト５（無効記憶アドレス）： このビツトは、サイクル・スチール動作間にア
クセスが試みられたホスト・メモリ・アドレスが
ホスト・プロセツサ１ａの記憶の大きさを越える
ことを表わす。動作は即刻終了する。 ビツト６（保護検査）： このビツトは付加カードが正しいキーなしにホ
スト・メモリ位置のアクセスを試みたことを表わ
す。動作は即刻終了する。 ビツト７（インタフエース・データ検査）： このビツトはサイクル・スチール・データ転送
間にパリテイ・エラーが装置インタフエース・ア
ダプタ３ｂで検出されたことを表わす。動作は即
刻終了する。 下記のエラー動作は例外割込を生じる。 ●21秒タイム・アウトが動作間に起きた。 ●付加カードのパリテイ・エラーが起きた。 ●装置検査が生じた。 ●抑止例外（DCBワード０のビツト４）が１に
セツトされたとき以外に、不適当な長さのレコ
ード転送が生じた。 ●プログラマブル・オフライン・モードの間に、
オフライン制御コードのコマンドの下に例外を
生じる条件に出会つた。 ●BASEまたはプログラマブル・オフライン・モ
ードにおけるジヤンプ命令のどれかがコマン
ド・リストの境界の外側のアドレスを指定し
た。 ●同期が装置ハンドシエーキングで失われた。例
えば、付加カード（またはチヤネル）が最初の
要求を実行する前に装置２が２番目の転送を要
求した。 ●装置インタフエース・アダプタ３ｂの“作動可
能”ラインが作動不可能状態に変換した。 ●DCB明細査が報告された。 残余ステータス・ブロツク（RSB） 抑止例外ビツト（DCBワード０のビツト４）
が１にセツトされ、かつ例外割込が報告されない
とき、残余ステータス・ブロツク（RSB）は
DCBワード４で指定されたホスト・メモリ・ア
ドレスに記憶される。チエイニングの間、RSBは
チエインされるDCBごとに記憶される。 不適当な長さの転送されるレコードは、１にセ
ツトされたIIBビツト０とともに装置終了割込に
よつて報告される。特別インタフエース・カウン
タが全転送数を指示するために接続されることが
ある。残余バイト・カウント（RSBワード０およ
び６）は、DCBワード２および６におけるバイ
ト・カウントよりも少ない、転送されないバイト
数をレコードに記録する。 プログラマブル・オフライン・ロード・モード
のDCBもまた、チエツクサム・エラーが抑止さ
れ、かつ例外割込が報告されないとき、RSBを報
告する。 注：DCBごとのRSBの報告された値は、DCB動
作が完了した直後で、しかも終了割込が１次サ
ブシステム１に送られる前にサンプルされる。 RSBに含まれる８ワードのフオーマツトについ
て次に説明する。 ワード０（残余バイト・カウント）： このワードは、最後のサイクル・スチール動作
（単方向性のフオーマツトの場合は書込または読
取、双方向性のフオーマツトの場合は書込のみ）
のDCBワード６で指定されたバイト・カウント
から、転送されたバイト数を減じたカウントを含
む。 ワード１（RSBフラグ）： このワードは次のフオーマツトを有する。 ビツト０：チエイン終了（EOC） このビツトはDCBワード０のビツト０が０の
とき１である。 ビツト１：再試行（RT） このビツトは使用されず、常に０である。 ビツト２〜７：予備 これらのビツトは常に０である。 ビツト８：書込超過長（WEL） 装置インタフエース・アダプタ３ｂの転送の長
さがDCBで指定されたバイト・カウントを越え
る。 ビツト９：読取超過長（REL） 装置インタフエース・アダプタ３ｂの転送の長
さがDCBで指定されたバイト・カウントを越え
る。 ビツト１０〜１３：予備 これらのビツトは常に０である。 ビツト１４：不適当な長さのレコード（ILR） このビツトは、装置２に書込まれた、または装
置２から読取られたレコードがDCBで指定され
たバイト・カウントよりも短いか、または長いこ
とを表わす。 ビツト１５：エラーなし（NE）： このビツトはビツト８，９および１４の集約で
ある。こらのビツトの各々が０のとき、ビツト１
５は１である。 ワード２（残余アドレス）： このワードは試みられた最後のサイクル・スチ
ール書込または読取転送の高アドレス・バイト
（低順位奇数バイト）のホスト・メモリ・アドレ
スを含む。残余アドレスがデータ・アドレスまた
はDCBアドレスであることもある。 ワード３（残余付加カード・ステータス）： このワードのフオーマツトはサイクル・スチー
ル・ステータス・ワード３のフオーマツトと同一
である。ビツト０〜１３はRSBが報告される
DCB動作の間に集積されたステータスを表わ
す。ビツト１４および１５はDCB動作終了時の
装置インタフエース・アダプタ３ｂのラインのス
テータスを表わす。 ビツト０：付加カード・パリテイ検査 このビツトは、装置インタフエース・アダプタ
３ｂで、（パリテイ動作が選択されたとき）誤つ
たパリテイが受取られたことを表わす。 注：このビツトは常に０として報告される。 ビツト１：サイクル・スチール・ステータス・
エラー このビツトは、開始サイクル・スチール・ステ
ータス・コマンド動作の処理の間にエラーが検出
されたことを表わす。 注：このビツトは常に０として報告される。 ビツト２：例外的な長さの転送 このビツトは付加カードが全レコード長を転送
せず、装置インタフエース・アダプタ３ｂの転送
数がバイト・カウントを越えたことを表わす。 ビツト３：チエツクサム・エラー このビツトはチエツクサム比較エラーがコマン
ド・リスト・ロードの間に生じたことを表わす。 ビツト４：プログラマブル・オフライン・モー
ド処理エラー このビツトはコマンド・デコーダがコマンド行
を処理できなかつたことを表わす。 注：このビツトは常に０として報告される。 ビツト５：超過長コマンド・リスト このビツトはオフライン・コード・コマンド・
リスト長がDCBで指定されたコマンド・リスト
長を越えたことを表わす。 注：このビツトは常に０として報告される。 ビツト６：装置エラー このビツトは、装置インタフエース・アダプタ
３ｂの“使用可能”ラインの喪失、または付加カ
ードが使用中でないときに“使用可能”ラインに
生じた＋変換によつて、最後の動作が終了したこ
とを表わす。このビツトはプログラマブル・オフ
ライン・ロード・モードのDCBの後にだけ報告
される。 ビツト７：装置検査 このビツトは付加カードが内部誤動作、または
カード対カードのオプシヨン・スイツチがオンに
セツトされている間に受取られた、16ビツト双方
向性のモード以外のDCBを検出したことを表わ
す。 注：このビツトは常に０として報告される。 ビツト８：双方向性のデータ転送 このビツトは最後の転送が双方向性のDCB転
送であつたことを表わす。 ビツト９：21秒タイム・アウト このワードはDCBワード０のビツト１４が１
にセツトされ、付加カード動作が21秒内にデータ
転送を完了しなかつたので、タイム・アウトが生
じたことを表わす。このビツトはプログラマブ
ル・オフライン開始モードのDCBの後にだけ報
告される。 ビツト１０：コマンド・リスト未記憶 このビツトはコマンド・リストが記憶されてい
ないことを表わす。 ビツト１１：動作長超過 このビツトはプログラマブル・オフライン・モ
ード動作の長さ（ワード１によつて指定された）
が超過されたことを表わす。 ビツト１２：オフライン・デバツグ・モード このビツトはオフライン・デバツグ・モードが
オンであることを表わす。 ビツト１３：インタフエース・オーバラン制御
同期喪失 このビツトはインタフエース・オーバラン要求
が制御同期の喪失を生じたことを表わす。 注：このビツトは常に０として報告される。 ビツト１４：装置作動可能ステータス このビツトは現在の装置作動可能ステータスの
逆（０＝作動可能、１＝作動不可能）を表わす。
このビツトはプログラマブル・オフライン・ロー
ド・モードのDCBの後にだけ報告される。 ビツト１５：装置ステータス このワードはインタフエースの装置ステータ
ス・ラインのステータスを表わす。 ワード４（最後のDCBアドレス）： このワードは付加カードが使用する最後の
DCBの開始アドレスを含む。 ワード５（残余アドレス（双方向性読取））： 単方向性フオーマツトのDCBに続く場合： このワードは全０を含む。 双方向性フオーマツトのDCBに続く場合： このワードは試みられた最後のサイクル・スチ
ール読取転送の高アドレス・バイト（低順位奇数
バイト）のホスト・メモリ・アドレスを含む。 ワード６（残余バイト・カウント（双方向性読
取））： 単方向性フオーマツトのDCBに続く場合： このワードは全０を含む。 双方向性フオーマツトのDCBに続く場合： このワードは、最後のサイクル・スチール動作
のDCBワード２で指定されたバイト・カウント
から、転送されたバイト数を減じたカウントを含
む。 ワード７（特別インタフエース・カウンタ値）： このワードは特別インタフエース・カウンタに
よつてカウントされた事象の数を指定する。特別
インタフエース・カウンタが付加装置への全転送
数をカウントするのに用いられる場合、この値か
らDCBバイト・カウントを減じた値が、読取ら
れた超過した長さ（オーバフロー・バイト・カウ
ント）の誤つたレコード上の転送されなかつたバ
イト数である。 特別インタフエース・カウンタは常にアクテイ
ブであり、有効開始コマンドのDCBの受領によ
つてリセツトされる。 RSBを生成するプロセスに加えて、前に説明し
たIDCBを取扱うCSモードでは、特別IDCBフオ
ーム（未説明）が付加カードに特別HSモード
DCB（未説明）を生じさせることによつて、付
加カードは“サイクル・スチール・ステータス”
（CSS）ブロツクを“読取”データとしてホス
ト・メモリ１ｂに転送する。このCSSブロツクは
フラグ（RSBワード１）を除く前記RSB素子のす
べてを含む。代りに、CSSは“残余コマンド・リ
スト行”（RCLL）ワードを供給する。このワー
ドは、先行SPOタイプDCB翻訳シーケンスの間
に実行が最後に試みられた２次コマンドを含むコ
マンド・リスト行を定める。これによつて、１次
サブシステム１は（適切にプログラミングされた
LPOタイプDCBによつて）RCLLパラメータに関
連する位置で、コマンド・リスト実行の再開始の
選択によつて回復手順を実行する。また、１次サ
ブシステム１は例外割込によるSPOタイプDCB
コマンド・リスト実行の終了に関連する不完全な
コマンドを識別する。 POモード２次コマンド コマンド・リスト・フオーマツトは一般に第６
図で示される。コマンド・リスト処理、および特
別２次コマンド（のフオーマツトと機能）は次の
ように定義される。 プログラマブル・オフライン・モードの動作で
は、低速乃至中程度の速度で付加カードの２次マ
イクロプロセツサ３ｅから直接に装置インタフエ
ース・アダプタ３ｂの制御を可能である。このモ
ードはまた独立して動作可能で、付加カードの２
次マイクロプロセツサ３ｅは１次サブシステム１
のホスト・プロセツサ１ａの従属プロセツサとな
る。 装置インタフエース・アダプタ３ｂの制御はホ
スト・メモリ１ｂから付加カードのマイクロプロ
セツサ・メモリ３ｆにコマンド・リストをロード
することにより、１次サブシステム１を介してプ
ログラミングされる。付加カードは３２の異なる
コマンドを識別する。これらのコマンドは次の動
作を実行する。 ●Ｉ／Ｏデータ転送 ●内部データ転送 ●論理および演算処理 ●条件付分岐 ●カード・ハードウエア制御 Ｉ／Ｏコマンドは16ビツト単方向性フオーマツ
トで装置インタフエース・アダプタ３ｂのデータ
を転送できるとともに、ホスト・メモリ１ｂへの
データおよびホスト・メモリ１ｂからのデータを
サイクル・スチールできる。 付加カードには最大1792のコマンド（すなわち
3584のバイト）がロード可能である。コマンド・
リストはプログラマブル・オフライン・ロード・
モードのDCBを用いて付加カードにロードされ
る。フオライン動作はプログラマブル・オフライ
ン開始モードのDCBによつて開始される。 処理が開始されるコマンド・リスト中の行番号
はプログラマブル・オフライン・ロード・モード
のDCBのワード３に置かれる。コマンド・リス
ト行０のホスト・メモリ１ｂにおけるアドレスは
前記と同じDCBのワード７に置かれ、コマン
ド・リスト＋２（２バイト・チエツクサム）の長
さ（バイトの）はワード６に置かれる。プログラ
マブル・オフライン・ロード・モードのDCBが
出されると、コマンド・リストは付加カードに転
送され、チエツクサムを用いて検査される。ホス
ト・メモリ１ｂに記憶されたコマンド・リストの
フオーマツトは、第６図に示されている。 プログラマブル・オフライン・ロード・モード
のDCBのDCBワード３で指示されたコマンド・
リスト行でプログラムは開始する。 コマンド・リストはプログラマブル・オフライ
ン開始モードのDCBが出される前にロードされ
なければならない。そうでない場合は、処理は即
座に停止し、例外割込およびサイクル・スチール
ステータスによつてコマンド・リスト・プログラ
ムがロードされなかつたことが表示される。コマ
ンド・リスト・プログラムは、一旦ロードされる
と新しいSPOタイプPOモードのDCBによつて繰
返し再開始できる。 コマンド・リスト・プログラム処理は下記の動
作の１つが生じると終了する。 ●コマンドがホスト・プロセツサ１ａの割込を呼
出す。 ●例外条件が生じる。 ●装置インタフエース・アダプタ３ｂの“OP終
了”ラインがアクテイブにセツトされる。 ●プログラマブル・オフライン開始モードの
DCBで指定された動作長限界が超過される。 ２次（コマンド・リスト）コマンドのフオーマツ
ト ビツト０〜５はコマンド動作コードを含む。 ●ビツト０〜４は後で説明する動作の種類を定め
る。 ●ビツト５は取扱われるデータをアドレス指定す
る方法を選択する。 ０の場合：直接アドレス指定 １の場合：間接アドレス指定（すなわち、作業用
レジスタを介してアドレス指定する） ビツト６および７は動作が実行されるマイクロ
プロセツサのアキユムレータがある場合それを指
定する。 ビツト８〜１５は ●命令によつて使用される即値データ、 ●命令によつて使用されるデータのアドレス、ま
たは ●命令によつて使用されるデータのアドレスを順
次、取込む作業用レジスタのアドレス を有する即値データ・フイールドを含む。 あるコマンド・リスト命令は単一のビツトで動
作するが、他のコマンド・リスト命令は１バイト
全体で動作する。それぞれのコマンドの説明によ
つて、そのコマンドが単一のビツトまたは１バイ
ト全体のどちらで動作するかが明白になる。 コマンドの分類 コマンドは機能的に次の５項目に分類される。 ●外部、内部間データ転送 ●内部データ転送 ●アキユムレータ動作 ●条件付ジヤンプ ●付加カード・ハードウエア制御 外部、内部間データ転送 外部、内部間データ転送コマンドはデータを付
加カードへ、または付加カードから転送する。こ
れらのコマンドは作業用レジスタをアクセスしな
いが、アキユムレータへのリターン・ステータス
をアクセスする。このカテゴリには次のコマンド
がある。 DIDO DIDOI XFER XFERI DIDO（111000AG 即値データ） このコマンドはデータを転送する。データ転送
動作には４つのタイプがある。 タイプＡ： このタイプは装置入力バス（ポート１）から装
置入力レジスタにデータを転送する。（ビツト
８，９＝00） タイプＢ： このタイプはホスト・メモリ１ｂから２次マイ
クロプロセツサ３ｅのホスト入力レジスタにデー
タを転送する。（ビツト８，９＝01） タイプＣ： このタイプは装置出力レジスタから装置出力バ
ス（ポート０）にデータを転送する。（ビツト
８，９＝10） タイプＤ： このタイプはマイクロプロセツサ出力レジスタ
からホスト・メモリ１ｂにデータを転送する。
（ビツト８，９＝11） コマンド当り８データ・ワードまで転送可能で
ある。装置インタフエース・アダプタ３ｂへのデ
ータ転送は付加カードのハードウエアによつてマ
ルチプレツクス／デマルチプレツクスされる。装
置インタフエース・アダプタ３ｂは、次のように
転送ごとに関連サブアドレスＳ０，Ｓ１，Ｓ２を
供給する。
【表】
このサブアドレス指定方式は装置インタフエー
スス・アダプタ３ｂの入出力転送いずれにも適用
される（前記動作タイプＡおよびＣ） １次サブシステムの入出力転送（前記動作タイ
プＢおよびＤ）は、次のように入出力レジスタか
らマルチプレツクス／デマルチプレツクスされ
る。転 送 入出力レジスタ ワード０ ビツト128〜143（バイト０〜１） ワード１ ビツト144〜159（バイト２〜３） ワード２ ビツト160〜175（バイト４〜５） ワード３ ビツト176〜191（バイト６〜７） ワード４ ビツト192〜207（バイト８〜９） ワード５ ビツト208〜223（バイト10〜11） ワード６ ビツト224〜239（バイト12〜13） ワード７ ビツト240〜255（バイト14〜15） ホスト・メモリ１ｂのデータ転送は昇順にアド
レス指定される。各々のDIDOコマンドは直前の
DIDOコマンドの次の昇順アドレスで開始する。
すなわち、データ・ブロツクはこのコマンドによ
つて転送され、１乃至８ワードの各ブロツクの連
続アドレスがホスト・メモリ１ｂで指定される。
プログラマブル・オフライン開始モードのDCB
によつて指定された領域によつてデータは転送さ
れる。 DIDOデータのパリテイは付加カードによつて
生成される。即値データ・フイールドは次のよう
に符号化される。 ビツト８：読取／書込（データの方向は付加カ
ードを基準とする） このビツトは次の場合に０である。 ●データが装置２から付加カードに転送される場
合（動作タイプＡ） ●データがホスト・メモリ１ｂから付加カードに
転送される場合（動作タイプＢ） ビツト９：装置／ホスト このビツトはデータが装置２との間で転送され
るとき０である。 このビツトはデータがホスト・メモリ１ｂとの
間で転送されるとき０である。 ビツト１０〜１２： これらのビツトは転送される最初のワードを決
定し、ワード０乃至ワード７を指定する値（０〜
７）を含む。装置２との転送では、ビツト１０，
１１および１２はそれぞれ、最初のサブアドレス
Ｓ０，Ｓ１、およびＳ２である。 ビツト１３〜１５： これらのビツトが表わす値は（転送されるワー
ド数）−１である。例えば、 ビツト１３，１４，１５＝０、０、０は１ワー
ド転送を表わす。 ビツト１３，１４，１５＝０、１、０は３ワー
ド転送を表わす。 ビツト１３，１４，１５＝１、１、１は８ワー
ド転送を表わす。 DIDOコマンドがDCBワード０のビツト１４が
１のとき21秒以内に転送を完了しない場合、また
はDCBワード２または６のバイト・カウントが
転送によつて使い切られる場合には、転送は完了
しない。不完全な転送はその転送コマンドで転送
されなかつたワード数を、指定されたアキユムレ
ータに戻す。不完全な転送はまた、JFLGコマン
ドによつて検査できるキヤリ・フラグ、ボロー・
フラグ、およびエラー・フラグをセツトする。そ
うでない場合には前記フラグはリセツトされる。 装置２がビツト１３〜１５によつて指定された
ワード数を超過する転送を要求した場合は、装置
インタフエース・アダプタ３ｂはその要求に応答
しない。しかしながら、前記要求は未定のままで
ある。この状態でキヤリ・フラグ、ボロー・フラ
グ、およびエラー、フラグもセツトされる。 DIDOI（111001AC 作業用レジスタ・アドレ
ス） このコマンドはDIDOの間接形式である。 XFER（100110AC 即値データ） このコマンドには次の４つの動作タイプがあ
る。 タイプＡ： このタイプは装置入力レジスタ１０５（後述）
からホスト出力レジスタ１０６（後述）にデータ
をコピーする。 タイプＢ： このタイプはホスト入力レジスタ１０４（後
述）から装置出力レジスタ１０６（後述）にデー
タをコピーする。 タイプＣ： このタイプはホスト・インタフエース・アダプ
タ３ａから装置インタフエース・アダプタ３ｂに
高速でデータ・ブロツクを転送する。 タイプＤ： このタイプは装置インタフエース・アダプタ３
ｂからホスト・インタフエース・アダプタ３ａに
高速でデータ・ブロツクを転送する。装置インタ
フエース・サブアドレス・ビツト（Ｓ０，Ｓ１、
およびＳ２）およびアキユムレータはこのコマン
ドによつて使用されず、変化しない。 注：XFERはインライン（HSモード）処理が
（この転送に対してだけ）要求されないホス
ト、装置間データ転送状況において使用され
る。ワード・カウントの制限および付加カード
での命令のセツトアツプの遅延により、XFER
は高速動作には向かない。 しかしながら、このような制約にもかかわら
ず、XFERはHSよりも若干有利である。
XFER動作の間に、マイクロプロセツサ・コマ
ンドによつてホスト・インタフエース・アダプ
タ３ａとの高速Ｉ／Ｏ経路（バス３ｇ）を介し
て転送される。この高速Ｉ／Ｏ経路はバイト・
パリテイおよびパリテイ検査回路に対する経路
を連続して与えるので、データの高度の完全性
が得られる。 即値データ・フイールドは次のように符号化さ
れる。 動作タイプ：ＡまたはＢ データ入力レジスタ１０２（後述）がデータ出
力レジスタ１０３（後述）にコピーされる。 ビツト８はレジスタをコピーするとき０であ
る。 ビツト９はホスト・メモリ１ｂから装置２への
場合は０、装置２からホスト・メモリ１ｂへの場
合は１である。 ビツト１０〜１２はデータ入力レジスタ１０２
における最初のワード・アドレスである。 ビツト１３〜１５は（転送されるワード数）−
１に等しい２進値である。 動作タイプ：ＣまたはＤ ホスト・メモリ１ｂから装置２へ、または装置
２からホスト・メモリ１ｂへデータ・ブロツクが
転送される。 ビツト８はデータを転送するとき１である。 ビツト９はホスト・メモリ１ｂから装置２への
場合は０、装置２からホスト・メモリ１ｂへの場
合は１である。 ビツト１０〜１５は（転送されるワード数）−
１に等しい２進値である。 XFERコマンドがDCBワード０のビツト１４が
１のとき21秒以内に転送を完了しない場合、また
はDCBワード２または６からのバイト・カウン
トが転送によつて使い切られる場合には、転送は
完了しない。不完全な転送はその転送コマンドで
転送されなかつたワード数を、指定されたアキユ
ムレータに戻す。不完全な転送はまた、JFLGコ
マンドによつて検査できるキヤリ・フラグ、ボロ
ー・フラグ、およびエラー・フラグをセツトす
る。 装置２がXFERコマンドのビツト１０〜１５に
よつて指定されたバイト・カウントを超過する転
送を要求した場合は、装置インタフエース・アダ
プタ３ｂはその要求に応答しない。しかしなが
ら、前記要求は未定のままである。この状態でキ
ヤリ・フラグ、ボロ・フラグ、およびエラー・フ
ラグもセツトされる。そうでない場合は、フラグ
はリセツトされる。 ホスト・メモリ１ｂとのデータ転送は昇順でア
ドレス指定される。各々のXFERコマンドは直前
のXFERコマンドの次の昇順アドレスで開始す
る。すなわち、このコマンドによつてデータ・ブ
ロツクは転送され、１乃至64ワードの各ブロツク
の連続アドレスがホスト・メモリ１ｂで指定され
る。データはプログラマブル・オフライン開始モ
ードのDCBによつて指定された領域との間で転
送される。 XFERI（100111XX 作業用レジスタ・アドレス このコマンドはXFERの間接アドレス指定形式
である。 第７図は付加カードの２次マイクロプロセツサ
３ｅによる前記外部、内部間２次コマンド
（DIDO、XFER）の処理を説明する。２次マイク
ロプロセツサ３ｅはこれらのコマンドによつて転
送されたデータ・ワードを記憶するレジスタとし
てマイクロプロセツサ・メモリ３ｆで32ワード空
間１０１（図示せず）を割当てる。これらのレジ
スタ領域のうち、16ワードは外部からのデータを
受取るデータ入力レジスタ１０２に割当てられ、
残りの16ワードは出力データ・ソースとして用い
られるデータ出力レジスタ１０３に割当てられ
る。データ入力レジスタ１０２は更に、ホスト・
メモリ１ｂからの外部データを受取る８ワードの
ホスト入力レジスタ１０４、および装置２からの
外部データを受取る８ワードの装置入力レジスタ
１０５に分類される。データ出力レジスタ１０３
も同様に、１次サブシステム１に転送されるデー
タを供給する８ワードのホスト出力レジスタ１０
６、および装置２に転送されるデータを供給する
８ワードの装置出力レジスタ１０７に分類され
る。 DIDOおよびXFER2次コマンドの特定のタイプ
によつて呼出された動作（データ転送）は、これ
らのコマンドの表示を含む破線の枠で表示されて
いる。従つて、１０８に示される“DIDOタイプ
Ａ”は装置２から選択された装置入力レジスタ１
０５にデータを転送し、１０９に示される
“DIDOタイプＢ”はホスト・メモリ１ｂから、
選択されたホスト入力レジスタ１０４にデータを
転送し、１１０に示される“DIDOタイプＣ”は
選択された装置出力レジスタ１０７から装置２に
データを転送し、１１１に示される“DIDOタイ
プＤ”は選択されたホスト出力レジスタ１０６か
らホスト・メモリ１ｂにデータを転送し、１１２
に示される“XFERタイプＣ”はホスト・インタ
フエース・アダプタ３ａから、１１３および１１
４に示される経路“Ｕ”を介して、装置インタフ
エース・アダプタ３ｂへデータを直接に転送し、
１１８に示される“XFERタイプＤ”は装置イン
タフエース・アダプタ３ｂから、１１９および１
２０に示される経路“Ｖ”を介して、ホスト・イ
ンタフエース・アダプタ３ａへデータを直接に転
送する。更に、１２１に示される“XFERタイプ
Ａ”は装置入力レジスタ１０５からホスト出力レ
ジスタ１０６にデータを転送し、１２２に示され
る“XFERタイプＢ”はホスト入力レジスタ１０
４から装置出力レジスタ１０７にデータを転送す
る。 マイクロプロセツサ・メモリ３ｆ（または別個
のマイクロプロセツサ・ハードウエア）の他のレ
ジスタのアキユムレータ１２２、作業用または”
スクラツチ・パツト”レジスタ１２３、および動
作ステータス・レジスタ１２４として予約され
る。４つのアキユムレータ、最大64の作業用レジ
スタ、および少なくとも８つの動作ステータス・
レジスタがある。DIDOまたはXFERの各々の実
行に関連するステータス情報は、１２５で示すよ
うにアキユムレータ１２２に記憶され、次に説明
する内部データ転送コマンドの１つによつて動作
ステータス・レジスタ１２４に転送される。 内部データ転送 内部データ転送コマンドは付加カード内のレジ
スタ間でデータを転送する。これらのコマンドは
作業用レジスタ１２３をアクセスし、データをア
キユムレータ１２２に、またはアキユムレータ１
２２から転送する。 内部データ転送コマンドの種類を次に示す。 DECR DECRI GABB GABBI GABL GABLI GARB GARBI GARL GARLI GOBB GOBBI GOBL GOBLI GORB GORBI GORL GORLI INCR INCRI LDIA LDIAI PABB PABBI PABL PABLI PARB PARBI PARL PARLI DECR（011100XX 作業用レジスタ・アドレ
ス） このコマンドは即値データ・フイールドで指示
された作業用レジスタ１２３から１を引く。アン
ダフローする場合、16進のFFが生じ、キヤリ
ー／ボロー／エラーの各フラグがセツトされる。
そうでない場合は、フラグはリセツトされる。結
果は指示された作業用レジスタ１２３に現われ
る。アキユムレータ１２２はこのコマンドによる
影響を受けない。 DECRI（011101XX 作業用レジスタ・アドレ
ス） このコマンドはDECRの間接アドレス形式であ
る。 GABB（000110AC 入力レジスタ・アドレス） このコマンドは（即値データ・フイールドのビ
ツト１１〜１５によつて指示された）データ入力
レジスタ１０２からのバイトをビツト６および７
によつて指定されたアキユムレータ１２２の８ビ
ツトの内容とANDする。 GABBI（000111AC 作業用レジスタ・アドレ
ス） このコマンドはGABBの間接アドレス形式であ
る。指示された作業用レジスタ１２３の内容のビ
ツト３〜７は復号されてデータ入力アドレス１０
２からバイトを選択する。 GABL（000100AC 入力レジスタ・アドレス） このコマンドはデータ入力レジスタ１０２の
（即値データ・フイールドによつて指示された）
ビツトと、ビツト６および７によつて指定された
アキユムレータ１２２の最上位ビツトとANDす
る。結果はアキユムレータ１２２の最上位ビツト
に残る。アキユムレータ１２２の残りの部分は変
更されない。 GABLI（000101AC 作業用レジスタ・アドレ
ス） このコマンドはGABLの間接アドレス形式であ
る。 GARB（001110AC 作業用レジスタ・アドレ
ス） このコマンドは即値データ・フイールドによつ
て指示されたレジスタの８ビツトの内容をビツト
６および７によつて指定されたアキユムレータ１
２２とANDする。 GARBI（001111AC 作業用レジスタ・アドレ
ス） このコマンドはGARBの間接アドレス形式であ
る。 GARL（001100AC 作業用レジスタ・アドレ
ス） このコマンドは（即値データ・フイールドによ
つて指示された）作業用レジスタ１２３の最上位
ビツトと、ビツト６および７によつて指定された
アキユムレータ１２２の最上位ビツトをANDす
る。結果はアキユムレータ１２２の最上位ビツト
に残る。アキユムレータ１２２の残りの部分は変
更されない。 GARLI（001101AC 作業用レジスタ・アドレ
ス） このコマンドはGARLの間接アドレス形式であ
る。 GOBB（000010AC 即値データ） このコマンドは（即値データ・フイールドのビ
ツト１１〜１５によつて指定された）データ入力
レジスタ１０２からのバイトを、ビツト６および
７によつて指定されたアキユムレータ１２２の８
ビツトの内容とORとする。 GOBBI（000011AC 作業用レジスタ・アドレ
ス） このコマンドはGOBBの間接アドレス形式であ
る。指示された作業用レジスタ１２３の内容のビ
ツト３〜７は復号され、データ入力レジスタ１０
２からのバイトを選択する。 GOBL（000000AC 入力レジスタ・アドレス） このコマンドはデータ入力レジスタ１０２の
（即値データ・フイールドによつて指示された）
ビツトと、ビツト６および７によつて指定された
アキユムレータ１２２の最上位ビツトをORす
る。結果はアキユムレータ１２２の最上位ビツト
に残る。アキユムレータ１２２の残りの部分は変
更されない。 GOBLI（000001AC 作業用レジスタ・アドレ
ス） このコマンドはGOBLの間接アドレス形式であ
る。 GORB（001010AC 作業用レジスタ・アドレ
ス） このコマンドは即値データ・フイールドによつ
て指示された作業用レジスタ１２３の８ビツトの
内容を、ビツト６および７によつて指定されたア
キユムレータ１２２とORする。 GORBI（001011AC 作業用レジスタ・アドレ
ス） このコマンドはGORBの間接アドレス形式であ
る。 GORL（001000AC 作業用レジスタ・アドレ
ス） このコマンドは（即値データ・フイールドによ
つて指示された）作業用レジスタ１２３の最上位
ビツトと、ビツト６および７によつて指定された
アキユムレータ１２２の最上位ビツトをORす
る。結果はアキユムレータ１２２の最上位ビツト
に残る。アキユムレータ１２２の残りの部分は変
更されない。 GORLI（001001AC 作業用レジスタ・アドレ
ス） このコマンドはGORLの間接アドレス形式であ
る。 INCR（011000XX 作業用レジスタ・アドレス） このコマンドは即値データ・フイールドで指示
された作業用レジスタ１２３に１を加える。オー
バフローする場合、16進00が生じ、キヤリ／ボロ
ー／エラーの各フラグがセツトされる。そうでな
い場合には、フラグはリセツトされる。結果は指
示された作業用レジスタ１２３に現われる。アキ
ユムレータ１２２はこのコマンドによる影響を受
けない。 INCRI（011001XX 作業用レジスタ・アドレ
ス） このコマンドはINCRの間接アドレス形式であ
る。 LDIA（011010AC 即値データ） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２に即値データ・フイ
ールドをロードする。16進00の即値フイールドを
有するLDIAコマンドは指定されたアキユムレー
タ１２２をクリアする。 LDIAI（011011AC 作業用レジスタ・アドレ
ス） このコマンドはLDIAの間接アドレス形式であ
る。このコマンドは即値データ・フイールドによ
つて指示された作業用レジスタ１２３の８ビツト
の内容を、ビツト６および７によつて指定された
アキユムレータ１２２にロードする。 PABB（010010AC 出力レジスタ・アドレス） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２から、即値データ・
フイールドのビツト１１〜１５によつて指示され
た、データ出力レジスタ１０３のバイト位置に、
データ・バイトを入れる。 PABBI（010011AC 作業用レジスタ・アドレ
ス） このコマンドはPABBの間接アドレス形式であ
る。指示された作業用レジスタ１２３の内容をビ
ツト３〜７は復号されてデータ出力アドレス１０
３のバイトを選択する。 PABL（010000AC 出力レジスタ・アドレス） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２の最上位ビツトを、
データ出力レジスタ１０３の（即値データ・フイ
ールドによつて指示された）ビツト位置に入れ
る。データ出力レジスタ１０３の残りの部分は変
更されない。 PABLI（010001AC 出力レジスタ・アドレス） このコマンドはPABLの間接アドレス形式であ
る。 PARB（010110AC 作業用レジスタ・アドレ
ス） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２から、即値データ・
フイールドのビツト８〜１５によつて指示された
作業用レジスタ１２３にデータ・バイトを入れ
る。 PARBI（010111AC 作業用レジスタ・アドレ
ス） このコマンドはPARBの間接アドレス形式であ
る。 PARL（010100AC 作業用レジスタ・アドレ
ス） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２の最上位ビツトを、
即値データ・フイールドによつて指示された作業
用レジスタ１２３の最上位ビツト位置に入れる。
作業用レジスタ１２３の残りの部分は変更されな
い。 PARLI（010101AC 作業用レジスタ・アドレ
ス） このコマンドはPARLの間接アドレス形式であ
る。 アキユムレータ動作 アキユムレータ１２２において、データに対す
る動作が実行される。アキユムレータ動作コマン
ドの種類とその動作概要を次に示す。 AND：アキユムレータ１２２（０）の内容を指
定されたアキユムレータ１２２（Accn）の内
容に加える。 CLR：指定されたアキユムレータ１２２
（Accn）の最上位ビツトを０にリセツトする。 INV：指定されたアキユムレータ１２２
（Accn）の最上位ビツトを逆転する。 SROT：指定されたアキユムレータ１２２
（Accn）の内容をシフトまたは回転する。 XOR：アキユムレータ１２２（０）の内容と、
指定されたアキユムレータ１２２（Accn）の
内容とを排他的ORする これらのコマンドの詳細について次に説明す
る。 AND：110010AC XXXXXXXXまたは110011AC
XXXXXXXX このコマンドはアキユムレータ１２２（０）の
８ビツトの内容を、指定されたアキユムレータ１
２２の８ビツトの内容に加える。結果は指定され
たアキユムレータ１２２に残る。キヤリがあれ
ば、エラーの各フラグはセツトされる。そうでな
い場合は、フラグはリセツトされる。 即値データ・フイールドは使用されず、間接形
式のコマンド（ビツト５＝１）は直接形式と同じ
動作をする。 CLR：110100AC XXXXXXXXまたは110101AC
XXXXXXXX このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２の最上位ビツトを０
にリセツトする。即値データ・フイールドは使用
されず、間接形式のコマンド（ビツト５＝１）は
直接形式と同じ動作をする。 INV：110000AC XXXXXXXXまたは110001AC
XXXXXXXX このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２の最上位ビツトを逆
転する。即値データ・フイールドは使用されず、
間接形式のコマンド（ビツト５＝１）は直接形式
と同じ動作をする。 SROT：111010AC 即値データ 下記の即値データ・フイールドの復号によつ
て、指定されたアキユムレータ１２２のデータが
左または右に、回転またはシフトされる。 ビツト８，９＝00：左シフト このコマンド実行中に１がシフトアウトされれ
ば、キヤリ／ボロー／エラーの各フラグはセツト
される。そうでない場合は、フラグはリセツトさ
れる。 ビツト８，９＝01：右シフト このコマンド実行中に１がシフトアウトされれ
ば、キヤリ／ボロー／エラーの各フラグはセツト
される。そうでない場合は、フラグはリセツトさ
れる。 ビツト８，９＝10＝左回転 ビツト８，９＝11：右回転 ビツト１０〜１５は実行されるシフト数または
回転数を指定する。（各々の回転またはシフトに
要する時間は100μ秒である。） SROTI：111011AC 作業用レジスタ・アドレス このコマンドはSROTの間接形式である。 XOR：110110AC XXXXXXXXまたは110111AC
XXXXXXXX このコマンドはアキユムレータ１２２（０）の
８ビツトの内容と、指定されたアキユムレータ１
２２の８ビツトの内容とを、排他的ORする。結
果は指定されたアキユムレータ１２２に残る。 即値データ・フイールドは使用されず、間接形
式のコマンド（ビツト５＝１）は直接形式と同じ
動作をする。 注：バイトの値は、指定されたアキユムレータ１
２２と全１とを、排他的ORすることによつて
逆転可能である。 条件付ジヤンプ 指定された条件が満足されると、条件付ジヤン
プによつてコマンド行アドレス・レジスタがリセ
ツトされ、下記形式の２バイト・アドレスが新規
にセツトされる。 ●新規コマンド行アドレスの最上位バイトは最新
のBASEコマンドの即値データ・フイールドか
ら取出される。 ●新規コマンド行アドレスの最下位バイトは現在
の条件付ジヤンプ・コマンドの即値データ・フ
イールドから取出される。 注：間接BASEおよびジヤンプ・コマンド形式に
おいて、新規コマンド行アドレスのバイトは、
アドレスが即値データ・フイールドによつて指
示される作業用レジスタ１２３から取出され
る。 注： ●BASEおよびBASEIはジヤンプ行アドレスの最
上位バイトをセツトする。 ●RTNはコマンド行アドレス・レジスタを、実
行された最新のジヤンプ・コマンドの直後のコ
マンドのアドレスに戻す。 BASE：111100XX 即値データ このコマンドはBASE行アドレスの最上位バイ
トを即値データ・フイールドの値に等しくセツト
する。BASE行アドレスはすべてのジヤンプ・コ
マンドで使用される16ビツトの絶対行アドレスで
ある。ロード・プログラム式オフライン・モード
のDCBにおけるバイト・カウントの1/2をBASE
が超過すれば、例外割込が報告され、サイクル・
スチール・ステータス・ワード３のビツト４が１
にセツトされる。このコマンドでアキユムレータ
１２２は変更されない。 BASEI：111101XX 作業用レジスタ・アドレス このコマンドはBASEの間接アドレス形式であ
る。 JAEZ：101010AC 即値データ ビツト６および７によつて指定されたアキユム
レータ１２２が０に等しいとき、このコマンドは
コマンド行アドレス・レジスタを、BASE行アド
レス（最上位バイト）および即値データ・フイー
ルド（最下位バイト）によつて形成された２バイ
ト・ジヤンプ行アドレスにリセツトする。BASE
行アドレスはBASEコマンドによつてセツトされ
る。 JAEZI：101011AC 作業用レジスタ・アドレス このコマンドはJAEZの間接アドレス形式であ
る。 JFLG：101110XX 即値データ キヤリ／ボロー／エラーの各フラグがセツトさ
れると、このコマンドはコマンド行アドレス・レ
ジスタを、BASE行アドレス（最上位バイト）お
よび即値データ・フイールド（最下位バイト）に
よつて形成された２バイト・ジヤンプ行アドレス
にリセツトする。 フラグは下記の場合にセツトされる。 ●INCR、DECR、またはADDコマンドの間にキ
ヤリ、またはボローが生じる。 ●SROTコマンドの間に１がアキユムレータ１２
２からシフトアウトされる。 ●DIDOまたはXFERコマンドの間にエラーが生
じる。 フラグはJFLGコマンドによつてリセツトさ
れ、BASE行アドレスはBASEコマンドによつて
セツトされる。 JFLGI：101111XX 作業用レジスタ・アドレス このコマンドはJFLGの間接アドレス形式であ
る。 JPIE：101000AC 即値データ 指定されたアキユムレータ１２２がアキユムレ
ータ１２２（０）に等しいとき、このコマンドは
コマンド行アドレス・レジスタを、BASE行アド
レス（最上位バイト）および即値データ・フイー
ルド（最下位バイト）によつて形成された２バイ
ト・ジヤンプ行アドレスにリセツトする。BASE
行アドレスはBASEコマンドによつてセツトされ
る。 JPIEI：101001AC 作業用レジスタ・アドレス このコマンドはJPIEの間接アドレス形式であ
る。 JPIG：100000AC 即値データ 指定されたアキユムレータ１２２がアキユムレ
ータ１２２（０）よりも大きいとき、このコマン
ドはコマンド行アドレス・レジスタを、BASE行
アドレス（最上位バイト）および即値データ・フ
イールド（最下位バイト）によつて形成された２
バイト・ジヤンプ行アドレスにリセツトする。
BASE行アドレスはBASEコマンドによつてセツ
トされる。 JPIGI：100001AC 作業用レジスタ・アドレス このコマンドはJPIGの間接アドレス形式であ
る。 JPIL：100100AC 即値データ 指定されたアキユムレータ１２２がアキユムレ
ータ１２２（０）よりも小さいとき、このコマン
ドはコマンド行アドレス・レジスタを、BASE行
アドレス（最上位バイト）および即値データ・フ
イールド（最下位バイト）によつて形成された２
バイト・ジヤンプ行アドレスにリセツトする。
BASE行アドレスはBASEコマンドによつてセツ
トされる。 JPILI：100101AC 作業用レジスタ・アドレス このコマンドはJPILの間接アドレス形式であ
る。 JPIN：101100 即値データ 指定されたアキユムレータ１２２がアキユムレ
ータ１２２（０）に等しくないとき、このコマン
ドはコマンド行アドレス・レジスタを、BASE行
アドレス（最上位バイト）および即値データ・フ
イールド（最下位バイト）によつて形成された２
バイト・ジヤンプ行アドレスにリセツトする。
BASE行アドレスはBASEコマンドによつてセツ
トされる。 JPINI：101101 作業用レジスタ・アドレス このコマンドはJPINの間接アドレス形式であ
る。 RTN：111110XX XXXXXXXXまたは111111XX
XXXXXXXX このコマンドはプログラム・カウンタを最後に
実行されたジヤンプ・コマンドの直後のコマンド
に戻す。このようにして、単一レベルのサブルー
チンがジヤンプ・コマンドによつて構成可能であ
る。 付加カード・ハードウエア制御 これらのコマンドは付加カード・ハードウエア
を制御するのに使用される。これらのコマンドに
は下記の種類がある。 STIT STITI TIME TIMEI 次に、それぞれのコマンドについて説明する。 STIT：011110AC 即値データ このコマンドは次の動作を行なう。 ●ハードウエア・タイマの値をセツトする。 ●付加カードに１次サブシステム１への割込を行
なわせる。 ●装置インタフエース制御バスの一定のラインを
セツト、パルス、またはクリアする。 即値データ・フイールドの16進X0、X1、X3、
およびX7〜XFを復号する。アキユムレータは使
用または変更されない。 即値データ・フイールドは次のように符号化さ
れる。 ビツト８〜１１はDCBワード１のビツト４〜
７に対応する。例外が１つあるが、ハードウエ
ア・タイマの同じ動作が達成される。ハードウエ
ア・タイマは、前記HSモードのDCBワード１で
説明した16の選択可能タイミングの中の15に再度
イニシヤライズされることがある。０復号機能は
異なる動作をする。０復号は前にセツトされたタ
イマ値を変更しない。タイマ機能は、STITコマ
ンド完了後のタイマ期間の１よりも少なく1/2よ
りも多く変化する。 ビツト１２〜１５の符号化の値（16進値）とそ
の意味を次に示す。 ０：動作しない １：装置インタフエース３ｂに“リセツト”パル
スを出す。 ２：装置インタフエース３ｂの“装置ステータ
ス・ビツト”ラインのステータスを指定された
アキユムレータ１２２の最上位ビツト位置に転
送する。 ３：特別インタフエース・カウンタを増分する。 ４：指定されたアキユムレータ１２２から特別イ
ンタフエース・カウンタの最上位バイトをセツ
トする。 ５：指定されたアキユムレータ１２２に特別イン
タフエース・カウンタの最下位バイトを読取
る。 ６：指定されたアキユムレータから特別インタフ
エース・カウンタの最下位バイトをセツトす
る。 ７：予備 ８：例外割込を１次サブシステムに報告する。 ９：装置終了割込を１次サブシステムに報告す
る。 Ａ：アテンシヨンを有する例外割込を１次サブシ
ステム１に報告する。 Ｂ：アテンシヨンを有する装置終了割込を１次サ
ブシステム１に報告する。 Ｃ：装置インタフエース３ｂの“最後の転送”を
セツトする。 Ｄ：装置インタフエース３ｂの“コマンド”ライ
ンをセツトする。 Ｅ：装置インタフエース３ｂの“ステータス”ラ
インをセツトする。 Ｆ：すべての装置インタフエース・タブをクリア
する。 STITI：011111AC 作業用レジスタ・アドレス このコマンドはSTITの間接アドレス形式であ
る。 TIME：100010XX 即値データ このコマンドは処理中の可変時間遅延を与え
る。このコマンドは、即値データ・フイールドが
00の場合は、0.333ｍ秒の遅延、そうでない場合
は１ｍ秒×即値データ・フイールド値の遅延を与
える。例えば、即値データ・フイールドが08の場
合は、このコマンドでプロセスは８ｍ秒待機し、
即値データ・フイールドが00の場合は0.333ｍ秒
待機する。（遅延は即値データ・フイールドで示
された値の±10.0％以内である。） アキユムレータ１２２はこのコマンドによつて
使用されず、かつ変更されない。 TIMEI：100011XX 作業用レジスタ・アドレス このコマンドはTIMEの間接アドレス形式であ
る。 第８図は前記コマンドによつて呼出される、２
次マイクロプロセツサ３ｅにおける動作を示す。
１４１に示すコマンドGABB，GABL，GOBB、
およびGOBLによつて、２次マイクロプロセツサ
３ｅはデータ入力レジスタ１０２の情報とアキユ
ムレータ１２２のデータとを理論的に結合する。
コマンドGABBおよびGOBBはそれぞれ、指定さ
れたデータ入力レジスタ１０２およびアキユムレ
ータ１２２における、それぞれの指定されたバイ
トの、バイト単位のAND動作およびOR動作を行
なう。 コマンドGABLおよびGOBLはそれぞれ、指定
されたデータ入力レジスタ１０２およびアキユム
レータ１２２におけるそれぞれの指定された１ビ
ツトのAND動作およびOR動作を行なう。 １４２に示すコマンドGARB，GARL，
GORB、およびGORLは、作業用レジスタ１２３
およびアキユムレータ１２２のデータの論理演算
を行なう。コマンドGARBおよびGORBはそれぞ
れ、指定されたレジスタにおけるそれぞれの指定
された１バイトのバイト単位のAND動作および
OR動作を行なわせる。コマンドGARLおよび
GORLはそれぞれ、指定されたレジスタにおけ
る、それぞれの指定された１ビツトのAND動作
およびOR動作を行なう。 １４３に示すコマンドPARBおよびPARLはそ
れぞれ、指定されたアキユムレータ１２２から、
指定された作業用レジスタ１２３への、指定され
たバイト（PARB）、またはビツト（PARL）の
転送を行なう。１４４に示すコマンドPABBおよ
びPABLはそれぞれ、指定されたアキユムレータ
１２２から、指定されたデータ出力レジスタ１０
３への、指定された１バイト（PABB）または１
ビツト（PABL）の転送を行なう。 １４５に示すコマンドDECRおよびINCRはそ
れぞれ、特定の作業用レジスタ１４５に記憶され
たデータの単位減分動作および単位増分動作を行
なう。動作結果はそのレジスタに置かれる。 １４６に示すコマンドLDIAはコマンドの即値
データ・フイールドからデータを取出し（後で説
明する“メモリ・マツプ”を参照されたい）、指
定されたアキユムレータ１２２にロードする。１
４７に示すコマンドLDIAIはコマンドの即値デー
タ・フイールドで指定された作業用レジスタ１２
３からデータを取出し、指定されたアキユムレー
タ１２２にロードする。 装置インタフエース・フオーマツト 第９図は装置インタフエース３ｂのデータ・バ
ス機構、およびこれらのデータ・バスを使用でき
る各種のフオーマツトを示す。装置インタフエー
ス３ｂは３２のデータ・ラインを含む。３２のデ
ータ・ラインはバス０グループ２０１の16ライン
と、バス１グループ２０２の16ラインから成る。
バス０グループ２０１は８ラインの高順位セツト
２０３と、８ラインの低順位セツト２０４から成
る。バス１グループ２０２は８ラインの高順位セ
ツト２０５と、８ラインの低順位セツト２０６か
ら成る。 切換経路２０７において、HSモードの８ビツ
トまたは16ビツトの単方向性フオーマツトの書込
動作（U8WまたはU16W）または32ビツトの双方
向性フオーマツトの書込動作（B32W）のいずれ
か、またはPOモードの出力動作（POXW）、また
はHSモードのフオーマツトの“アレイ・インデ
ツクス”動作（B16）の間に、データ・バイトは
付加カードから装置２に高順位セツト２０３を介
して転送可能である。アレイ・インデツクス動作
では、切換経路２０７で転送されるデータは16ビ
ツト・アレイ・アドレスの８ビツトの部分であ
る。切換経路２０８において、HSモードの16ビ
ツトの単方向性または32ビツトの双方向性のフオ
ーマツトの書込動作（U16WまたはB32W）、また
はPOモードの出力動作、またはアレイ・インデ
ツクス動作の間に、出力データは低順位セツト２
０４を介して装置２へバイト毎に順位転送され
る。 HSモードの16ビツト単方向性および32ビツト
双方向性の書込動作、POモードの出力動作、お
よびアレイ・インデツクス動作では、切換経路２
０７および２０８が並列で使用される。アレイ・
インデツクス動作では、前記切換経路を介して送
出される“データ”は、バス１グループ２０２に
関連する切換経路を介して同時に送付または受領
されるデータに関連するアドレス指定情報を表わ
す。 HSモードの動作間、切換経路２０７および２
０８は装置インタフエース・アダプタ３ｂ（第１
図）によつて制御され、アレイ・インデツクス動
作の間、これらの経路は切換経路２０９および２
１０に関する装置インタフエース・アダプタ３ｂ
の動作に合わせて（“MICROPROC DIRECT”
制御を介して）付加カードの２次マイクロプロセ
ツサ３ｅによつて制御される。これらの経路はま
た、２次マイクロプロセツサ３ｅの
“MICROPROC DIRECT”アクセスを介して、
例えば、これらの経路および装置２に関する診断
動作を実施するため、２次マイクロプロセツサ３
ｅによつて個別に使用されることがある。 バス１グループ２０２のセツト２０５および２
０６から装置インタフエース・アダプタ３ｂにデ
ータをそれぞれ送る切換経路２０９および２１０
は、16または32ビツトの双方向性のフオーマツト
の高速書込動作の間のデータ転送時に、同時に使
用される（32ビツトの場合は、データは切換経路
２０７および２０８を介して送られるデータと並
列で、切換経路２０９および２１０を介して送ら
れ、16ビツト・アレイ・インデツクスの場合に
は、データは切換経路２０７および２０８で送ら
れるアレイ・アドレスと並列で送られる）。これ
らの経路はまた、個々に２次マイクロプロセツサ
３ｅによつて直接に制御される。 双方向性の32ビツトのフオーマツトのHSモー
ドで読取動作が実行されているとき、切換経路２
１１および２１２は、装置インタフエース・アダ
プタ３ｂからバス０グループ２０１に、切換経路
２１３および２１４と並列でデータ（の高低のバ
イト部分）を転送する。これらの切換経路はま
た、２次マイクロプロセツサ３ｅの直接の制御の
下に同時に、または個々に使用可能である。 マイクロプロセツサ構成およびメモリ・マツプ 第１０図乃至第１２図は２次マイクロプロセツ
サ３ｅの構成を、付加カードの２次サブシステム
３の動作に必要な記憶資源の割当（メモリ・マツ
プ）に重点をおいて示す。第１０図において、マ
イクロプロセツサ２５０は8KバイトのROM２５
１および4.5KバイトのRAM２５２を含むマイク
ロプロセツサ記憶機構と通信する。不揮発性の
ROM２５１にマツプされたマイクロプログラム
制御機構は第１１図に示される。RAM２５２に
おける他の情報パラメータのメモリ・マツプは第
１２図に示される。（揮発性の）メモリ２５１お
よび２５２は８ビツト並列バス（第１図のバス３
ｉ）を介してマイクロプロセツサＲ２５０によつ
てアクセスされる。 マイクロプロセツサ２５０としてINTEL社の
8085Aマイクロプロセツサを用いることがある。
ROM２５１としてMOSTEK社のROMチツプ
MK36000（それぞれが4Kバイト）を用いること
がある。RAM２５２として４個のINTEL8185ス
タテイツクRAMモジユールを用いることがあ
る。付加カードのすべての素子の電源は１次サブ
システム１の主電源から得ることができる。 マイクロプロセツサ２５０は演算論理機構
（ALU）、８ビツト幅の内部バス、および内部レ
ジスタを含み、バイト単位の情報で演算および論
理変換動作を実行する（“MCS−80／85TM
Family User′s Manual（1979年10月INTEL社発
行）第６章を参照されたい）。基本的な命令の構
造によつてマイクロプロセツサ２５０はPOモー
ドの動作として指定されたバイト処理機能の多く
を実行する（前記ユーザ・マニユアル第６章のペ
ージ６−15および６−16を参照されたい）。機械
語命令のプログラミングが指定された２次（コマ
ンド・リスト）コマンドを翻訳するアセンブリ語
プログラムに符号化される。 第１１図において、ROM２５１はセクシヨン
２６１乃至２７４に区分され、指示されたマイク
ロプログラムの記憶に当てられる。セクシヨン２
６１は本発明に直接の関連を有しない電源オンの
シーケンスの制御および診断機能に予約されてい
る。セクシヨン２６２はIDCBに関連するDPCデ
ータ転送動作と、DCBを検索、検査、および翻
訳する他のIDCB関連動作を取扱うマイクロプロ
グラムのシーケンスに予約されている。セクシヨ
ン２６３はHSモードのDCBのコマンド部分を外
部表示するために用いられる（例えば、第５図の
DCBワード２および３）。セクシヨン２６４はホ
スト・インタフエース・アダプタ３ａ、２次マイ
クロプロセツサ３ｅおよび装置インタフエース・
アダプタ３ｂに関連する各種のデータ転送動作の
ため、ホスト・インタフエース・アダプタ３ａ
（“BASE IIアダプタ”と呼ぶことがある）の自己
シーケンス動作を用意する為に予約されている。
セクシヨン２６５は図示されていないタイマ回路
（第１図の制御ポート・アダプタ３ｂに含まれて
いることがある）を用意するために予約されてい
る。セクシヨン２６６は装置インタフエース・ア
ダプタ３ｂ（フレキシブル・フネルと呼ぶことが
ある）の自己シーケンス動作を用意するために予
約されている。セクシヨン２６７はHSモードの
動作を終了し、１次サブシステム１にステータス
を送るサブルーチンのために予約されている。セ
クシヨン２６８はアテンシヨン割込および関連ス
テータス情報の１次サブシステム１への送付を制
御するのに予約されている。セクシヨン２６９は
POモードのコマンド（命令）を翻訳するのに当
てられる。セクシヨン２７０はコマンド・リス
ト・プログラムを実行する“命令”サブルーチン
を含む。セクシヨン２７１は装置インタフエー
ス・アダプタ３ｂに表われた割込要求を処理する
割込ハンドラ・サブルーチンに予約されている。
セクシヨン２７２はコマンド・リスト・コマンド
のオペレータの現場展開のコマンド・リスト機能
を、コマンド・リスト・プログラマが直接にキー
入力できるように、キーボード／表示ターミナ
ル・ユーテイリテイ（図示せず）に関連する“コ
マンド・リスト展開ユーテイリテイ”サブルーチ
ンに予約されている。セクシヨン２７３は各種の
診断サブルーチンに予約されている。セクション
２７４は前に説明したサイクル・スチール・ステ
ータスおよび残余ステータス機能を処理するため
に予約されている。 セクシヨン２６１乃至２７４の概略の容量（バ
イト数）は次のとおりである。 セクシヨン 容量（バイト数） 261 250 262 1000 263 150 264 500 265 100 266 1000 267 700 268 200 269 1000 270 1500 271 250 272 500 273 250 274 500 第１２図はRAM２５２の５つのセクシヨン２
８０乃至２８４が個々に特定された使用のために
予約されていることを表わす。セクシヨン２８０
はコマンド・リスト・プログラムを記憶するのに
予約されている。前に説明したように、前記プロ
グラムはLPOタイプのDCBの翻訳の間に（ROM
２５１のセクシヨン２６９に含まれたマイクロプ
ログラム・サブルーチンによつて）ロードされ
る。前記プログラムはSPOタイプのDCBの翻訳
に関連して（ROM２５１のセクシヨン２６９の
サブルーチンによつて）実行され、個々のコマン
ド・リスト・コマンド／命令はROM２５１のセ
クシヨン２７０に含まれたマイクロプログラムに
よつて翻訳される。セクシヨン２８０は最大1792
の２次コマンド（3584バイト）まで記憶する容量
を有する。より長いコマンド・リストのための記
憶が（特定の使用者によつて）要求される場合に
は、RAM２５２は別の発明を必要とせずに容易
に拡張できることは明白である。 セクシヨン２８１は入力および出力レジスタ、
アキユムレータ、作業用レジスタ、ステータス・
レジスタ等（第７図および第８図参照）に予約さ
れている。セクシヨン２８２は未使用で、前に説
明した任意選択のコマンド・リスト展開ターミナ
ルを支援するのに使用可能である。セクシヨン２
８３はDCB変数（ホスト・メモリ１ｂをアクセ
スするアドレス、現在のバイト・カウント係数
等）を記憶するのに予約されている。セクシヨン
２８４は診断サブルーチン（第１１図のセクシヨ
ン２７３）によつて収集されたデータを記憶する
のに予約されている。 POモード適用例 次のPOモード適用例および関連コマンド・リ
スト・プログラムは付加カードの２次サブシステ
ムの多用性を表わす。 16進から10進への変換 この例では、プログラムはホスト・メモリ１６
から16進数を読取り、その最下位バイトを等価の
10進数に変換し、変換された数を装置インタフエ
ース・アダプタ３ｂの最上位バス・セツト（バス
０グループ２０１の高順位セツト（第９図参
照））を介して装置２に送る。レジスタの間接ア
ドレス指定によつて、テーブル牽引による変換が
実行される。下記のコマンド・リスト・プログラ
ム（第１表）は、下記のコマンド行番号00を指す
開始行パラメータを含むLPOタイプのDCBの動
作によつてマイクロプロセツサ２５０のRAM２
５２にロードされ、SPOタイプのDCBは前記行
番号で開始する前記リストのアクセスを要求され
る。
スス・アダプタ３ｂの入出力転送いずれにも適用
される（前記動作タイプＡおよびＣ） １次サブシステムの入出力転送（前記動作タイ
プＢおよびＤ）は、次のように入出力レジスタか
らマルチプレツクス／デマルチプレツクスされ
る。転 送 入出力レジスタ ワード０ ビツト128〜143（バイト０〜１） ワード１ ビツト144〜159（バイト２〜３） ワード２ ビツト160〜175（バイト４〜５） ワード３ ビツト176〜191（バイト６〜７） ワード４ ビツト192〜207（バイト８〜９） ワード５ ビツト208〜223（バイト10〜11） ワード６ ビツト224〜239（バイト12〜13） ワード７ ビツト240〜255（バイト14〜15） ホスト・メモリ１ｂのデータ転送は昇順にアド
レス指定される。各々のDIDOコマンドは直前の
DIDOコマンドの次の昇順アドレスで開始する。
すなわち、データ・ブロツクはこのコマンドによ
つて転送され、１乃至８ワードの各ブロツクの連
続アドレスがホスト・メモリ１ｂで指定される。
プログラマブル・オフライン開始モードのDCB
によつて指定された領域によつてデータは転送さ
れる。 DIDOデータのパリテイは付加カードによつて
生成される。即値データ・フイールドは次のよう
に符号化される。 ビツト８：読取／書込（データの方向は付加カ
ードを基準とする） このビツトは次の場合に０である。 ●データが装置２から付加カードに転送される場
合（動作タイプＡ） ●データがホスト・メモリ１ｂから付加カードに
転送される場合（動作タイプＢ） ビツト９：装置／ホスト このビツトはデータが装置２との間で転送され
るとき０である。 このビツトはデータがホスト・メモリ１ｂとの
間で転送されるとき０である。 ビツト１０〜１２： これらのビツトは転送される最初のワードを決
定し、ワード０乃至ワード７を指定する値（０〜
７）を含む。装置２との転送では、ビツト１０，
１１および１２はそれぞれ、最初のサブアドレス
Ｓ０，Ｓ１、およびＳ２である。 ビツト１３〜１５： これらのビツトが表わす値は（転送されるワー
ド数）−１である。例えば、 ビツト１３，１４，１５＝０、０、０は１ワー
ド転送を表わす。 ビツト１３，１４，１５＝０、１、０は３ワー
ド転送を表わす。 ビツト１３，１４，１５＝１、１、１は８ワー
ド転送を表わす。 DIDOコマンドがDCBワード０のビツト１４が
１のとき21秒以内に転送を完了しない場合、また
はDCBワード２または６のバイト・カウントが
転送によつて使い切られる場合には、転送は完了
しない。不完全な転送はその転送コマンドで転送
されなかつたワード数を、指定されたアキユムレ
ータに戻す。不完全な転送はまた、JFLGコマン
ドによつて検査できるキヤリ・フラグ、ボロー・
フラグ、およびエラー・フラグをセツトする。そ
うでない場合には前記フラグはリセツトされる。 装置２がビツト１３〜１５によつて指定された
ワード数を超過する転送を要求した場合は、装置
インタフエース・アダプタ３ｂはその要求に応答
しない。しかしながら、前記要求は未定のままで
ある。この状態でキヤリ・フラグ、ボロー・フラ
グ、およびエラー、フラグもセツトされる。 DIDOI（111001AC 作業用レジスタ・アドレ
ス） このコマンドはDIDOの間接形式である。 XFER（100110AC 即値データ） このコマンドには次の４つの動作タイプがあ
る。 タイプＡ： このタイプは装置入力レジスタ１０５（後述）
からホスト出力レジスタ１０６（後述）にデータ
をコピーする。 タイプＢ： このタイプはホスト入力レジスタ１０４（後
述）から装置出力レジスタ１０６（後述）にデー
タをコピーする。 タイプＣ： このタイプはホスト・インタフエース・アダプ
タ３ａから装置インタフエース・アダプタ３ｂに
高速でデータ・ブロツクを転送する。 タイプＤ： このタイプは装置インタフエース・アダプタ３
ｂからホスト・インタフエース・アダプタ３ａに
高速でデータ・ブロツクを転送する。装置インタ
フエース・サブアドレス・ビツト（Ｓ０，Ｓ１、
およびＳ２）およびアキユムレータはこのコマン
ドによつて使用されず、変化しない。 注：XFERはインライン（HSモード）処理が
（この転送に対してだけ）要求されないホス
ト、装置間データ転送状況において使用され
る。ワード・カウントの制限および付加カード
での命令のセツトアツプの遅延により、XFER
は高速動作には向かない。 しかしながら、このような制約にもかかわら
ず、XFERはHSよりも若干有利である。
XFER動作の間に、マイクロプロセツサ・コマ
ンドによつてホスト・インタフエース・アダプ
タ３ａとの高速Ｉ／Ｏ経路（バス３ｇ）を介し
て転送される。この高速Ｉ／Ｏ経路はバイト・
パリテイおよびパリテイ検査回路に対する経路
を連続して与えるので、データの高度の完全性
が得られる。 即値データ・フイールドは次のように符号化さ
れる。 動作タイプ：ＡまたはＢ データ入力レジスタ１０２（後述）がデータ出
力レジスタ１０３（後述）にコピーされる。 ビツト８はレジスタをコピーするとき０であ
る。 ビツト９はホスト・メモリ１ｂから装置２への
場合は０、装置２からホスト・メモリ１ｂへの場
合は１である。 ビツト１０〜１２はデータ入力レジスタ１０２
における最初のワード・アドレスである。 ビツト１３〜１５は（転送されるワード数）−
１に等しい２進値である。 動作タイプ：ＣまたはＤ ホスト・メモリ１ｂから装置２へ、または装置
２からホスト・メモリ１ｂへデータ・ブロツクが
転送される。 ビツト８はデータを転送するとき１である。 ビツト９はホスト・メモリ１ｂから装置２への
場合は０、装置２からホスト・メモリ１ｂへの場
合は１である。 ビツト１０〜１５は（転送されるワード数）−
１に等しい２進値である。 XFERコマンドがDCBワード０のビツト１４が
１のとき21秒以内に転送を完了しない場合、また
はDCBワード２または６からのバイト・カウン
トが転送によつて使い切られる場合には、転送は
完了しない。不完全な転送はその転送コマンドで
転送されなかつたワード数を、指定されたアキユ
ムレータに戻す。不完全な転送はまた、JFLGコ
マンドによつて検査できるキヤリ・フラグ、ボロ
ー・フラグ、およびエラー・フラグをセツトす
る。 装置２がXFERコマンドのビツト１０〜１５に
よつて指定されたバイト・カウントを超過する転
送を要求した場合は、装置インタフエース・アダ
プタ３ｂはその要求に応答しない。しかしなが
ら、前記要求は未定のままである。この状態でキ
ヤリ・フラグ、ボロ・フラグ、およびエラー・フ
ラグもセツトされる。そうでない場合は、フラグ
はリセツトされる。 ホスト・メモリ１ｂとのデータ転送は昇順でア
ドレス指定される。各々のXFERコマンドは直前
のXFERコマンドの次の昇順アドレスで開始す
る。すなわち、このコマンドによつてデータ・ブ
ロツクは転送され、１乃至64ワードの各ブロツク
の連続アドレスがホスト・メモリ１ｂで指定され
る。データはプログラマブル・オフライン開始モ
ードのDCBによつて指定された領域との間で転
送される。 XFERI（100111XX 作業用レジスタ・アドレス このコマンドはXFERの間接アドレス指定形式
である。 第７図は付加カードの２次マイクロプロセツサ
３ｅによる前記外部、内部間２次コマンド
（DIDO、XFER）の処理を説明する。２次マイク
ロプロセツサ３ｅはこれらのコマンドによつて転
送されたデータ・ワードを記憶するレジスタとし
てマイクロプロセツサ・メモリ３ｆで32ワード空
間１０１（図示せず）を割当てる。これらのレジ
スタ領域のうち、16ワードは外部からのデータを
受取るデータ入力レジスタ１０２に割当てられ、
残りの16ワードは出力データ・ソースとして用い
られるデータ出力レジスタ１０３に割当てられ
る。データ入力レジスタ１０２は更に、ホスト・
メモリ１ｂからの外部データを受取る８ワードの
ホスト入力レジスタ１０４、および装置２からの
外部データを受取る８ワードの装置入力レジスタ
１０５に分類される。データ出力レジスタ１０３
も同様に、１次サブシステム１に転送されるデー
タを供給する８ワードのホスト出力レジスタ１０
６、および装置２に転送されるデータを供給する
８ワードの装置出力レジスタ１０７に分類され
る。 DIDOおよびXFER2次コマンドの特定のタイプ
によつて呼出された動作（データ転送）は、これ
らのコマンドの表示を含む破線の枠で表示されて
いる。従つて、１０８に示される“DIDOタイプ
Ａ”は装置２から選択された装置入力レジスタ１
０５にデータを転送し、１０９に示される
“DIDOタイプＢ”はホスト・メモリ１ｂから、
選択されたホスト入力レジスタ１０４にデータを
転送し、１１０に示される“DIDOタイプＣ”は
選択された装置出力レジスタ１０７から装置２に
データを転送し、１１１に示される“DIDOタイ
プＤ”は選択されたホスト出力レジスタ１０６か
らホスト・メモリ１ｂにデータを転送し、１１２
に示される“XFERタイプＣ”はホスト・インタ
フエース・アダプタ３ａから、１１３および１１
４に示される経路“Ｕ”を介して、装置インタフ
エース・アダプタ３ｂへデータを直接に転送し、
１１８に示される“XFERタイプＤ”は装置イン
タフエース・アダプタ３ｂから、１１９および１
２０に示される経路“Ｖ”を介して、ホスト・イ
ンタフエース・アダプタ３ａへデータを直接に転
送する。更に、１２１に示される“XFERタイプ
Ａ”は装置入力レジスタ１０５からホスト出力レ
ジスタ１０６にデータを転送し、１２２に示され
る“XFERタイプＢ”はホスト入力レジスタ１０
４から装置出力レジスタ１０７にデータを転送す
る。 マイクロプロセツサ・メモリ３ｆ（または別個
のマイクロプロセツサ・ハードウエア）の他のレ
ジスタのアキユムレータ１２２、作業用または”
スクラツチ・パツト”レジスタ１２３、および動
作ステータス・レジスタ１２４として予約され
る。４つのアキユムレータ、最大64の作業用レジ
スタ、および少なくとも８つの動作ステータス・
レジスタがある。DIDOまたはXFERの各々の実
行に関連するステータス情報は、１２５で示すよ
うにアキユムレータ１２２に記憶され、次に説明
する内部データ転送コマンドの１つによつて動作
ステータス・レジスタ１２４に転送される。 内部データ転送 内部データ転送コマンドは付加カード内のレジ
スタ間でデータを転送する。これらのコマンドは
作業用レジスタ１２３をアクセスし、データをア
キユムレータ１２２に、またはアキユムレータ１
２２から転送する。 内部データ転送コマンドの種類を次に示す。 DECR DECRI GABB GABBI GABL GABLI GARB GARBI GARL GARLI GOBB GOBBI GOBL GOBLI GORB GORBI GORL GORLI INCR INCRI LDIA LDIAI PABB PABBI PABL PABLI PARB PARBI PARL PARLI DECR（011100XX 作業用レジスタ・アドレ
ス） このコマンドは即値データ・フイールドで指示
された作業用レジスタ１２３から１を引く。アン
ダフローする場合、16進のFFが生じ、キヤリ
ー／ボロー／エラーの各フラグがセツトされる。
そうでない場合は、フラグはリセツトされる。結
果は指示された作業用レジスタ１２３に現われ
る。アキユムレータ１２２はこのコマンドによる
影響を受けない。 DECRI（011101XX 作業用レジスタ・アドレ
ス） このコマンドはDECRの間接アドレス形式であ
る。 GABB（000110AC 入力レジスタ・アドレス） このコマンドは（即値データ・フイールドのビ
ツト１１〜１５によつて指示された）データ入力
レジスタ１０２からのバイトをビツト６および７
によつて指定されたアキユムレータ１２２の８ビ
ツトの内容とANDする。 GABBI（000111AC 作業用レジスタ・アドレ
ス） このコマンドはGABBの間接アドレス形式であ
る。指示された作業用レジスタ１２３の内容のビ
ツト３〜７は復号されてデータ入力アドレス１０
２からバイトを選択する。 GABL（000100AC 入力レジスタ・アドレス） このコマンドはデータ入力レジスタ１０２の
（即値データ・フイールドによつて指示された）
ビツトと、ビツト６および７によつて指定された
アキユムレータ１２２の最上位ビツトとANDす
る。結果はアキユムレータ１２２の最上位ビツト
に残る。アキユムレータ１２２の残りの部分は変
更されない。 GABLI（000101AC 作業用レジスタ・アドレ
ス） このコマンドはGABLの間接アドレス形式であ
る。 GARB（001110AC 作業用レジスタ・アドレ
ス） このコマンドは即値データ・フイールドによつ
て指示されたレジスタの８ビツトの内容をビツト
６および７によつて指定されたアキユムレータ１
２２とANDする。 GARBI（001111AC 作業用レジスタ・アドレ
ス） このコマンドはGARBの間接アドレス形式であ
る。 GARL（001100AC 作業用レジスタ・アドレ
ス） このコマンドは（即値データ・フイールドによ
つて指示された）作業用レジスタ１２３の最上位
ビツトと、ビツト６および７によつて指定された
アキユムレータ１２２の最上位ビツトをANDす
る。結果はアキユムレータ１２２の最上位ビツト
に残る。アキユムレータ１２２の残りの部分は変
更されない。 GARLI（001101AC 作業用レジスタ・アドレ
ス） このコマンドはGARLの間接アドレス形式であ
る。 GOBB（000010AC 即値データ） このコマンドは（即値データ・フイールドのビ
ツト１１〜１５によつて指定された）データ入力
レジスタ１０２からのバイトを、ビツト６および
７によつて指定されたアキユムレータ１２２の８
ビツトの内容とORとする。 GOBBI（000011AC 作業用レジスタ・アドレ
ス） このコマンドはGOBBの間接アドレス形式であ
る。指示された作業用レジスタ１２３の内容のビ
ツト３〜７は復号され、データ入力レジスタ１０
２からのバイトを選択する。 GOBL（000000AC 入力レジスタ・アドレス） このコマンドはデータ入力レジスタ１０２の
（即値データ・フイールドによつて指示された）
ビツトと、ビツト６および７によつて指定された
アキユムレータ１２２の最上位ビツトをORす
る。結果はアキユムレータ１２２の最上位ビツト
に残る。アキユムレータ１２２の残りの部分は変
更されない。 GOBLI（000001AC 作業用レジスタ・アドレ
ス） このコマンドはGOBLの間接アドレス形式であ
る。 GORB（001010AC 作業用レジスタ・アドレ
ス） このコマンドは即値データ・フイールドによつ
て指示された作業用レジスタ１２３の８ビツトの
内容を、ビツト６および７によつて指定されたア
キユムレータ１２２とORする。 GORBI（001011AC 作業用レジスタ・アドレ
ス） このコマンドはGORBの間接アドレス形式であ
る。 GORL（001000AC 作業用レジスタ・アドレ
ス） このコマンドは（即値データ・フイールドによ
つて指示された）作業用レジスタ１２３の最上位
ビツトと、ビツト６および７によつて指定された
アキユムレータ１２２の最上位ビツトをORす
る。結果はアキユムレータ１２２の最上位ビツト
に残る。アキユムレータ１２２の残りの部分は変
更されない。 GORLI（001001AC 作業用レジスタ・アドレ
ス） このコマンドはGORLの間接アドレス形式であ
る。 INCR（011000XX 作業用レジスタ・アドレス） このコマンドは即値データ・フイールドで指示
された作業用レジスタ１２３に１を加える。オー
バフローする場合、16進00が生じ、キヤリ／ボロ
ー／エラーの各フラグがセツトされる。そうでな
い場合には、フラグはリセツトされる。結果は指
示された作業用レジスタ１２３に現われる。アキ
ユムレータ１２２はこのコマンドによる影響を受
けない。 INCRI（011001XX 作業用レジスタ・アドレ
ス） このコマンドはINCRの間接アドレス形式であ
る。 LDIA（011010AC 即値データ） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２に即値データ・フイ
ールドをロードする。16進00の即値フイールドを
有するLDIAコマンドは指定されたアキユムレー
タ１２２をクリアする。 LDIAI（011011AC 作業用レジスタ・アドレ
ス） このコマンドはLDIAの間接アドレス形式であ
る。このコマンドは即値データ・フイールドによ
つて指示された作業用レジスタ１２３の８ビツト
の内容を、ビツト６および７によつて指定された
アキユムレータ１２２にロードする。 PABB（010010AC 出力レジスタ・アドレス） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２から、即値データ・
フイールドのビツト１１〜１５によつて指示され
た、データ出力レジスタ１０３のバイト位置に、
データ・バイトを入れる。 PABBI（010011AC 作業用レジスタ・アドレ
ス） このコマンドはPABBの間接アドレス形式であ
る。指示された作業用レジスタ１２３の内容をビ
ツト３〜７は復号されてデータ出力アドレス１０
３のバイトを選択する。 PABL（010000AC 出力レジスタ・アドレス） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２の最上位ビツトを、
データ出力レジスタ１０３の（即値データ・フイ
ールドによつて指示された）ビツト位置に入れ
る。データ出力レジスタ１０３の残りの部分は変
更されない。 PABLI（010001AC 出力レジスタ・アドレス） このコマンドはPABLの間接アドレス形式であ
る。 PARB（010110AC 作業用レジスタ・アドレ
ス） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２から、即値データ・
フイールドのビツト８〜１５によつて指示された
作業用レジスタ１２３にデータ・バイトを入れ
る。 PARBI（010111AC 作業用レジスタ・アドレ
ス） このコマンドはPARBの間接アドレス形式であ
る。 PARL（010100AC 作業用レジスタ・アドレ
ス） このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２の最上位ビツトを、
即値データ・フイールドによつて指示された作業
用レジスタ１２３の最上位ビツト位置に入れる。
作業用レジスタ１２３の残りの部分は変更されな
い。 PARLI（010101AC 作業用レジスタ・アドレ
ス） このコマンドはPARLの間接アドレス形式であ
る。 アキユムレータ動作 アキユムレータ１２２において、データに対す
る動作が実行される。アキユムレータ動作コマン
ドの種類とその動作概要を次に示す。 AND：アキユムレータ１２２（０）の内容を指
定されたアキユムレータ１２２（Accn）の内
容に加える。 CLR：指定されたアキユムレータ１２２
（Accn）の最上位ビツトを０にリセツトする。 INV：指定されたアキユムレータ１２２
（Accn）の最上位ビツトを逆転する。 SROT：指定されたアキユムレータ１２２
（Accn）の内容をシフトまたは回転する。 XOR：アキユムレータ１２２（０）の内容と、
指定されたアキユムレータ１２２（Accn）の
内容とを排他的ORする これらのコマンドの詳細について次に説明す
る。 AND：110010AC XXXXXXXXまたは110011AC
XXXXXXXX このコマンドはアキユムレータ１２２（０）の
８ビツトの内容を、指定されたアキユムレータ１
２２の８ビツトの内容に加える。結果は指定され
たアキユムレータ１２２に残る。キヤリがあれ
ば、エラーの各フラグはセツトされる。そうでな
い場合は、フラグはリセツトされる。 即値データ・フイールドは使用されず、間接形
式のコマンド（ビツト５＝１）は直接形式と同じ
動作をする。 CLR：110100AC XXXXXXXXまたは110101AC
XXXXXXXX このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２の最上位ビツトを０
にリセツトする。即値データ・フイールドは使用
されず、間接形式のコマンド（ビツト５＝１）は
直接形式と同じ動作をする。 INV：110000AC XXXXXXXXまたは110001AC
XXXXXXXX このコマンドはビツト６および７によつて指定
されたアキユムレータ１２２の最上位ビツトを逆
転する。即値データ・フイールドは使用されず、
間接形式のコマンド（ビツト５＝１）は直接形式
と同じ動作をする。 SROT：111010AC 即値データ 下記の即値データ・フイールドの復号によつ
て、指定されたアキユムレータ１２２のデータが
左または右に、回転またはシフトされる。 ビツト８，９＝00：左シフト このコマンド実行中に１がシフトアウトされれ
ば、キヤリ／ボロー／エラーの各フラグはセツト
される。そうでない場合は、フラグはリセツトさ
れる。 ビツト８，９＝01：右シフト このコマンド実行中に１がシフトアウトされれ
ば、キヤリ／ボロー／エラーの各フラグはセツト
される。そうでない場合は、フラグはリセツトさ
れる。 ビツト８，９＝10＝左回転 ビツト８，９＝11：右回転 ビツト１０〜１５は実行されるシフト数または
回転数を指定する。（各々の回転またはシフトに
要する時間は100μ秒である。） SROTI：111011AC 作業用レジスタ・アドレス このコマンドはSROTの間接形式である。 XOR：110110AC XXXXXXXXまたは110111AC
XXXXXXXX このコマンドはアキユムレータ１２２（０）の
８ビツトの内容と、指定されたアキユムレータ１
２２の８ビツトの内容とを、排他的ORする。結
果は指定されたアキユムレータ１２２に残る。 即値データ・フイールドは使用されず、間接形
式のコマンド（ビツト５＝１）は直接形式と同じ
動作をする。 注：バイトの値は、指定されたアキユムレータ１
２２と全１とを、排他的ORすることによつて
逆転可能である。 条件付ジヤンプ 指定された条件が満足されると、条件付ジヤン
プによつてコマンド行アドレス・レジスタがリセ
ツトされ、下記形式の２バイト・アドレスが新規
にセツトされる。 ●新規コマンド行アドレスの最上位バイトは最新
のBASEコマンドの即値データ・フイールドか
ら取出される。 ●新規コマンド行アドレスの最下位バイトは現在
の条件付ジヤンプ・コマンドの即値データ・フ
イールドから取出される。 注：間接BASEおよびジヤンプ・コマンド形式に
おいて、新規コマンド行アドレスのバイトは、
アドレスが即値データ・フイールドによつて指
示される作業用レジスタ１２３から取出され
る。 注： ●BASEおよびBASEIはジヤンプ行アドレスの最
上位バイトをセツトする。 ●RTNはコマンド行アドレス・レジスタを、実
行された最新のジヤンプ・コマンドの直後のコ
マンドのアドレスに戻す。 BASE：111100XX 即値データ このコマンドはBASE行アドレスの最上位バイ
トを即値データ・フイールドの値に等しくセツト
する。BASE行アドレスはすべてのジヤンプ・コ
マンドで使用される16ビツトの絶対行アドレスで
ある。ロード・プログラム式オフライン・モード
のDCBにおけるバイト・カウントの1/2をBASE
が超過すれば、例外割込が報告され、サイクル・
スチール・ステータス・ワード３のビツト４が１
にセツトされる。このコマンドでアキユムレータ
１２２は変更されない。 BASEI：111101XX 作業用レジスタ・アドレス このコマンドはBASEの間接アドレス形式であ
る。 JAEZ：101010AC 即値データ ビツト６および７によつて指定されたアキユム
レータ１２２が０に等しいとき、このコマンドは
コマンド行アドレス・レジスタを、BASE行アド
レス（最上位バイト）および即値データ・フイー
ルド（最下位バイト）によつて形成された２バイ
ト・ジヤンプ行アドレスにリセツトする。BASE
行アドレスはBASEコマンドによつてセツトされ
る。 JAEZI：101011AC 作業用レジスタ・アドレス このコマンドはJAEZの間接アドレス形式であ
る。 JFLG：101110XX 即値データ キヤリ／ボロー／エラーの各フラグがセツトさ
れると、このコマンドはコマンド行アドレス・レ
ジスタを、BASE行アドレス（最上位バイト）お
よび即値データ・フイールド（最下位バイト）に
よつて形成された２バイト・ジヤンプ行アドレス
にリセツトする。 フラグは下記の場合にセツトされる。 ●INCR、DECR、またはADDコマンドの間にキ
ヤリ、またはボローが生じる。 ●SROTコマンドの間に１がアキユムレータ１２
２からシフトアウトされる。 ●DIDOまたはXFERコマンドの間にエラーが生
じる。 フラグはJFLGコマンドによつてリセツトさ
れ、BASE行アドレスはBASEコマンドによつて
セツトされる。 JFLGI：101111XX 作業用レジスタ・アドレス このコマンドはJFLGの間接アドレス形式であ
る。 JPIE：101000AC 即値データ 指定されたアキユムレータ１２２がアキユムレ
ータ１２２（０）に等しいとき、このコマンドは
コマンド行アドレス・レジスタを、BASE行アド
レス（最上位バイト）および即値データ・フイー
ルド（最下位バイト）によつて形成された２バイ
ト・ジヤンプ行アドレスにリセツトする。BASE
行アドレスはBASEコマンドによつてセツトされ
る。 JPIEI：101001AC 作業用レジスタ・アドレス このコマンドはJPIEの間接アドレス形式であ
る。 JPIG：100000AC 即値データ 指定されたアキユムレータ１２２がアキユムレ
ータ１２２（０）よりも大きいとき、このコマン
ドはコマンド行アドレス・レジスタを、BASE行
アドレス（最上位バイト）および即値データ・フ
イールド（最下位バイト）によつて形成された２
バイト・ジヤンプ行アドレスにリセツトする。
BASE行アドレスはBASEコマンドによつてセツ
トされる。 JPIGI：100001AC 作業用レジスタ・アドレス このコマンドはJPIGの間接アドレス形式であ
る。 JPIL：100100AC 即値データ 指定されたアキユムレータ１２２がアキユムレ
ータ１２２（０）よりも小さいとき、このコマン
ドはコマンド行アドレス・レジスタを、BASE行
アドレス（最上位バイト）および即値データ・フ
イールド（最下位バイト）によつて形成された２
バイト・ジヤンプ行アドレスにリセツトする。
BASE行アドレスはBASEコマンドによつてセツ
トされる。 JPILI：100101AC 作業用レジスタ・アドレス このコマンドはJPILの間接アドレス形式であ
る。 JPIN：101100 即値データ 指定されたアキユムレータ１２２がアキユムレ
ータ１２２（０）に等しくないとき、このコマン
ドはコマンド行アドレス・レジスタを、BASE行
アドレス（最上位バイト）および即値データ・フ
イールド（最下位バイト）によつて形成された２
バイト・ジヤンプ行アドレスにリセツトする。
BASE行アドレスはBASEコマンドによつてセツ
トされる。 JPINI：101101 作業用レジスタ・アドレス このコマンドはJPINの間接アドレス形式であ
る。 RTN：111110XX XXXXXXXXまたは111111XX
XXXXXXXX このコマンドはプログラム・カウンタを最後に
実行されたジヤンプ・コマンドの直後のコマンド
に戻す。このようにして、単一レベルのサブルー
チンがジヤンプ・コマンドによつて構成可能であ
る。 付加カード・ハードウエア制御 これらのコマンドは付加カード・ハードウエア
を制御するのに使用される。これらのコマンドに
は下記の種類がある。 STIT STITI TIME TIMEI 次に、それぞれのコマンドについて説明する。 STIT：011110AC 即値データ このコマンドは次の動作を行なう。 ●ハードウエア・タイマの値をセツトする。 ●付加カードに１次サブシステム１への割込を行
なわせる。 ●装置インタフエース制御バスの一定のラインを
セツト、パルス、またはクリアする。 即値データ・フイールドの16進X0、X1、X3、
およびX7〜XFを復号する。アキユムレータは使
用または変更されない。 即値データ・フイールドは次のように符号化さ
れる。 ビツト８〜１１はDCBワード１のビツト４〜
７に対応する。例外が１つあるが、ハードウエ
ア・タイマの同じ動作が達成される。ハードウエ
ア・タイマは、前記HSモードのDCBワード１で
説明した16の選択可能タイミングの中の15に再度
イニシヤライズされることがある。０復号機能は
異なる動作をする。０復号は前にセツトされたタ
イマ値を変更しない。タイマ機能は、STITコマ
ンド完了後のタイマ期間の１よりも少なく1/2よ
りも多く変化する。 ビツト１２〜１５の符号化の値（16進値）とそ
の意味を次に示す。 ０：動作しない １：装置インタフエース３ｂに“リセツト”パル
スを出す。 ２：装置インタフエース３ｂの“装置ステータ
ス・ビツト”ラインのステータスを指定された
アキユムレータ１２２の最上位ビツト位置に転
送する。 ３：特別インタフエース・カウンタを増分する。 ４：指定されたアキユムレータ１２２から特別イ
ンタフエース・カウンタの最上位バイトをセツ
トする。 ５：指定されたアキユムレータ１２２に特別イン
タフエース・カウンタの最下位バイトを読取
る。 ６：指定されたアキユムレータから特別インタフ
エース・カウンタの最下位バイトをセツトす
る。 ７：予備 ８：例外割込を１次サブシステムに報告する。 ９：装置終了割込を１次サブシステムに報告す
る。 Ａ：アテンシヨンを有する例外割込を１次サブシ
ステム１に報告する。 Ｂ：アテンシヨンを有する装置終了割込を１次サ
ブシステム１に報告する。 Ｃ：装置インタフエース３ｂの“最後の転送”を
セツトする。 Ｄ：装置インタフエース３ｂの“コマンド”ライ
ンをセツトする。 Ｅ：装置インタフエース３ｂの“ステータス”ラ
インをセツトする。 Ｆ：すべての装置インタフエース・タブをクリア
する。 STITI：011111AC 作業用レジスタ・アドレス このコマンドはSTITの間接アドレス形式であ
る。 TIME：100010XX 即値データ このコマンドは処理中の可変時間遅延を与え
る。このコマンドは、即値データ・フイールドが
00の場合は、0.333ｍ秒の遅延、そうでない場合
は１ｍ秒×即値データ・フイールド値の遅延を与
える。例えば、即値データ・フイールドが08の場
合は、このコマンドでプロセスは８ｍ秒待機し、
即値データ・フイールドが00の場合は0.333ｍ秒
待機する。（遅延は即値データ・フイールドで示
された値の±10.0％以内である。） アキユムレータ１２２はこのコマンドによつて
使用されず、かつ変更されない。 TIMEI：100011XX 作業用レジスタ・アドレス このコマンドはTIMEの間接アドレス形式であ
る。 第８図は前記コマンドによつて呼出される、２
次マイクロプロセツサ３ｅにおける動作を示す。
１４１に示すコマンドGABB，GABL，GOBB、
およびGOBLによつて、２次マイクロプロセツサ
３ｅはデータ入力レジスタ１０２の情報とアキユ
ムレータ１２２のデータとを理論的に結合する。
コマンドGABBおよびGOBBはそれぞれ、指定さ
れたデータ入力レジスタ１０２およびアキユムレ
ータ１２２における、それぞれの指定されたバイ
トの、バイト単位のAND動作およびOR動作を行
なう。 コマンドGABLおよびGOBLはそれぞれ、指定
されたデータ入力レジスタ１０２およびアキユム
レータ１２２におけるそれぞれの指定された１ビ
ツトのAND動作およびOR動作を行なう。 １４２に示すコマンドGARB，GARL，
GORB、およびGORLは、作業用レジスタ１２３
およびアキユムレータ１２２のデータの論理演算
を行なう。コマンドGARBおよびGORBはそれぞ
れ、指定されたレジスタにおけるそれぞれの指定
された１バイトのバイト単位のAND動作および
OR動作を行なわせる。コマンドGARLおよび
GORLはそれぞれ、指定されたレジスタにおけ
る、それぞれの指定された１ビツトのAND動作
およびOR動作を行なう。 １４３に示すコマンドPARBおよびPARLはそ
れぞれ、指定されたアキユムレータ１２２から、
指定された作業用レジスタ１２３への、指定され
たバイト（PARB）、またはビツト（PARL）の
転送を行なう。１４４に示すコマンドPABBおよ
びPABLはそれぞれ、指定されたアキユムレータ
１２２から、指定されたデータ出力レジスタ１０
３への、指定された１バイト（PABB）または１
ビツト（PABL）の転送を行なう。 １４５に示すコマンドDECRおよびINCRはそ
れぞれ、特定の作業用レジスタ１４５に記憶され
たデータの単位減分動作および単位増分動作を行
なう。動作結果はそのレジスタに置かれる。 １４６に示すコマンドLDIAはコマンドの即値
データ・フイールドからデータを取出し（後で説
明する“メモリ・マツプ”を参照されたい）、指
定されたアキユムレータ１２２にロードする。１
４７に示すコマンドLDIAIはコマンドの即値デー
タ・フイールドで指定された作業用レジスタ１２
３からデータを取出し、指定されたアキユムレー
タ１２２にロードする。 装置インタフエース・フオーマツト 第９図は装置インタフエース３ｂのデータ・バ
ス機構、およびこれらのデータ・バスを使用でき
る各種のフオーマツトを示す。装置インタフエー
ス３ｂは３２のデータ・ラインを含む。３２のデ
ータ・ラインはバス０グループ２０１の16ライン
と、バス１グループ２０２の16ラインから成る。
バス０グループ２０１は８ラインの高順位セツト
２０３と、８ラインの低順位セツト２０４から成
る。バス１グループ２０２は８ラインの高順位セ
ツト２０５と、８ラインの低順位セツト２０６か
ら成る。 切換経路２０７において、HSモードの８ビツ
トまたは16ビツトの単方向性フオーマツトの書込
動作（U8WまたはU16W）または32ビツトの双方
向性フオーマツトの書込動作（B32W）のいずれ
か、またはPOモードの出力動作（POXW）、また
はHSモードのフオーマツトの“アレイ・インデ
ツクス”動作（B16）の間に、データ・バイトは
付加カードから装置２に高順位セツト２０３を介
して転送可能である。アレイ・インデツクス動作
では、切換経路２０７で転送されるデータは16ビ
ツト・アレイ・アドレスの８ビツトの部分であ
る。切換経路２０８において、HSモードの16ビ
ツトの単方向性または32ビツトの双方向性のフオ
ーマツトの書込動作（U16WまたはB32W）、また
はPOモードの出力動作、またはアレイ・インデ
ツクス動作の間に、出力データは低順位セツト２
０４を介して装置２へバイト毎に順位転送され
る。 HSモードの16ビツト単方向性および32ビツト
双方向性の書込動作、POモードの出力動作、お
よびアレイ・インデツクス動作では、切換経路２
０７および２０８が並列で使用される。アレイ・
インデツクス動作では、前記切換経路を介して送
出される“データ”は、バス１グループ２０２に
関連する切換経路を介して同時に送付または受領
されるデータに関連するアドレス指定情報を表わ
す。 HSモードの動作間、切換経路２０７および２
０８は装置インタフエース・アダプタ３ｂ（第１
図）によつて制御され、アレイ・インデツクス動
作の間、これらの経路は切換経路２０９および２
１０に関する装置インタフエース・アダプタ３ｂ
の動作に合わせて（“MICROPROC DIRECT”
制御を介して）付加カードの２次マイクロプロセ
ツサ３ｅによつて制御される。これらの経路はま
た、２次マイクロプロセツサ３ｅの
“MICROPROC DIRECT”アクセスを介して、
例えば、これらの経路および装置２に関する診断
動作を実施するため、２次マイクロプロセツサ３
ｅによつて個別に使用されることがある。 バス１グループ２０２のセツト２０５および２
０６から装置インタフエース・アダプタ３ｂにデ
ータをそれぞれ送る切換経路２０９および２１０
は、16または32ビツトの双方向性のフオーマツト
の高速書込動作の間のデータ転送時に、同時に使
用される（32ビツトの場合は、データは切換経路
２０７および２０８を介して送られるデータと並
列で、切換経路２０９および２１０を介して送ら
れ、16ビツト・アレイ・インデツクスの場合に
は、データは切換経路２０７および２０８で送ら
れるアレイ・アドレスと並列で送られる）。これ
らの経路はまた、個々に２次マイクロプロセツサ
３ｅによつて直接に制御される。 双方向性の32ビツトのフオーマツトのHSモー
ドで読取動作が実行されているとき、切換経路２
１１および２１２は、装置インタフエース・アダ
プタ３ｂからバス０グループ２０１に、切換経路
２１３および２１４と並列でデータ（の高低のバ
イト部分）を転送する。これらの切換経路はま
た、２次マイクロプロセツサ３ｅの直接の制御の
下に同時に、または個々に使用可能である。 マイクロプロセツサ構成およびメモリ・マツプ 第１０図乃至第１２図は２次マイクロプロセツ
サ３ｅの構成を、付加カードの２次サブシステム
３の動作に必要な記憶資源の割当（メモリ・マツ
プ）に重点をおいて示す。第１０図において、マ
イクロプロセツサ２５０は8KバイトのROM２５
１および4.5KバイトのRAM２５２を含むマイク
ロプロセツサ記憶機構と通信する。不揮発性の
ROM２５１にマツプされたマイクロプログラム
制御機構は第１１図に示される。RAM２５２に
おける他の情報パラメータのメモリ・マツプは第
１２図に示される。（揮発性の）メモリ２５１お
よび２５２は８ビツト並列バス（第１図のバス３
ｉ）を介してマイクロプロセツサＲ２５０によつ
てアクセスされる。 マイクロプロセツサ２５０としてINTEL社の
8085Aマイクロプロセツサを用いることがある。
ROM２５１としてMOSTEK社のROMチツプ
MK36000（それぞれが4Kバイト）を用いること
がある。RAM２５２として４個のINTEL8185ス
タテイツクRAMモジユールを用いることがあ
る。付加カードのすべての素子の電源は１次サブ
システム１の主電源から得ることができる。 マイクロプロセツサ２５０は演算論理機構
（ALU）、８ビツト幅の内部バス、および内部レ
ジスタを含み、バイト単位の情報で演算および論
理変換動作を実行する（“MCS−80／85TM
Family User′s Manual（1979年10月INTEL社発
行）第６章を参照されたい）。基本的な命令の構
造によつてマイクロプロセツサ２５０はPOモー
ドの動作として指定されたバイト処理機能の多く
を実行する（前記ユーザ・マニユアル第６章のペ
ージ６−15および６−16を参照されたい）。機械
語命令のプログラミングが指定された２次（コマ
ンド・リスト）コマンドを翻訳するアセンブリ語
プログラムに符号化される。 第１１図において、ROM２５１はセクシヨン
２６１乃至２７４に区分され、指示されたマイク
ロプログラムの記憶に当てられる。セクシヨン２
６１は本発明に直接の関連を有しない電源オンの
シーケンスの制御および診断機能に予約されてい
る。セクシヨン２６２はIDCBに関連するDPCデ
ータ転送動作と、DCBを検索、検査、および翻
訳する他のIDCB関連動作を取扱うマイクロプロ
グラムのシーケンスに予約されている。セクシヨ
ン２６３はHSモードのDCBのコマンド部分を外
部表示するために用いられる（例えば、第５図の
DCBワード２および３）。セクシヨン２６４はホ
スト・インタフエース・アダプタ３ａ、２次マイ
クロプロセツサ３ｅおよび装置インタフエース・
アダプタ３ｂに関連する各種のデータ転送動作の
ため、ホスト・インタフエース・アダプタ３ａ
（“BASE IIアダプタ”と呼ぶことがある）の自己
シーケンス動作を用意する為に予約されている。
セクシヨン２６５は図示されていないタイマ回路
（第１図の制御ポート・アダプタ３ｂに含まれて
いることがある）を用意するために予約されてい
る。セクシヨン２６６は装置インタフエース・ア
ダプタ３ｂ（フレキシブル・フネルと呼ぶことが
ある）の自己シーケンス動作を用意するために予
約されている。セクシヨン２６７はHSモードの
動作を終了し、１次サブシステム１にステータス
を送るサブルーチンのために予約されている。セ
クシヨン２６８はアテンシヨン割込および関連ス
テータス情報の１次サブシステム１への送付を制
御するのに予約されている。セクシヨン２６９は
POモードのコマンド（命令）を翻訳するのに当
てられる。セクシヨン２７０はコマンド・リス
ト・プログラムを実行する“命令”サブルーチン
を含む。セクシヨン２７１は装置インタフエー
ス・アダプタ３ｂに表われた割込要求を処理する
割込ハンドラ・サブルーチンに予約されている。
セクシヨン２７２はコマンド・リスト・コマンド
のオペレータの現場展開のコマンド・リスト機能
を、コマンド・リスト・プログラマが直接にキー
入力できるように、キーボード／表示ターミナ
ル・ユーテイリテイ（図示せず）に関連する“コ
マンド・リスト展開ユーテイリテイ”サブルーチ
ンに予約されている。セクシヨン２７３は各種の
診断サブルーチンに予約されている。セクション
２７４は前に説明したサイクル・スチール・ステ
ータスおよび残余ステータス機能を処理するため
に予約されている。 セクシヨン２６１乃至２７４の概略の容量（バ
イト数）は次のとおりである。 セクシヨン 容量（バイト数） 261 250 262 1000 263 150 264 500 265 100 266 1000 267 700 268 200 269 1000 270 1500 271 250 272 500 273 250 274 500 第１２図はRAM２５２の５つのセクシヨン２
８０乃至２８４が個々に特定された使用のために
予約されていることを表わす。セクシヨン２８０
はコマンド・リスト・プログラムを記憶するのに
予約されている。前に説明したように、前記プロ
グラムはLPOタイプのDCBの翻訳の間に（ROM
２５１のセクシヨン２６９に含まれたマイクロプ
ログラム・サブルーチンによつて）ロードされ
る。前記プログラムはSPOタイプのDCBの翻訳
に関連して（ROM２５１のセクシヨン２６９の
サブルーチンによつて）実行され、個々のコマン
ド・リスト・コマンド／命令はROM２５１のセ
クシヨン２７０に含まれたマイクロプログラムに
よつて翻訳される。セクシヨン２８０は最大1792
の２次コマンド（3584バイト）まで記憶する容量
を有する。より長いコマンド・リストのための記
憶が（特定の使用者によつて）要求される場合に
は、RAM２５２は別の発明を必要とせずに容易
に拡張できることは明白である。 セクシヨン２８１は入力および出力レジスタ、
アキユムレータ、作業用レジスタ、ステータス・
レジスタ等（第７図および第８図参照）に予約さ
れている。セクシヨン２８２は未使用で、前に説
明した任意選択のコマンド・リスト展開ターミナ
ルを支援するのに使用可能である。セクシヨン２
８３はDCB変数（ホスト・メモリ１ｂをアクセ
スするアドレス、現在のバイト・カウント係数
等）を記憶するのに予約されている。セクシヨン
２８４は診断サブルーチン（第１１図のセクシヨ
ン２７３）によつて収集されたデータを記憶する
のに予約されている。 POモード適用例 次のPOモード適用例および関連コマンド・リ
スト・プログラムは付加カードの２次サブシステ
ムの多用性を表わす。 16進から10進への変換 この例では、プログラムはホスト・メモリ１６
から16進数を読取り、その最下位バイトを等価の
10進数に変換し、変換された数を装置インタフエ
ース・アダプタ３ｂの最上位バス・セツト（バス
０グループ２０１の高順位セツト（第９図参
照））を介して装置２に送る。レジスタの間接ア
ドレス指定によつて、テーブル牽引による変換が
実行される。下記のコマンド・リスト・プログラ
ム（第１表）は、下記のコマンド行番号00を指す
開始行パラメータを含むLPOタイプのDCBの動
作によつてマイクロプロセツサ２５０のRAM２
５２にロードされ、SPOタイプのDCBは前記行
番号で開始する前記リストのアクセスを要求され
る。
【表】
【表】
割込 ↓
Claims (1)
- 【特許請求の範囲】 １ １次データ処理サブシステム、周辺装置、お
よび前記１次データ処理サブシステムと前記周辺
装置の間をインタフエースする２次データ処理サ
ブシステムを含むデータ処理システムにおいて、 前記２次データ処理サブシステムは、 前記１次データ処理サブシステムから受取つた
１次コマンドを記憶する手段と、 各々の前記記憶された１次コマンド中のモー
ド・ビツトに応答して高速モードまたはプログラ
マブル・オフライン・モードのいずれかで前記２
次データ処理サブシステムを動作させる手段と、 前記２次データ処理サブシステムが前記高速モ
ードで動作している時に作動されて前記周辺装置
と前記１次データ処理サブシステム中のメモリと
の間でデータを高速に転送するための手段と、 複数の２次コマンドのアレイを記憶する手段
と、 前記２次データ処理サブシステムが前記プログ
ラマブル・オフライン・モードで動作していると
きに作動されて前記貯蔵されたアレイ内のコマン
ドにより定められる２次データ処理動作のプログ
ラムを前記２次データ処理サブシステムに実行さ
せる手段と、 よりなり、 前記２次データ処理動作は前記１次データ処理
サブシステム内で同時に実行されている動作に対
してオフラインの関係で実行され、且つ前記１次
データ処理サブシステムからの支援または指示な
しに、前前２次データ処理サブシステムが前記周
辺装置または前記１次データ処理サブシステム中
の前記メモリのいずれかとデータを交換し且つ前
記データを処理することを可能にすることを特徴
とするデータ処理サブシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/345,101 US4451884A (en) | 1982-02-02 | 1982-02-02 | Cycle stealing I/O controller with programmable offline mode of operation |
| US345101 | 1982-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58134360A JPS58134360A (ja) | 1983-08-10 |
| JPS626271B2 true JPS626271B2 (ja) | 1987-02-09 |
Family
ID=23353526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57218491A Granted JPS58134360A (ja) | 1982-02-02 | 1982-12-15 | デ−タ処理サブシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4451884A (ja) |
| JP (1) | JPS58134360A (ja) |
| AU (1) | AU552852B2 (ja) |
| CA (1) | CA1182577A (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4577282A (en) | 1982-02-22 | 1986-03-18 | Texas Instruments Incorporated | Microcomputer system for digital signal processing |
| JPS5995752A (ja) * | 1982-11-25 | 1984-06-01 | Pioneer Electronic Corp | デ−タ伝送方式 |
| US4939644A (en) * | 1983-05-19 | 1990-07-03 | Data General Corporation | Input/output controller for controlling the sequencing of the execution of input/output commands in a data processing system |
| US4901232A (en) * | 1983-05-19 | 1990-02-13 | Data General Corporation | I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor |
| JPS6079431A (ja) * | 1983-10-06 | 1985-05-07 | Hitachi Ltd | プログラマブルコントローラのパイプライン処理方法 |
| JPS60107156A (ja) * | 1983-11-16 | 1985-06-12 | Hitachi Ltd | デ−タ処理システム |
| US4713748A (en) * | 1985-02-12 | 1987-12-15 | Texas Instruments Incorporated | Microprocessor with block move instruction |
| US4926324A (en) * | 1985-02-28 | 1990-05-15 | Hitachi, Ltd. | I/O control system and method |
| KR860007588A (ko) * | 1985-03-25 | 1986-10-15 | 미쓰다 가쓰시게 | 데이터 처리장치 |
| US4736292A (en) * | 1985-12-16 | 1988-04-05 | Unisys Corporation | Electronic data processing system overlaid jump mechanism |
| US4805137A (en) * | 1987-01-08 | 1989-02-14 | United Technologies Corporation | Bus controller command block processing system |
| US5001624A (en) * | 1987-02-13 | 1991-03-19 | Harrell Hoffman | Processor controlled DMA controller for transferring instruction and data from memory to coprocessor |
| JPS63255759A (ja) * | 1987-04-14 | 1988-10-24 | Mitsubishi Electric Corp | 制御システム |
| JPS63255760A (ja) * | 1987-04-14 | 1988-10-24 | Mitsubishi Electric Corp | 制御システム |
| JPH0176646U (ja) * | 1987-11-10 | 1989-05-24 | ||
| US5014237A (en) * | 1988-10-31 | 1991-05-07 | Tandon Corporation | Disk drive controller system with enhanced communications interface |
| US5150465A (en) * | 1988-11-30 | 1992-09-22 | Compaq Computer Corporation | Mode-selectable integrated disk drive for computer |
| US5161219A (en) * | 1989-01-13 | 1992-11-03 | International Business Machines Corporation | Computer system with input/output cache |
| DE68923863T2 (de) * | 1989-01-13 | 1996-03-28 | Ibm | Ein-/Ausgabecachespeicherung. |
| US5287482A (en) * | 1989-01-13 | 1994-02-15 | International Business Machines Corporation | Input/output cache |
| US5251303A (en) * | 1989-01-13 | 1993-10-05 | International Business Machines Corporation | System for DMA block data transfer based on linked control blocks |
| US5168568A (en) * | 1989-02-06 | 1992-12-01 | Compaq Computer Corporation | Delaying arbitration of bus access in digital computers |
| US5187794A (en) * | 1989-03-15 | 1993-02-16 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | System for simultaneously loading program to master computer memory devices and corresponding slave computer memory devices |
| JPH03122745A (ja) * | 1989-10-05 | 1991-05-24 | Mitsubishi Electric Corp | Ｄｍａ制御方式 |
| JPH0476626A (ja) * | 1990-07-13 | 1992-03-11 | Toshiba Corp | マイクロコンピュータ |
| US5144230A (en) * | 1990-11-26 | 1992-09-01 | The Boeing Company | Method and system for testing integrated circuits by cycle stealing |
| US5237662A (en) * | 1991-06-27 | 1993-08-17 | Digital Equipment Corporation | System and method with a procedure oriented input/output mechanism |
| JP2599539B2 (ja) * | 1991-10-15 | 1997-04-09 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 直接メモリ・アクセス装置及びルック・アヘッド装置 |
| US5721954A (en) * | 1992-04-13 | 1998-02-24 | At&T Global Information Solutions Company | Intelligent SCSI-2/DMA processor |
| US5506958A (en) * | 1993-02-10 | 1996-04-09 | Conner Peripherals, Inc. | Error detection for parallel data transfer between a processor and a peripheral device by comparing regisgers storing a sum of values in bytes of data transferred |
| US5838991A (en) * | 1994-12-29 | 1998-11-17 | International Business Machines Corporation | Preemptable idle time activities for constant data delivery by determining whether initiating a host command will conflict with an idle time activity being executed |
| JP3287203B2 (ja) * | 1996-01-10 | 2002-06-04 | 株式会社日立製作所 | 外部記憶制御装置及び外部記憶制御装置間データ転送方法 |
| JPH1079000A (ja) * | 1996-09-03 | 1998-03-24 | Hitachi Ltd | プログラム書き込み可能なｉｃカード |
| JP3410010B2 (ja) | 1997-12-24 | 2003-05-26 | 株式会社日立製作所 | サブシステムの移行方法および情報処理システム |
| US7114049B2 (en) * | 1997-01-08 | 2006-09-26 | Hitachi, Ltd. | Adaptive remote copy in a heterogeneous environment |
| JP4689137B2 (ja) * | 2001-08-08 | 2011-05-25 | 株式会社日立製作所 | リモートコピー制御方法、及びストレージシステム |
| US7167962B2 (en) | 1999-08-19 | 2007-01-23 | Hitachi, Ltd. | Remote copy for a storage controller with reduced data size |
| US7194590B2 (en) * | 2001-02-28 | 2007-03-20 | Hitachi, Ltd. | Three data center adaptive remote copy |
| US7213114B2 (en) | 2001-05-10 | 2007-05-01 | Hitachi, Ltd. | Remote copy for a storage controller in a heterogeneous environment |
| US7143252B2 (en) * | 2001-05-10 | 2006-11-28 | Hitachi, Ltd. | Storage apparatus system and method of data backup |
| US20040131072A1 (en) | 2002-08-13 | 2004-07-08 | Starent Networks Corporation | Communicating in voice and data communications systems |
| CA2528310A1 (en) * | 2003-06-03 | 2004-12-16 | Hamed Eshraghian | System and method for communication over a bus |
| JP5641323B2 (ja) | 2010-11-29 | 2014-12-17 | ソニー株式会社 | 通信装置、通信方法、およびプログラム |
| US9230121B1 (en) * | 2013-12-31 | 2016-01-05 | Emc Corporation | Techniques for persistently toggling a FIPS-140 cryptographic mode of a clustered storage system |
| JP5835632B2 (ja) * | 2014-10-29 | 2015-12-24 | ソニー株式会社 | 通信装置、通信方法、およびプログラム |
| JP6011896B2 (ja) * | 2015-11-09 | 2016-10-25 | ソニー株式会社 | 通信装置および通信方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3223976A (en) * | 1961-05-26 | 1965-12-14 | Bell Telephone Labor Inc | Data communication system |
| US3475729A (en) * | 1966-05-27 | 1969-10-28 | Gen Electric | Input/output control apparatus in a computer system |
| US3599176A (en) * | 1968-01-02 | 1971-08-10 | Ibm | Microprogrammed data processing system utilizing improved storage addressing means |
| US3587058A (en) * | 1969-06-04 | 1971-06-22 | Bell Telephone Labor Inc | Data processing system input-output arrangement |
| US3623011A (en) * | 1969-06-25 | 1971-11-23 | Bell Telephone Labor Inc | Time-shared access to computer registers |
| US3905023A (en) * | 1973-08-15 | 1975-09-09 | Burroughs Corp | Large scale multi-level information processing system employing improved failsaft techniques |
| US4023142A (en) * | 1975-04-14 | 1977-05-10 | International Business Machines Corporation | Common diagnostic bus for computer systems to enable testing concurrently with normal system operation |
| US4124889A (en) * | 1975-12-24 | 1978-11-07 | Computer Automation, Inc. | Distributed input/output controller system |
| US4053950A (en) * | 1976-04-30 | 1977-10-11 | International Business Machines Corporation | Residual status reporting during chained cycle steal input/output operations |
| US4038642A (en) * | 1976-04-30 | 1977-07-26 | International Business Machines Corporation | Input/output interface logic for concurrent operations |
| US4246637A (en) * | 1978-06-26 | 1981-01-20 | International Business Machines Corporation | Data processor input/output controller |
-
1982
- 1982-02-02 US US06/345,101 patent/US4451884A/en not_active Expired - Lifetime
- 1982-12-15 JP JP57218491A patent/JPS58134360A/ja active Granted
-
1983
- 1983-01-12 CA CA000419296A patent/CA1182577A/en not_active Expired
- 1983-02-02 AU AU10940/83A patent/AU552852B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| CA1182577A (en) | 1985-02-12 |
| AU1094083A (en) | 1983-08-11 |
| JPS58134360A (ja) | 1983-08-10 |
| AU552852B2 (en) | 1986-06-26 |
| US4451884A (en) | 1984-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS626271B2 (ja) | ||
| JPS6136675B2 (ja) | ||
| US5659797A (en) | Sparc RISC based computer system including a single chip processor with memory management and DMA units coupled to a DRAM interface | |
| US4488227A (en) | Program counter stacking method and apparatus for nested subroutines and interrupts | |
| US5740406A (en) | Method and apparatus for providing fifo buffer input to an input/output device used in a computer system | |
| US4236206A (en) | Central processor unit for executing instructions of variable length | |
| US4860244A (en) | Buffer system for input/output portion of digital data processing system | |
| US4432051A (en) | Process execution time accounting system | |
| US4041462A (en) | Data processing system featuring subroutine linkage operations using hardware controlled stacks | |
| US6081854A (en) | System for providing fast transfers to input/output device by assuring commands from only one application program reside in FIFO | |
| US4173783A (en) | Method of accessing paged memory by an input-output unit | |
| US5638535A (en) | Method and apparatus for providing flow control with lying for input/output operations in a computer system | |
| US4901232A (en) | I/O controller for controlling the sequencing of execution of I/O commands and for permitting modification of I/O controller operation by a host processor | |
| US4395757A (en) | Process synchronization utilizing semaphores | |
| US5347638A (en) | Method and apparatus for reloading microinstruction code to a SCSI sequencer | |
| EP0099620B1 (en) | Memory controller with data rotation arrangement | |
| US4361868A (en) | Device for increasing the length of a logic computer address | |
| EP0248436B1 (en) | Method of and apparatus for processing data | |
| US5628026A (en) | Multi-dimensional data transfer in a data processing system and method therefor | |
| EP0032559B1 (en) | Virtual storage data processing apparatus including i/o | |
| JPS59501802A (ja) | マルチプロセッサシステムにおけるプロセス間呼出しの方法と装置 | |
| US5805930A (en) | System for FIFO informing the availability of stages to store commands which include data and virtual address sent directly from application programs | |
| US5924126A (en) | Method and apparatus for providing address translations for input/output operations in a computer system | |
| US5696990A (en) | Method and apparatus for providing improved flow control for input/output operations in a computer system having a FIFO circuit and an overflow storage area | |
| JPH0425579B2 (ja) |