JPS6261091A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、表示装置に係り、ビットマツプ方式のビデオ
ＲＡＭを用いたもので、特に、漢字などの文字フォント
をビデオＲＡＭへ展開する装置構成に係る表示装置に関
するものである。

〔発明の背景〕

ワードプロセッサなどの用途における文字表示装置には
、従来よりコードリフレッシュ方式が多く用いられてい
たが、グラフの表示や図形表示の要望から、グラフィッ
ク表示が必要となった。グラフィック表示を行うために
は、ビットマツプ方式となり、グラフや図形の表示には
好適であるが、漢字の表示においても漢字パターンをピ
ットマツプ方式のビデオＲＡＭ上に展開せねばならない
のテ、従来のコードリフレッシュ方式の表示装置に比較
して表示処理速度が遅いという欠点があった。

この問題は、ビットマツプ方式の表示装置を有するパー
ソナルコンピュータにおいても同じであり、この点を改
良するため、ＣＲＴインターフェイス部に、バレルシフ
タとビットマスクコントローラを設けて、速度の改善を
図っている。

しかしながら、従来装置は、キャラクタジェネレータに
おけるパターンデータの並びと、グラフィックメモリに
おけるメモリの並びとが異なっており、ＣＰＵの処理機
能を効率的に利用できるようになっていないものである
。このようなパーソナルコンピュータとしては、日本電
気株式会社製の汎用パーソナルコンピュータＰＣ−１０
０に関する。ｒＰＣ−１００テクニカルマニユアル」に
開示されているものがある。

〔発明の目的〕

本発明は、上記の点に鑑み、ビットマツプ方式の表示方
式であっても、簡単な回路構成でＣＰＵの高速処理機能
を利用でき、速い表示速度が〆得られる表示装置の提供
を、その目的とするものである。

〔発明の概要〕

本発明に係る表示装置の構成は、文字フォントのドツト
データを記憶しているキャラクタジェネレータと、表示
画像をビットマツプ方式で記憶するビデオＲＡＭと、全
体の制御を行う制御手段とよりなり、前記制御手段から
のリード指令によりデータバスに上記キャラクタジェネ
レータからドツトデータを読出し、また、同制御手段か
らのライト指令による前記データバスから上記ビデオＲ
ＡＭに表示画像データを格納するようにした表示装置に
おいて、上記キャラクタジェネレータからラスタ方向に
順次読出させるデータ列を、上位データ列と下位データ
列とに２分割し、その２分割された片側のデータ列は、
上記データバスに直接出力され、別の側のデータ列は、
少なくとも１列分のデータを保持できる記憶手段を介し
て上記データバスに出力されるように構成し、上記り−
ド指令により保持されている順番に前記憶手段からデー
タバスに順次データの読出しを行うと同時に、上記キャ
ラクタジェネレータから前記記憶手段に順次データの書
込みを行い、上記の直接出力されるデータ列と前記記憶
手段から出力されるデータ列を入れ替えてデータバスに
出力するように構成したものである。

さらに補足すると、次のとおりである。

本発明は、制御手段に係るＣＰＵがキャラクタジェネレ
ータからドツトデータを読み出してビデオＲＡＭに格納
する際に、キャラクタジェネレータ側のデータの読出し
境界とビデオＲＡＭ側のデータ書込み境界とが一致して
るときには、そのままデータを格納し、境界がデータ幅
の半分ずれてり いるときには、ずれた半分のデー〆を一時的にＦＩＦＯ
等の記憶手段に保持すると同時に、以前に保持された半
分のデータと記憶手段に保持されない半５ど一夕とを合
成してビデオＲＡＭに格納することにより、処理の高速
化を実現するようにしたものである。

〔発明の実施例〕

本発明に係る表示装置の実施例を、各図を参照して説明
する。

第１図は、本発明の一実施例に係る表示装置のブロック
図、第２図は、その文字フォントの展開を説明するため
の説明図、第３図は、従来方式による処理フローチャー
ト、第４図は、本実施例による処理フローチャート、第
５図は、ＦＩＦＯのデータ入出力を示すタイミングチャ
ートである。

すなわち、まず、本実施例の回路構成を示すブロック図
である第１図において、１０は文字フォントのドツトデ
ータを記憶したキャラクタジェネレータに係るＣＧＲＯ
Ｍであり、入力されるアドレスに従って８ビット幅の概
当するデータが出力される。

２０は、表示画像をビットマツプ方式として記憶するリ
ード／ライト可能なビデオＲＡＭである。

ビデオＲＡＭ２０内のデータは、図示省略した表示制御
回路によってシーケンシャルに読出され、ＣＲＴ画面等
に画像として表示される。

３０は、セレクト信号により、８ビツトのＡ入力あるい
はＢ入力のいずれか一方の入力データを選択して出力す
るデータセレクタである。

５０は、ＣＧＲＯＭ　１０から読出された８ビツトデー
タのうち、下位４ピッド幅のデータを一時記憶する記憶
手段に係るＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　
Ｏｕｔメモリ）である。

また、４０は、全体の制御を行う制御手段に係るＣＰＵ
である。

ここで、ＣＰＵ４０が、データセレクタ３０のＡ入力を
通してＣＧＲＯＭ　１０のデータをリードした場合には
、ＣＰＵ４０が得るデータは、ＣＧＲＯＭｌｏの出力デ
ータと同一であるが、Ｂ入力を通してリードした場合に
は、ＣＰＵ４０が得るデータは、データ位４ビット幅分
がＦＩＦＯ５０の出力データとなり、下位４ビツトが幅
分がＣＧＲＯＭ　１０の下位ビット幅のデータとなる。

また、ＣＰＵ４０がＣＧＲＯＭ　１０にリード動作を行
うと＄、　ＣＧＲＯＭ　１０に対しリード指示がされる
と同時に、ＦＩＦＯ５０に対してリード指示とライト指
示とがされる。そのため、ＦＩＦＯ５５０から、既に記
憶していたデータセレクタ３０のＢ入力に供給されると
同時に、　ＣＧＲＯＭ　１０から読み出される下位デー
タがＦＩＦＯ５０に新たに格納される。

がも ｃｐｕ４ｏｇ、ビデオＲＡＭ２０に供給されるビットマ
スク信号は、ＣＰＵ４０からビデオＲＡＭ２０にデータ
をライトする際に、８ビツトすべてのデータをライトす
るか、あるいは上位４ビツトだけライトするのか、ある
いは上位４ビツトだけライトするのかを指定するための
信号である。

次に、第２図から第４図を用いて、２４Ｘ２４ドツト構
成の文字のドツトデータを、ビデオＲＡに２０に展開す
ることを例にとって、前記第１図の構成図の動作を説明
する。

まず、文字フォントパターンは、横方向３バイト幅、縦
方向２４ラスタの構成をとり、ラスタ方向に連続アドレ
スとなるように、ＣＧＲＯＭ　１０にあらかじめ格納し
ておくものである。

２４Ｘ２４ドツトサイズの文字を全角文字といい、横方
向が全角文字の半分１２　Ｘ　Ｊ−２ドツトサイズの文
字は半角文字と呼ばれる。

半角文字は、横方向が１２ドツト（＝１．５　バイト）
と、文字幅がバイト単位で割り切れないため、ＣＰＵ４
０は、データを単純にバイト単位で扱うことができない
。たとえば、第２図に示すように、半角文字の次に来る
全角文字は、データ格納をバイト書込み境界から４ビツ
ト幅だけずらし力ゞ゛ て行う必要１ある。

従来構成に係るものにおいては、さきの第１図において
、そのＦＩＦＯ５０とデータセレクタ３０とに関連する
一連の構成を欠如し、　ＣＧＲＯＭ　１０に相当するも
のから、直接出力データがデータバスに出力されるよう
になっていたものである。

これに従って、従来は、第２図に示すＣ０８０８図の２
４Ｘ２４ドツト構成の文字フォントを、第２図のビデオ
ＲＡＭの図に示したバイト書込み境界から、図示４ビッ
ト幅ずらして書込む場合、第３図に示すように、１ラス
タ当り６回のＣＧＲＯＭ読出しと６回のビデオＲＡＭ書
込みの合計１２回のメモリアクセスが必要であるので、
上記文字フォント１文字当り全体では１２Ｘ２４＝２８
８回のメモリアクセスを必要とし、高速に文字を展開し
なければならない場合の問題点となっていた。

すなおち、第３図に詳示するように、■第２図のＣ０８
０８図のＡＢ　（ＡとＢ）列のリード、■第２とＯとを
行うものである。

この結果により、さきに述べた計１２回のメモリアクセ
ス、全体では２８８回を必要とするにいたるものである
。

しかして、上記のようなバイト書込み境界から４ビツト
幅だけずれたデータの書込みをする場合、本実施例では
、ＣＧＲＯＭ　１０のデータリードサイクルにおいて、
下位４ビツトデータをＦＩＦＯ５０に１列分一時記憶し
ておき、次の列のＣＧＲＯＭ　１０のデータリードサイ
クルにおいて、ＣＧＲＯＭ　１０の上位４ビツトデータ
と前に保持した下位４ビツトデータとを合成してバイト
データとし、ビデオＲＡＭ２０への書込みデータとする
ものである。

二こで、データの合成は、データセレクタ３０のＢ入力
を通して行われるので１合成される１バイトデータは、
ＣＧＲＯＭ　１０の下位４ビツトが上位となり、上位４
ビツトが下位となる、入れ替えたデータとなる。

さぎの第２図においてＢＣ列のバイト幅データを書込む
場合を例にとって、第４＠により説明する。

まず、ＣＰＵ４０がＡ列をビデオＲＡＭ２０に書き込む
ために、　ＣＧＲＯＭ　１０からＡＢ列のデータを読み
出す（第４図の■）と、Ｂ列のデータが次に、ＣＰＵ４
０がＣＧＲＯＮ　１０に対してＣＤ列のデータ読出しく
第４図の■）を指示すると、データセレクタ３０のＢ入
力を通して６列の４ビツトデータとＢ列の４ビツトデー
タとが合成された１バイトデータが読み出されると同時
に、Ｄ列のデータがＦＩＦＯ５０に記憶されていくもの
である。

その後、ＢＣ列のライト（■）を行うものである。

ＤＥ列の書込み操作も、ＢＣ列の書込み操作と同様に行
われる。

また、Ａ列およびＦ列のデータをビデオＲＡＭ２０にラ
イトする場合には、ビットマスク信号によって、書込み
対象外の領域へのライトを禁止して行うものである。

第５図は、ＣＰＵ４０がＣＧＲＯＭ　１０に対して、さ
きのＣＤ列のリード（第４図の■）の指示をした場合の
タイミングチャートを示すものであり、前述したところ
をチャートとして示したものである。

この方法によれば、第４図に示すように、メモリアクセ
ス回数を、１ラスタ当り３回のＣＧＲＯＭｌｏのリー□
ドと、４回のビデオＲＡＭ２０へのライトと、１回のＰ
ＩＦＯ５０からのリードとの、合計８回のメモリアクセ
スとなり１文字フォント−文享当り全体では８Ｘ２４＝
１９２のメモリアクセスに減らすことができ、大幅に処
理の高速化を図ることができるものである。

なお１本実施例においては、データの一時記憶手段にＦ
ＩＦＯを用いたが、文字フォントの縦方向、少なくとも
１列分を記憶できるものなら何でもよく、たとえば、ラ
ッチを多段に接続したものでもよい。

〔発明の効果〕

本発明によれば、簡単な回路構成により実現でき、しか
も読出したデータを保持しておくことにより、無駄なメ
モリアクセスを省くことができるので、ビットマツプ方
式のビデオＲＡＭへの文字フォントなどの展開が高速に
できるものであり、すぐれた効果を奏する発明というこ
とができる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る表示装置のブロック
図、第２図は、その文字のフォントの展開を説明するた
めの説明図、第３図は、従来方式による処理フローチャ
ート、第４図は１本実施例による処理フローチャート、
第５図はＦＩＦＯのデータ入出力を示すタイミングチャ
ートである。 １０　・ＣＧＲＯＭ　、　２０　・・・ビデ７ｒＲＡＭ
、３０−・・デー（ほか１名）・ｌ’ニー；Ｆ 荊２−図

Claims (1)

【特許請求の範囲】
1. １、文字フォントのドットデータを記憶しているキャラ
   クタジェネレータと、表示画像をビットマップ方式で記
   憶するビデオＲＡＭと、全体の制御を行う制御手段とよ
   りなり、前記制御手段からのリード指令によりデータバ
   スに上記キャラクタジェネレータからドットデータを読
   出し、また、同制御手段からのライト指令による前記デ
   ータバスから上記ビデオＲＡＭに表示画像データを格納
   するようにした表示装置において、上記キャラクタジェ
   ネレータからラスタ方向に順次読出させるデータ列を、
   上位データ列と下位データ列とに２分割し、その２分割
   された片側のデータ列は、上記データバスに直接出力さ
   れ、別の側のデータ列は、少なくとも１列分のデータを
   保持できる記憶手段を介して上記データバスに出力され
   るように構成し、上記リード指令により保持されている
   順番に前記記憶手段に順次データバスに順次データの読
   出しを行うと同時に、上記キャラクタジェネレータから
   前記記憶手段に順次データの書込みを行い、上記の直接
   出力されるデータ列と前記記憶手段から出力されるデー
   タ列とを入れ替えてデータバスに出力するように構成し
   たことを特徴とする表示装置。