JPS6260306A - Pwm drive circuit - Google Patents

Pwm drive circuit

Info

Publication number
JPS6260306A
JPS6260306A JP60200016A JP20001685A JPS6260306A JP S6260306 A JPS6260306 A JP S6260306A JP 60200016 A JP60200016 A JP 60200016A JP 20001685 A JP20001685 A JP 20001685A JP S6260306 A JPS6260306 A JP S6260306A
Authority
JP
Japan
Prior art keywords
pwm
gain
load
pwm signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60200016A
Other languages
Japanese (ja)
Inventor
Akihiko Enomoto
昭彦 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60200016A priority Critical patent/JPS6260306A/en
Publication of JPS6260306A publication Critical patent/JPS6260306A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the required dynamic range by using a PWM signal driving a load with a higher gain at a low input drive and a lower power voltage while applying a duty ratio having a longer on-period. CONSTITUTION:An analog input signal fed to an input terminal IN is fed to a variable gain circuit 11 such as an attenuator and fed to an input voltage level detection circuit 12. A gain in response to the level is given and fed to a PWM modulation circuit 14. The PWM signal is subjected to power amplification by a PWM-BTL (balanced transless) driver 16 to drive a load 17. When the level of an analog input signal is more lower, the gain is increased more, that is, the attenuation is decreased and the power voltage is lowered so as to lower the peak value of the PWM signal at that time. Thus, the duty ratio having a longer ON period is given as the PWM signal equivalently. As a result, the efficiency driving the load is improved.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は例えばCDプレイヤの各種の駆動部を駆動す
るのに好適する瀧ドライ!回路に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention is directed to a Taki Dry! Regarding circuits.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

周知のように、CDプレイヤにおいてはフォーカス/ト
ラッキング用アクチュエータ、ビ、クア、プ送シモータ
およびディスクモータ等の各種の駆動部が存在している
。そして、これらの各種の駆動部を駆動する駆動回路と
しては、一般にPWM (/臂ルス幅変v!4)ドライ
ブ回路が用いられている。
As is well known, a CD player includes various drive units such as a focus/tracking actuator, a vi, qua, push motor, and a disc motor. As a drive circuit for driving these various drive units, a PWM (/arm width variation v!4) drive circuit is generally used.

ところで、瀧ドライブ回路で上述のような各種の駆動部
の如き負荷を駆動する際において、その駆動波形の有効
電圧はPWM信号のDC成分のみとなり、その他の高調
波成分は全て無効電圧となる。そして、上述の有効電圧
はPWM信号のオン期間が長い程大きくなシ、従って電
力から運動エネルギーへの変換効率も高くなる。
By the way, when a waterfall drive circuit drives a load such as the various drive units described above, the effective voltage of the drive waveform is only the DC component of the PWM signal, and all other harmonic components become invalid voltages. The longer the on period of the PWM signal is, the greater the above-mentioned effective voltage becomes, and therefore the efficiency of conversion from electric power to kinetic energy becomes higher.

第4図(a) e (b)は同じ有効電圧を持ってはい
るが波高値の異なる2種類の開信号を示している。すな
わち、(、)は(b)よシも高調波成分を多く含んでい
ると共にオン期間も短かいため、負荷を動かす効率が悪
くなる。
FIGS. 4(a) and 4(b) show two types of open signals having the same effective voltage but different peak values. That is, since (,) contains more harmonic components than (b) and also has a shorter on period, the efficiency of moving the load becomes worse.

しかるに、一般忙瀧ドライブ回路は、画信号の波高値電
圧を使用する電源電圧値で決まるクリップレベルとして
いるために、どうしてもりwM信号のデユーティ比が小
さいところつまジオン期間が短かいところで負荷を駆動
するように動作しているので、上述したように負荷を動
かす効率が悪くなってしまうという問題を有していた。
However, in general drive circuits, since the peak voltage of the image signal is set to the clip level determined by the power supply voltage value used, it is inevitable to drive the load where the duty ratio of the wM signal is small, or where the peak period is short. Therefore, as mentioned above, there was a problem in that the efficiency of moving the load deteriorated.

すなわち、この原因は、ドライブ回路としてのダイナミ
ックレンジを確保するために、使用する電源電圧値が通
常の駆動時にはそれ程必要でないにもかかわらず、特殊
な条件における駆動時を考慮してかなり高い値に選定さ
れているためである。これによって、電源利用効率が悪
くなると共に、消費電力の増大を招いてしまうという問
題もあった。
In other words, the reason for this is that in order to ensure the dynamic range of the drive circuit, the power supply voltage used is not so necessary during normal driving, but it is increased to a considerably high value in consideration of driving under special conditions. This is because it has been selected. This poses a problem in that power usage efficiency deteriorates and power consumption increases.

〔発明の概要〕[Summary of the invention]

すなわち、この発明による溝ドライブ回路は、アナログ
入力信号を溝信号に変換する第1の手段と、この第1の
手段による画信号を電力増幅する第2の手段と、前記第
1の手段による変換前のアナログ入力信号のレベルを複
数のレベルに弁別して検出するかまえは変換後のPWM
信号のデユーティ比を複数の範凹に弁別して検出する第
3の手段と、この第3の手段による検出出力に応じて前
記第2の手段に供給する電源電圧値を前記第1の手段に
よる画信号のデユーティ比が常時オン期間の長くなる方
向に切換制御する第4の手段と、前記第3の手段による
検出出力に応じて前記第1の手段による変換前のアナロ
グ入力信号の利得を前記第4の手段による電源電圧の切
換えKよって生じる利得変化を補償する方向に可変制御
する第5の手段とを具備してなることを特徴としている
・〔発明の目的〕 そこで、この発明は以上のような点に鑑みてなされたも
ので、負荷を高効率で駆動し得ると共に、必要なダイナ
ミックレンジを確保し得るように改良した極めて良好な
PWMド2イツ回路を提供することを目的としている。
That is, the groove drive circuit according to the present invention includes a first means for converting an analog input signal into a groove signal, a second means for power amplifying the image signal produced by the first means, and a first means for converting an analog input signal into a groove signal. The PWM after conversion is used to distinguish and detect the level of the previous analog input signal into multiple levels.
a third means for detecting the duty ratio of the signal by discriminating it into a plurality of ranges; and a power supply voltage value to be supplied to the second means according to the detection output by the third means, which is determined by the first means. fourth means for switching and controlling the duty ratio of the signal in a direction in which the always-on period becomes longer; The present invention is characterized by comprising a fifth means for variable control in a direction to compensate for the gain change caused by the switching K of the power supply voltage by the means of 4. The purpose of this invention is to provide an extremely good PWM German circuit which is improved so as to be able to drive a load with high efficiency and ensure the necessary dynamic range.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照してこの発明の一実施例につき詳細に説
明する。
An embodiment of the present invention will be described in detail below with reference to the drawings.

すなわち、入力端(IN) K印加されるアナログ入力
信号はアッテネエターの如き可変利得回路1ノに供給さ
れると共に、入力電圧レベル検出回路12に供給される
。この入力電圧レベル検出回路12は上記アナログ入力
信号のレベルを順次に増大するレベルL1 # L2・
・・Lnにレベル弁別して検出するもので、その検出出
力は上記可変利得回路11に対しその利得を可変制御す
るために供給されると共に、電源切換スイッチs′w1
に対しそのポジションを切換制御するために供給される
That is, an analog input signal applied to an input terminal (IN) is supplied to a variable gain circuit 1 such as an attenuator, and is also supplied to an input voltage level detection circuit 12. This input voltage level detection circuit 12 sequentially increases the level of the analog input signal from level L1 to level L2.
... Ln is level-discriminated and detected, and its detection output is supplied to the variable gain circuit 11 for variable control of its gain, and is also supplied to the power selector switch s'w1.
is supplied to switch and control its position.

ここで、電源切換スイッチSW1の各ポジションには順
次に増大する電圧v1.v2・・・vnを供給可能な電
源131・、132“・・・13nが接続されている。
Here, each position of the power supply selector switch SW1 has a voltage v1. Power supplies 131, 132", . . . , 13n capable of supplying voltages v2, . . . , vn are connected.

そして、上記アナログ入力信号は可変利得回路11でも
って、入力電圧レベル検出回路12からの検出出力によ
り、そのときのレベルに応じた利得が与えられてpwm
変調回路14に供給される。この溝変換回路14はかか
る利得制御がなされたアナログ入力信号を基準電圧用三
角波発生回路15からの基準電圧用三角波(のこぎ9波
を含む)と比較して画信号に変換する。このPWM信号
はPWM −BTL、 (バランスドトランスレス)ド
ライバ16により電力増幅されて負荷17を駆動するの
く供せられる。
Then, the analog input signal is given a gain according to the level at that time by the variable gain circuit 11 based on the detection output from the input voltage level detection circuit 12.
The signal is supplied to the modulation circuit 14. This groove conversion circuit 14 compares the gain-controlled analog input signal with a reference voltage triangular wave (including nine sawtooth waves) from a reference voltage triangular wave generation circuit 15 and converts it into an image signal. This PWM signal is power amplified by a PWM-BTL (balanced transformerless) driver 16 and provided to drive a load 17 .

ところで、この場合、 PWM −BTLドライバ16
には、上述の如く電源切換スイッチsw1によフ切換制
御される電源131’ 、 13□゛・・・13nから
、第2図に示すようにそのときのアナログ入力信号レベ
ルに応じた電圧v1 、 v2・・・vnのいずれかが
駆動電源電圧として供給されている。
By the way, in this case, the PWM-BTL driver 16
As shown in FIG. 2, from the power supplies 131', 13□゛...13n whose switching is controlled by the power supply changeover switch sw1 as described above, voltages v1, Any one of v2...vn is supplied as a drive power supply voltage.

これによりて、PWM −BTLドライバ16はそのと
きのアナログ入力信号レベルに応じた電源電圧に決まる
クリ、プレベルを波高値とした匹M信号で負荷17を駆
動するようになる。これは、取シも直さず、アナログ入
力信号のレベルが如何なるレベルを取る場合でも、負荷
17を駆動する画信号はそのデユーティ比がオン期間の
長い状態として使用されることになるので、負荷を駆動
する効率が改善されることを意味している。
As a result, the PWM-BTL driver 16 drives the load 17 with the signal M whose peak value is the level determined by the power supply voltage corresponding to the analog input signal level at that time. This means that no matter what the level of the analog input signal is, the image signal that drives the load 17 will be used as if its duty ratio is long on period. This means that driving efficiency is improved.

つt、b、具体的には、アナログ入力信号のレベルが低
いとき程、利得を大にすなわちア、テネエート量を小に
すると共に電源電圧を低くして、そのときの画信号の波
高値を低くすることによシ、等制約にそのときの画信号
としてデー−ティ比がオン期間の長いものとしているか
らである。なお、アナログ入力信号のレベルが高くなる
につれて電源電圧を高くするが、その際レベルが高くな
る分だけ利得を小にすなわちアッテネエート量を大にし
て、電源電圧の変動による系全体としての利得の変化を
補償している。
Specifically, when the level of the analog input signal is low, the gain is increased, i.e., the tenate amount is decreased, and the power supply voltage is lowered to reduce the peak value of the image signal at that time. This is because the image signal at that time is made to have a long on-period due to constraints such as lowering the value. Note that as the level of the analog input signal increases, the power supply voltage is increased, but at this time, the gain is decreased by the amount of the level, that is, the amount of attenuation is increased, and the change in the gain of the entire system due to fluctuations in the power supply voltage is is compensated for.

第3図は他の実施例を示すもので、第1図と同じ構成部
には同一符号を付してその説明を省略すると、この実施
例では第1図の入力電圧レベル検出回路12に代えて酒
変換回路14の後部設は九PWMデユーティ比検出回路
18の出力で可変利得回路11および電源切換スイッチ
SW1を制御するようになされている。この場合、圏デ
、−ティ比検出回路18は、検出するデユーティ比の動
作範囲別に対応させた電源131゜132 ・・・13
rsを選択するように電源切換スイッチsw1を切換制
御し、それと同時に可変利得回路1ノの利得を制御する
如くなされているものとする。
FIG. 3 shows another embodiment, and the same components as in FIG. 1 are given the same reference numerals and their explanations are omitted. The rear part of the liquor converting circuit 14 is configured to control the variable gain circuit 11 and the power changeover switch SW1 with the output of the nine PWM duty ratio detection circuit 18. In this case, the range D, -T ratio detection circuit 18 uses power supplies 131, 132, . . . 13 corresponding to the operating range of the duty ratio to be detected.
It is assumed that the power source selector switch sw1 is controlled to select rs and, at the same time, the gain of the variable gain circuit 1 is controlled.

また、第3図の実施例では使用機器に特有な状態の検出
回路Z 91’ 、 192・・・・の出力でも可変利
得回路11および電源切換スイッチSW1を切換制御し
得る如くなされている。ここで、上述の検出回路191
.I 、 192.・・・としては使用機器が例えばC
D7’レイヤの場合、次のような状態を検出するものが
挙げられる。
Further, in the embodiment shown in FIG. 3, the variable gain circuit 11 and the power source selector switch SW1 can be controlled by the outputs of the detection circuits Z 91', 192, . . . in a state specific to the equipment used. Here, the above-mentioned detection circuit 191
.. I, 192. For example, if the device used is C
In the case of the D7' layer, the following states can be detected.

■ サーチ時に各負荷を駆動するドライバのダイナミッ
クレンジを拡大することが必要になりたとき。
■ When it becomes necessary to expand the dynamic range of the driver that drives each load during a search.

■ 振動によりドライバのダイナミックレンジを拡大す
ることが必要になったとき。
■ When it becomes necessary to expand the driver's dynamic range due to vibration.

■ ピックアップ送シモータ、ディスクモータを高速で
動作させるとき。
■ When operating the pickup feed motor or disc motor at high speed.

■ CLVサーボ用RAMがオーバーフロー、アンダー
フローになシそうになりたとき(ディスクモータ用ドラ
イバのダイナミックレンジを拡大することが必要になっ
たとき)。
■ When the CLV servo RAM is about to overflow or underflow (when it becomes necessary to expand the dynamic range of the disk motor driver).

そして、以上のような瀧ドライブ回路によれば、通常の
低入力駆動時には高い利得および低い電源電圧で動作さ
せることによシ、負荷を駆動する画信号をオン期間の長
いデユーティ比で使用することができるから、負荷を駆
動す する効率を改善することができると共に、電源利
用率の向上ならびに低消費電力化を図ることができる。
According to the Taki drive circuit described above, by operating with a high gain and a low power supply voltage during normal low input driving, the image signal that drives the load can be used at a duty ratio with a long on period. As a result, it is possible to improve the efficiency of driving the load, improve the power supply utilization rate, and reduce power consumption.

しかも、大入力時等の特殊な駆動時に備えて、電源電圧
を高く且つ利得を低くして動作させる如くして必要なダ
イナミ、りを確保することができるので、特にCD″j
ルイヤに適用した場合に上述の利点に加えてサーチ動作
等のトリ、クプレイを確実に行なうことが可能となる如
くすこぶる好都合なものである。
Moreover, in preparation for special driving situations such as when a large input is required, the necessary dynamics can be secured by operating the power supply voltage at a high voltage and the gain at a low level.
When applied to a router, in addition to the above-mentioned advantages, the present invention is very convenient as it enables reliable search and playback operations.

なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
It goes without saying that the present invention is not limited to the embodiments described above and illustrated, and that various modifications and applications can be made without departing from the gist of the invention.

〔発明の効果〕〔Effect of the invention〕

従って、以上詳述したようKこの発明によれば、負荷を
高効率で駆動し得ると共に、必要なダイナミックレンジ
を確保し得るように改良した極めて良好な瀧ドライナ回
路を提供することが可能となる。
Therefore, as detailed above, according to the present invention, it is possible to provide an extremely good liner circuit that is improved so as to be able to drive a load with high efficiency and ensure the necessary dynamic range. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係る田ドライブ回路の一実施例を示
す構成図、第2図は第1図の動作を説明するための波形
図、第3図は他の実施例を示す構成図、第4図(a) 
# (b)はPWM信号による負荷駆動効率を説明する
ための波形図である・IN・・・アナログ信号入力端、
11・・・可変利得回路(アッテネエータ)、12・・
・入力電圧レベル検出回路、swl・・・電源切換スイ
ッチ、131.1.92・・・13n・・・電源、14
・・・瀧変換回路、15・・・基準電圧用三角波発生回
路、16・・・PWM −BTLドライバ、17・・・
負荷、18・・・瀧デ、−ティ比検出回路。 出願人代理人 弁理士 鈴 江 武 彦z 第1図 第2図 第3図
FIG. 1 is a configuration diagram showing one embodiment of the field drive circuit according to the present invention, FIG. 2 is a waveform diagram for explaining the operation of FIG. 1, and FIG. 3 is a configuration diagram showing another embodiment. Figure 4(a)
# (b) is a waveform diagram for explaining load drive efficiency by PWM signal. IN...analog signal input terminal;
11... Variable gain circuit (attenuator), 12...
・Input voltage level detection circuit, swl...power supply changeover switch, 131.1.92...13n...power supply, 14
... Waterfall conversion circuit, 15 ... Triangular wave generation circuit for reference voltage, 16 ... PWM-BTL driver, 17 ...
Load, 18...Takide, -T ratio detection circuit. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] アナログ入力信号をPWM信号に変換する第1の手段と
、この第1の手段によるPWM信号を電力増幅する第2
の手段と、前記第1の手段による変換前のアナログ入力
信号のレベルを複数のレベルに弁別して検出するかまた
は変換後のPWM信号のデューティ比を複数の範囲に弁
別して検出する第3の手段と、この第3の手段による検
出出力に応じて前記第2の手段に供給する電源電圧値を
前記第1の手段によるPWM信号のデューティ比が常時
オン期間の長くなる方向に切換制御する第4の手段と、
前記第3の手段による検出出力に応じて前記第1の手段
による変換前のアナログ入力信号の利得を前記第4の手
段による電源電圧の切換えによって生じる利得変化を補
償する方向に可変制御する第5の手段とを具備してなる
ことを特徴とするPWMドライブ回路。
a first means for converting an analog input signal into a PWM signal; and a second means for power amplifying the PWM signal produced by the first means.
and third means for detecting the level of the analog input signal before conversion by the first means by distinguishing it into a plurality of levels, or by discriminating and detecting the duty ratio of the PWM signal after conversion into a plurality of ranges. and a fourth means for switching and controlling the power supply voltage value supplied to the second means in accordance with the detection output by the third means in a direction in which the duty ratio of the PWM signal by the first means becomes longer at all times. and the means of
a fifth means for variably controlling the gain of the analog input signal before conversion by the first means in accordance with the detection output by the third means in a direction that compensates for a gain change caused by switching the power supply voltage by the fourth means; A PWM drive circuit characterized by comprising: means.
JP60200016A 1985-09-10 1985-09-10 Pwm drive circuit Pending JPS6260306A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60200016A JPS6260306A (en) 1985-09-10 1985-09-10 Pwm drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60200016A JPS6260306A (en) 1985-09-10 1985-09-10 Pwm drive circuit

Publications (1)

Publication Number Publication Date
JPS6260306A true JPS6260306A (en) 1987-03-17

Family

ID=16417398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60200016A Pending JPS6260306A (en) 1985-09-10 1985-09-10 Pwm drive circuit

Country Status (1)

Country Link
JP (1) JPS6260306A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007660A (en) * 1999-06-22 2001-01-12 Advantest Corp Analog signal processing circuit, a/d converter, semiconductor device test unit and oscilloscope
JP2002530000A (en) * 1998-11-12 2002-09-10 ラリー キアン Multiple reference, high precision switching amplifier
US6526094B1 (en) 1997-12-01 2003-02-25 Nec Corporation PWM Circuit
JP2005192067A (en) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd Audio amplifier
JP2005253216A (en) * 2004-03-04 2005-09-15 Sanyo Electric Co Ltd Motor drive circuit
JP2006238256A (en) * 2005-02-28 2006-09-07 Pioneer Electronic Corp Amplifying apparatus
JP2007124624A (en) * 2005-09-28 2007-05-17 Yamaha Corp Class-d amplifier
WO2008105072A1 (en) * 2007-02-27 2008-09-04 Panasonic Corporation Transmitter
JP2011041223A (en) * 2009-08-18 2011-02-24 Advantest Corp Power supply, testing device, and control method
JP2011077979A (en) * 2009-10-01 2011-04-14 Nec Corp Radio communication device and radio communication method
JP2011097249A (en) * 2009-10-28 2011-05-12 Nec Corp Amplifier and method of controlling the same
US7965140B2 (en) 2007-01-24 2011-06-21 Nec Corporation Power amplifier

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6526094B1 (en) 1997-12-01 2003-02-25 Nec Corporation PWM Circuit
JP2002530000A (en) * 1998-11-12 2002-09-10 ラリー キアン Multiple reference, high precision switching amplifier
JP2001007660A (en) * 1999-06-22 2001-01-12 Advantest Corp Analog signal processing circuit, a/d converter, semiconductor device test unit and oscilloscope
JP2005192067A (en) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd Audio amplifier
JP4511219B2 (en) * 2004-03-04 2010-07-28 三洋電機株式会社 Motor drive circuit
JP2005253216A (en) * 2004-03-04 2005-09-15 Sanyo Electric Co Ltd Motor drive circuit
JP2006238256A (en) * 2005-02-28 2006-09-07 Pioneer Electronic Corp Amplifying apparatus
JP2007124624A (en) * 2005-09-28 2007-05-17 Yamaha Corp Class-d amplifier
US7965140B2 (en) 2007-01-24 2011-06-21 Nec Corporation Power amplifier
WO2008105072A1 (en) * 2007-02-27 2008-09-04 Panasonic Corporation Transmitter
JP2011041223A (en) * 2009-08-18 2011-02-24 Advantest Corp Power supply, testing device, and control method
JP2011077979A (en) * 2009-10-01 2011-04-14 Nec Corp Radio communication device and radio communication method
JP2011097249A (en) * 2009-10-28 2011-05-12 Nec Corp Amplifier and method of controlling the same

Similar Documents

Publication Publication Date Title
JPS6260306A (en) Pwm drive circuit
EP1578011A4 (en) Power amplifying apparatus
JPH05883B2 (en)
WO2005036731A3 (en) Power conversion system
US20020024826A1 (en) PWM control circuit for DC-DC converter
US9667207B2 (en) Amplifier control apparatus
KR100377133B1 (en) A motor driving circuit using a pwm input signal
KR20220154805A (en) Common Mode Voltage Controller for Self-Boosting Push-Pull Amplifiers
CN110692194A (en) Class D amplifier and method of operation
JPS6139708A (en) Power supply voltage fluctuation correcting method in pulse width modulation amplifier
JP3413281B2 (en) Power amplifier circuit
US20060238160A1 (en) Drive apparatus
US20210391831A1 (en) Amplifier circuits
KR20030030468A (en) A motor control driving circuit
JP2564787Y2 (en) Power amplifier
JP3163408B2 (en) Audio signal power amplifier circuit and audio device using the same
JP3223048B2 (en) Audio signal power amplifier circuit and audio device using the same
KR100524949B1 (en) Optical signal converter and method for controlling amplification gain according to rotating speed of optical disc
JPH0426929A (en) Driving voltage generating circuit
JP2007159343A (en) Drive unit
JPH0782650B2 (en) Drive voltage generation circuit
KR100267999B1 (en) apparatus for control lingsled motor drive and method there of
JPH0526811Y2 (en)
KR100279121B1 (en) Method and apparatus for controlling rotation speed of spindle motor
JPH06152268A (en) Switching amplifier