JPS6256514B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は集積回路化に適した電子楽器のビブ
ラート信号発生装置に関する。 従来、電子楽器のビブラート信号発生装置とし
ては第１図に示すような回路が提案されている
（特願昭53−157009号、発明の名称「電子楽器の
ビブラート信号発生装置」）。この回路は発振器
OCから出力されるパルスをカウンタCUによつて
計数し、このカウンタCUの出力をデコーダDEに
よつてデコードすることにより、抵抗分圧回路
RVおよび電界効果トランジスタ（以下単にトラ
ンジスタという）TR１〜TRnからなるビブラー
ト変調波形メモリVWMのアドレス信号を形成
し、このアドレス信号によつてトランジスタTR
１〜TRnを順次オンにして変調波形メモリVWM
から所定の波形信号を読み出し、これをビブラー
ト信号VOとして発生するものである。この場
合、この回路においてはデイレイビブラート機能
（鍵が押下されてから所定時間遅延してビブラー
トをかける機能）を得るためにビブラート禁止制
御回路VICが設けられており、鍵が押下されてか
ら所定時間の間ビブラート信号VOの発生を禁止
するようになつている。すなわちビブラート禁止
制御回路VICは鍵が押下されていることを示すキ
ーオン信号KON（第２図ａ参照）を受入してこ
のキーオン信号KONの立上りに同期して立下
り、所定時間（TO）経過後に立上るビブラート
禁止制御信号VC（第２図ｂ参照）を出力し、こ
の信号VCを変調波形メモリVWMのトランジスタ
TRaよびTRbのゲートに加えるとともにこの信
号VCを反転した信号をトランジスタTRcおよび
TRdのゲートに加える。したがつて鍵が押下さ
れビブラート禁止制御信号VCが立下るとトラン
ジスタTRa，TRbはオフ、トランジスタTRc，
TRdはオンとなるので抵抗分圧回路RVのＡ点、
Ｂ点、Ｃ点の電位は全て−1/2Ｖとなつてビブラ
ート信号VOは振幅中心電位である−1/2Ｖとな
る。その後信号VCが立上るとトランジスタ
TRa，TRbはオン、トランジスタTRc，TRdは
オフとなり、コンデンサＣ１およびＣ２はそれぞ
れトランジスタTRaと抵抗Ｒ１、トランジスタ
TRbと抵抗Ｒ２を介してOVおよび−Ｖに充電さ
れる。この結果抵抗分圧回路RVのＡ点およびＣ
点の電位はそれぞれ−1/2ＶからOV、−1/2Ｖから
−Ｖに向つて除々に変化し、ビブラート信号VO
には抵抗Ｒ１とコンデンサＣ１により決定される
時定数および抵抗Ｒ２とコンデンサＣ２により決
定される時定数にしたがつて徐々に増大する振幅
エンベロープが付与される。このビブラート信号
VOの１例を示すと第２図ｃのようになる。 しかし上記従来の回路はコンデンサＣ１，Ｃ２
を有し、この回路を集積回路化する場合はこのコ
ンデンサＣ１，Ｃ２を外付けしなければならず完
全な集積回路化は困難であつた。 この発明は上述の点に鑑みてなされたもので、
デイレイビブラート機能を有するビブラート信号
発生回路を、コンデンサを全く用いずに構成し、
電子楽器のビブラート信号発生装置の完全集積回
路化を可能にすることを目的とする。 この発明では、所定のエンベロープ波形を記憶
するエンベロープ波形メモリを設け、このエンベ
ロープ波形メモリの出力によつてビブラート変調
波形を記憶する変調波形メモリの出力波形の振幅
を制御してビブラート信号に所定の振幅エンベロ
ープを付与するようにし、これによつてビブラー
ト信号に振幅エンベロープを付与するため従来用
いられていたコンデンサを省略している。 以下この発明を添付図面に示した一実施例を参
照して詳細に説明する。 第３図はこの発明に係わるビブラート信号発生
装置１０を用いた電子楽器の一例を示す。この電
子楽器は、各鍵の音高に対応する音源信号を発生
する音源回路１１、鍵盤（図示せず）の各鍵に対
応するキースイツチを有するキースイツチ回路１
２、音源回路１１から発生される音源信号のうち
押下鍵に対応する音源信号をキースイツチ回路の
出力に応じて選択する開閉回路１３、開閉回路１
３から開閉出力された音源信号に所望の音色を付
与する音色回路１４および音色回路１４の出力に
基づき楽音を発音するサウンドシステム１５を具
えている。キースイツチ回路１２からは、いずれ
かの鍵が押下されていれば“１”となり、全ての
鍵が離鍵されると“０”になるキーオン信号
KONが出力され、このキーオン信号KONはビブ
ラート信号発生装置１０に加えられる。 ビブラート信号発生装置１０は、デイレイビブ
ラート機能選択スイツチ１、デイレイビブラート
機能のためのエンベロープ波形を記憶するエンベ
ロープ波形メモリ２、このエンベロープ波形メモ
リ２をアドレスするアドレスジエネレータ３、ビ
ブラート変調波形に対応する波形を記憶する変調
波形メモリ４、この変調波形メモリ４をアドレス
するアドレスジエネレータ５、アドレスジエネレ
ータ３および５にクロツクパルスCKを供給する
クロツク発振器６、キースイツチ回路１２から加
えられるキーオン信号KONの立上り微分をとる
微分回路７、を具えている。デイレイビブラート
機能選択スイツチ１がオンのときにはアドレスジ
エネレータ３を微分回路７の出力によつて初期状
態にリセツトし、これによつてエンベロープ波形
メモリ２からのエンベロープ波形読み出し動作を
鍵の押下時点に同期して開始させ、このエンベロ
ープ波形メモリ２から出力されるエンベロープ波
形によつて変調波形メモリ４からの読み出し波形
に所定の振幅エンベロープを付与し、デイレイビ
ブラート機能のためのビブラート信号VOを発生
する。このデイレイビブラート機能のためのビブ
ラート信号VOは鍵の押下時点から所定時間遅延
して所定のエンベロープ波形にしたがつてその振
幅が立上る所定周波数の信号である。 またデイレイビブラート機能選択スイツチ１が
オフのときには、エンベロープ波形メモリ２に記
憶されているエンベロープ波形のうち最大値に対
応するアドレスをアドレスジエネレータ３によつ
て常時指定するようにし、これによつて変調波形
メモリ４からノーマルビブラート機能のためのビ
ブラート信号VOを発生させる。このノーマルビ
ブラート機能のためのビブラート信号VOは鍵の
押下時点に影響されない所定振幅、所定周波数の
信号である。 ビブラート信号発生装置１０から発生されたビ
ブラート信号VOは音源回路１１に加えられ、こ
の音源回路１１から発生される音源信号はこのビ
ブラート信号VOに応じて周波数変調される。し
たがつてデイレイビブラート機能選択スイツチ１
がオンのときには鍵の押下後所定時間遅延してビ
ブラートが徐々にかかるデイレイビブラート効果
の付与された楽音がサウンドシステム１５から発
音され、デイレイビブラート機能選択スイツチ１
がオフのときにはノーマルビブラート効果の付与
された楽音がサウンドシステム１５から発音され
る。 第４図は第３図に示したビブラート信号発生装
置１０の詳細回路例を示したものである。 まずデイレイビブラート機能選択スイツチ１が
オンでデイレイビブラート機能が選択されている
場合における第４図の回路の動作を説明する。鍵
の押下によりキースイツチ回路１２（第３図）か
らキーオン信号KONが生じると、この信号KON
は微分回路７で立上り微分がとられ信号KON′と
してアンド回路Ａ１に加えられる。アンド回路Ａ
１は他の入力にデイレイビブラート機能選択スイ
ツチ１の出力が加えられている。ところでこの場
合デイレイビブラート機能選択スイツチ１はオン
であり、デイレイビブラート機能選択スイツチ１
の出力は“１”であるのでアンド回路Ａ１は動作
可能になつており、微分回路７から出力される信
号KON′はこのアンド回路Ａ１を介して分周器３
１のリセツト端子Ｒおよびカウンタ３２の各ビツ
トのリセツト端子Ｒに加えられ、またオア回路
OR１を介してデイレイフリツプフロツプ３３に
加えられる。 分周器３１はクロツクパルス発振器６から発振
されるクロツクパルスCKを受入し、これを分周
してカウンタ３２のカウント入力Tiに加える。
ここでクロツクパルスCKとして例えば周期
4.5msec.のものを用い、分周器３１として1/36分
周器を用いればカウンタ３２には周期4.5×10^-3
×36＝0.162（sec）のパルスが加えられる。 したがつて鍵の押下時点において分周器３１が
リセツトされるとともにカウンタ３２の全ビツト
の内容が“０”にリセツトされ、続いてカウンタ
３２は分周器３１の出力パルス（周期0.162sec.
）に同期してカウントアツプする。この様子をタ
イミングチヤートに示すと第５図ａ，ｂ，ｃのよ
うになる。すなわち第５図ａはキースイツチ回路
１２（第３図）から出力されるキーオン信号
KONを示し、第５図ｂはこのキーオン信号KON
の立上り微分をとつた微分回路７の出力信号
KON′を示し、第５図ｃはカウンタ３２の各ビツ
トの出力Ｑ１，Ｑ２，Ｑ３を示している。 またデイレイフリツプフロツプ３３はその出力
をアンド回路Ａ２、オア回路OR１を介してその
入力に帰還することにより、記憶回路を構成して
いるので、オア回路OR１を介してデイレイフリ
ツプフロツプ３３に加えられた信号KON′はこの
デイレイフリツプフロツプ３３に記憶される。 カウンタ３２の各ビツトの出力Ｑ１，Ｑ２、Ｑ
３はアンド回路Ａ３〜Ａ１３からなるデコーダ３
４に加えられる。デコーダ３４はカウンタ３２の
出力Ｑ１，Ｑ２，Ｑ３をエンベロープ波形メモリ
２に対するアドレス指定信号に変換するために該
出力Ｑ１，Ｑ２，Ｑ３をデコードする。ここでア
ンド回路Ａ３〜Ａ１２にはオア回路ORIの出力す
なわちデイレイフリツプフロツプに記憶された信
号“１”がライン３５を介して加えられており、
アンド回路Ａ３〜Ａ１２は動作可能になつてい
る。デコーダ３４の出力（アンド回路Ａ３〜Ａ１
３の出力）をカウンタ３２の出力Ｑ１，Ｑ２，Ｑ
３との関係のもとに表に示すと第１表のようにな
る。

【表】

【表】 第１表から明らかなようにカウンタ３２の出力
Ｑ１，Ｑ２，Ｑ３が“000”（10進数で「０」）の
ときはアンド回路Ａ７およびＡ８のみのアンド条
件が成立してアンド回路Ａ７およびＡ８から信号
“１”が出力され、カウンタ３２の出力Ｑ１，Ｑ
２，Ｑ３が“100”（10進数で「１」）になるとア
ンド回路Ａ６およびＡ９から信号“１”が出力さ
れ、同様にカウンタ３２の出力Ｑ１，Ｑ２，Ｑ３
で示される計数値の増加にしたがつてアンド回路
Ａ５，Ａ１０→Ａ４，Ａ１１→Ａ３，Ａ１２から
順次信号“１”が出力される。そしてカウンタ３
２の出力Ｑ１，Ｑ２，Ｑ３が“101”（10進数で
「５」）になるとアンド回路Ａ１３のアンド条件が
成立し、アンド回路Ａ１３から信号“１”が出力
される。このアンド回路Ａ１３の出力“１”はノ
ア回路NR１を介してアンド回路Ａ２に加えられ
る。これによりアンド回路Ａ２は不動作になつて
デイレイフリツプフロツプ３３の記憶はクリアさ
れ、ライン３５の信号は“０”となる。ライン３
５の信号が“０”となるとアンド回路Ａ３〜Ａ１
２は全て不動作となり、以後信号“１”は生じな
い。なお第５図ｄおよびｅはこのライン３５の信
号およびアンド回路Ａ１３の出力を示したもので
ある。 エンベロープ波形メモリ２は一端を接地し、他
端を電極−Ｖに接続した抵抗分圧回路２０および
各分圧点の電圧を取り出すためのトランジスタ
TR２１〜TR３２を具えており、トランジスタ
TR２２〜TR３１のゲートにはデコーダ３４のア
ンド回路Ａ３〜Ａ１２の出力がそれぞれ加えられ
トランジスタTR２１，TR３２のゲートにはライ
ン３５の信号をインバータIN１で反転した信号
が加えられている。そしてトランジスタTR２１
〜TR２６のドレイン側はそれぞれ共通接続され
てライン２０１に導かれ、トランジスタTR２７
〜TR３２のドレイン側はそれぞれ共通接続され
てライン２０２に導かれる。したがつて鍵が未だ
押下されていないとき、すなわちデイレイフリツ
プフロツプ３３に未だ信号KON′が記憶されてい
ず、ライン３５に信号“０”が生じているときに
はトランジスタTR２１およびTR３２のみがオン
し、ライン２０１には接地レベルの信号が生じ、
ライン２０２には電位−Ｖが生じている。鍵が押
下されると、カウンタ３２の出力Ｑ１，Ｑ２，Ｑ
３は“000”にリセツトされるとともにデイレイ
フリツプフロツプ３３に記号“１”が記憶され、
ライン３５の信号は“１”となるので、まずデコ
ーダ３４のアンド回路Ａ７およびＡ８から信号
“１”が出力され、これによつてトランジスタTR
２６，TR２７がオンになる。トランジスタTR２
６，TR２７のソース側はいずれも抵抗分圧回路
２０の中点、すなわち電位−1/2Ｖの点に接続さ
れているので、ライン２０１，２０２の電位はい
ずれも−1/2Ｖとなる。続いてカウンタ３２の出
力Ｑ１，Ｑ２，Ｑ３が“100”となるとアンド回
路Ａ６およびＡ９から信号“１”が生じ、これに
よつてトランジスタTR２５およびTR２８がオン
になり、以下同様にカウンタ３２の計数値（出力
Ｑ１，Ｑ２，Ｑ３の値）が増加するにしたがつて
トランジスタTR２４およびTR２９，TR２３お
よびTR３０、TR２２およびTR３１が順次オン
になり、ライン２０１には接地電位に向つて順次
増加する電位が現われ、ライン２０２には一Ｖに
向つて順次減少する電位が現われる。そしてカウ
ンタ３２の出力Ｑ１，Ｑ２，Ｑ３が“101”とな
るとアンド回路Ａ１３から出力される信号“１”
によつてライン３５の信号は“０”になり、これ
によつてトランジスタTR２１およびTR３２がオ
ンになりライン２０１の電位は接地レベル、ライ
ン２０２の電位は−Ｖとなる。このライン２０１
およびライン２０２の信号（エンベロープ波形）
の１例を示すと第５図ｆの点線のようになる。第
５図ｆにおいて点線Ｉはライン２０１の信号に対
応し、点線はライン２０２の信号に対応してい
る。 エンベロープ波形メモリ２から出力されるライ
ン２０１の信号およびライン２０２の信号は変調
波形メモリ４に加えられる。変調波形メモリ４は
ライン２０１の信号およびライン２０２の信号に
よつてその両端子電圧が規制される抵抗分圧回路
４０およびこの分圧回路４０の各分圧点の電位を
取り出すためのトランジスタTR４１〜TR４８を
具えており、トランジスタTR４１〜TR４８はア
ドレスデコーダ５３の出力によつて順次オンにさ
れ、所定周波数、所定波形のビブラート信号VO
を読み出す。ここで変調波形メモリ４の記憶波形
は半周期分でありアドレスデコーダ５３の出力が
（０）から(7)に順次変化し、再び(7)から（０）に
戻ることによつて１周期分の波形が読み出され
る。なおアドレスデコーダ５３はイクスクルーシ
ブオア回路EX１〜EX３の出力によつて制御され
るのであるが、この制御動作に関しては後に説明
する。ここでは変調波形メモリ４の記憶波形が所
定の速度で読み出されるものとして説明を進め
る。変調波形メモリ４から読み出されるビブラー
ト信号VOの振幅は抵抗分圧回路４０の両端子電
圧によつて規制される。したがつてこの変調波形
メモリ４から読み出されるビブラート信号VOに
はエンベロープ波形メモリ２から出力される信号
（ライン２０１および２０２の信号）に応じた振
幅エンベロープが付与される。第５図ｆで実線で
示す波形信号はこの変調波形メモリ４から読み出
されるビブラート信号VOの一例を示したもので
ある。すなわちビブラート信号VOの振幅は押鍵
時には零になり、続いてエンベロープ波形メモリ
２から読み出されるエンベロープ波形にしたがつ
て増加し、一定値に達する。このビブラート信号
VOによる楽音のビブラート制御を考えると、押
鍵直後はビブラートは付与されないが、所定時間
経過後にビブラートの深さが所定のエンベロープ
波形にしたがつて増加し、一定深さにデイレイビ
ブラート効果が付与された楽音を得ることができ
る。この場合デイレイビブラート機能のエンベロ
ープ波形はエンベロープ波形メモリ２の出力によ
つて決定される。第５図において期間Ｔは分周器
３１の出力パルスの周期によつて決定される。す
なわちクロツクパルス発振器６の出力パルス周期
が4.5ｍsec.分周器３１の分周比が1/36であると
すると、Ｔ＝4.5×10^-3×36＝0.162（sec.）とな
る。この期間Ｔはクロツクパルス発振器６の発振
周波数または分周器３１の分周比を適宜設定すれ
ば任意に変えることができるのはもちろんであ
る。 なお、以上の説明はデイレイビブラート機能選
択スイツチ１がオンの場合を示したが、オフの場
合は、デイレイビブラート機能選択スイツチ１の
出力“０”をインバータIN２で反転した信号が
ノア回路NR１を介してアンド回路Ａ２に加わ
り、アンド回路Ａ２を不動作にする。したがつて
キーオン信号KONによつてデイレイフリツプフ
ロツプ３３には信号“１”は記憶されず、ライン
３５の信号は“０”である。これによりエンベロ
ープ波形メモリ２ではトランジスタTR２１およ
びTR３２がキーオン信号KONにかかわらずオン
状態を続け、エンベロープ波形メモリ２からは常
にその最大値、すなわちライン２０１には接地レ
ベルの電位が現われ、ライン２０２には電位−Ｖ
が現われる。この場合変調波形メモリ４からは常
に一定の振幅のビブラート信号VOが読み出され
る。したがつてサウンドシステム１５からは深さ
一定のビブラート効果が付与された楽音が発音さ
れる。 変調波形メモリ４のトランジスタTR４１〜TR
４８のゲートに順次信号を送出するアドレスデコ
ーダ５３は次のようにして制御される。なお第４
図に示す回路では変調波形メモリ４の読み出し速
度を切り換えることによつてビブラート機能とビ
ブラフオン機能の両者を選択制御することができ
るようになつている。この選択は信号ViBによつ
て行われ、信号ViBが“１”のときはビブラート
機能が選択され、“０”のときはビブラフオン機
能が選択される。まず信号ViBが“１”でありビ
ブラート機能が選択されている場合について説明
する。２ビツトのカウンタ５１はクロツクパルス
発振器６から発生されるクロツクパルスCKによ
つて駆動され、カウンタ５１の第１ビツトの出力
Ｑ１が“１”となると信号ViB、クロツクパルス
CK、カウンタ５１の出力Ｑ１およびインバータ
IN６の出力のアンド条件をとるアンド回路Ａ１
７のアンド条件が成立し信号“１”をオア回路
OR３を介して４ビツトのカウンタ５２のカウン
ト入力Tiに加える。このオア回路OR３の出力は
オア回路OR４を介してカウンタ５１の各ビツト
のリセツト端子Ｒに加えられる。したがつてカウ
ンタ５１は出力Ｑ１が“１”になるとクロツクパ
ルスCKのタイミングでリセツトされ、この結果
カウンタ５２にはクロツクパルスCKが１個おき
に加えられることになる。カウンタ５２はこのク
ロツクパルスを計数し、その出力Ｑ１，Ｑ２，Ｑ
３，Ｑ４が、“1110”（10進数で７）に達するとカ
ウンタ５２の第１〜第３ビツトの出力Ｑ１〜Ｑ３
のアンド条件をとるアンド回路Ａ１５のアンド条
件が成立する。アンド回路Ａ１５から出力される
信号“１”はインバータIN６を介してアンド回
路Ａ１７に加えられるとともに、オア回路OR２
を介してアンド回路Ａ１６に加えられる。これに
よりアンド回路Ａ１７は不動作になり、一方クロ
ツクパルスCKとカウンタ５１の第２ビツトの出
力Ｑ２とオア回路OR２の出力とのアンド条件を
とるアンド回路１６が動作可能となつてカウンタ
５１の出力Ｑ２が“１”で、かつクロツクパルス
CKのタイミングでアンド回路Ａ１６から信号
“１”が出力される。この信号“１”はオア回路
OR３を介してカウンタ５２のカウント入力Tiに
加えられるとともにオア回路OR３の出力はオア
回路OR４を介してカウンタ５１の各ビツトのリ
セツト端子Ｒに加えられる。すなわちカウンタ５
２の計数値が10進数で７に達するとクロツクパル
スCKを２個とばして信号“１”がカウンタ５２
のカウント入力Tiに加わる。カウンタ５２の計
数値が10進数で７を越えると、再びアンド回路Ａ
１７の出力によつてクロツクパルスCKが１個づ
つとばしてカウンタ５２に加わり、カウンタ５２
の出力Ｑ１〜Ｑ４が“1111”（10進数で15）に達
すると再びアンド回路Ａ１５から信号“１”が出
力され、これによつて上記と同様にしてクロツク
パルスCKを２個とばして信号“１”が加わる。
以下同様に繰り返えされる。カウンタ５２の出力
Ｑ１とＱ２、出力Ｑ２とＱ３、出力Ｑ３とＱ４は
それぞれイクスクルーシブオア回路EX１，EX
２，EX３でイクスクルーシブオア条件がとら
れ、アドレスデコーダ５３に加えられる。したが
つてアドレスデコーダ５３には（０）から順次(7)
まで増加し、再び(7)から（０）に減少し、これを
繰り返す信号が加えられることになる。そしてこ
の信号の周期はクロツクパルスCKが34個で１周
期となる。したがつてビブラート機能（デイレイ
ビブラート機能およびノーマルビブラート機能）
選択時において変調波形メモリ４から読み出され
るビブラート信号VOの周波数はクロツクパルス
CKの周期を4.5ｍsec.とすると、１／４．５×１０^−３
×３４＝ 6.54（Hz）となる。 またデコーダ３４のアンド回路Ａ８の出力がカ
ウンタ５２の各ビツトのリセツト端子Ｒおよびオ
ア回路OR４を介してカウンタ５１の各ビツトの
リセツト端子Ｒに加えられている。これはデイレ
イビブラート機能が選択されたときエンベロープ
波形メモリ２の読出し開始に同期してカウンタ５
１および５２をリセツトし、ビブラートのかかり
始めをなめらかにするためである。 次に信号ViBが“０”であり、ビブラフオン機
能が選択されている場合について説明する。ビブ
ラフオン機能が選択されている場合は、カウンタ
５２の第１ビツトの出力Ｑ１が“０”であればカ
ウンタ５１のキヤリイ出力T₀によつてカウンタ
５２が駆動されるとともにウンタ５１の各ビツト
の内容がリセツトされ、カウンタ５２の出力Ｑ１
が“１”であれば該出力Ｑ１と信号ViBをインバ
ータIN３で反転した信号とのアンド条件をとる
アンド回路Ａ１４のアンド条件が成立するのでこ
のアンド回路Ａ１４の出力がオア回路OR２を介
して加わるアンド回路Ａ１６が動作可能になりア
ンド回路Ａ１６の出力によつてカウンタ５２が駆
動されるとともにカウンタ５１の内容がリセツト
される。したがつてカウンタ５２の第１ビツトの
出力Ｑ１が“０”であるとクロツクパルスCKを
３つとばして信号“１”がカウンタ５２のカウン
ト入力Tiに加わり、“１”であるとクロツクパル
スCKを２つとばして信号“１”がカウンタ５２
のカウント入力Tiに加わる。したがつてカウン
タ５２はクロツクパルスCKの56個で１巡し、こ
のカウンタ５２の出力Ｑ１とＱ２，Ｑ２とＱ３，
Ｑ３とＱ４はそれぞれイクスクルーシブオア回路
EX１，EX２，EX３でイクスクルーシブオア条
件がとられアドレスデコーダ５３に加えられる。
したがつてビブラフオン機能が選択されている場
合における変調波形メモリ４から読み出されるビ
ブラート信号VOの周波数はクロツクパルスCKの
周期を4.5ｍsec.とすると、１／４．５×１０^−３×５
６＝3.95 （Hz）となる。 なお、このビブラフオン機能選択時において
は、変調波形メモリ４から読み出されるビブラー
ト信号VOを音源回路１１（第３図）に加えず
に、音色回路１４の出力側に設けられたビブラフ
オン効果回路（振幅変調回路、図示せず）に加え
るようにするものである。従つて、ビブラート機
能とビブラフオン機能の切換に際してはこれと連
動して信号VOを音源回路に加えるか、ビブラフ
オン効果回路に加えるかを切換える必要がある。 なお、変調波形メモリ４から読み出されるビブ
ラート信号VOの周波数はクロツクパルス発振器
６の発振周波数を適宜変更すればこれによつて任
意の値に設定することができるのはもちろんであ
る。 また、第４図に示す実施例においてはビブラー
ト信号VOの振幅中心電圧を−1/2Ｖとしたが、こ
れに限定されない。例えばOVを中心電圧として
もよい。また変調波形メモリ４には半周期分のビ
ブラート変調波形を記憶するようにしたが、一周
期分またはそれ以上を記憶するようにしてもよ
い。特にビブラート信号VOとして非対称な波形
のものが必要な場合は変調波形メモリ４には少な
くとも１周期分の変調波形を記憶する必要があろ
う。この場合は変調波形メモリ４の波形読み出し
を行うアドレスジエネレータとしてイクスクルー
シブオア回路EX１，EX２，EX３を含む回路が
不要となり、アドレスジエネレータの構成は若干
簡単になる。またビブラート（またはビブラフオ
ン）の速度および深さの調節はクロツクパルス発
振器６の発振周波数の調節およびエンベロープ波
形メモリ２の端子電圧−Ｖの調節によつて行われ
る。またビブラートの速度調節として独立してデ
イレイビブラート機能におけるエンベロープ波形
の変化速度を制御するためには分周器３１の分周
比を調節可能にするように構成すればよい。 以上説明したようにこの発明によれば、コンデ
ンサを全く用いずにデイレイビブラート機能を有
するビブラート信号発生装置を構成することがで
き、これにより電子楽器のビブラート信号発生装
置の完全集積回路化が可能となり、これにより集
積回路化した場合のピン数を減少することができ
る。製造工程数を減少することができる、信頼性
を向上することができる、コストダウンをはかる
ことができる、等の種々のメリツトがある。

【図面の簡単な説明】

第１図は従来のビブラート信号発生回路の一例
を示す回路図、第２図は第１図に示す回路の動作
を説明するグラフ、第３図はこの発明の電子楽器
のビブラート信号発生装置を用いた電子楽器の１
構成例を示すブロツク図、第４図はこの発明の電
子楽器のビブラート信号発生装置の一実施例を示
す回路図、第５図は第４図に示す回路の動作を説
明するグラフである。 １……デイレイビブラート機能選択スイツチ、
２……エンベロープ波形メモリ、３……アドレス
ジエネレータ、４……変調波形メモリ、５……ア
ドレスジエネレータ、６……クロツクパルス発振
器、７……微分回路。

Claims (1)

1. 【特許請求の範囲】 １ 第１の抵抗分圧回路からなり、ビブラート変
   調波形に対応する波形を記憶する変調波形メモリ
   と、 この変調波形メモリからの波形読み出しを制御
   する第１のアドレスジエネレータと、 第２の抵抗分圧回路からなり、アドレスを初期
   値から進めるに従つて所定電圧を中心電圧としそ
   の両側に順次増加および減少する２つの電圧信号
   をエンベロープ波形として発生し、これらエンベ
   ロープ波形を前記第１の抵抗分圧回路の両端子に
   それぞれ加えるエンベロープ波形メモリと、 このエンベロープ波形メモリからの波形読み出
   しを制御する第２のアドレスジエネレータと、 デイレイビブラート機能またはノーマルビブラ
   ート機能のいずれか一方を選択する選択手段と、 この選択手段によつてデイレイビブラート機能
   が選択されていることを条件に鍵の押下時点に対
   応して前記第２のアドレスジエネレータの指定ア
   ドレスを前記初期値に設定し、ノーマルビブラー
   ト機能が選択されていることを条件に前記エンベ
   ロープ波形メモリの出力をその最大値に設定する
   制御回路と を具えた電子楽器のビブラート信号発生装置。