JPS6256442B2 - - Google Patents
Info
- Publication number
- JPS6256442B2 JPS6256442B2 JP3504581A JP3504581A JPS6256442B2 JP S6256442 B2 JPS6256442 B2 JP S6256442B2 JP 3504581 A JP3504581 A JP 3504581A JP 3504581 A JP3504581 A JP 3504581A JP S6256442 B2 JPS6256442 B2 JP S6256442B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- information
- sensor
- size information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 238000005259 measurement Methods 0.000 claims description 17
- 238000007689 inspection Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は被検査試料のパターン線巾の欠陥を検
出するためのパターン検査装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pattern inspection apparatus for detecting defects in pattern line width of a sample to be inspected.
一般に、電子回路基板(プリント基板)や集積
回路(IC)には、導電パターンが設けられてお
り、それらはフオトマスクを用いてフオトプロセ
スによつて形成されるが、この様なパターンの良
否は電子回路の特性に大きな影響があるために、
パターン検査は重要な問題となつている。 Generally, electronic circuit boards (printed circuit boards) and integrated circuits (ICs) are provided with conductive patterns, and these are formed by a photo process using a photomask, but the quality of such patterns is determined by electronic Because it has a large effect on the characteristics of the circuit,
Pattern inspection has become an important issue.
従つて、従来よりこのようなフオトマスク又は
形成された回路上のパターンは顕微鏡等を使用し
て目視により検査されていたが、多くの人手を要
するために、自動検査装置が開発され、現在その
最も適切な装置は光学走査やITVカメラによつて
パターン形状を読み出した後、二値化信号に変換
して記憶回路に読み込み、これより検出する装置
である。しかしながら、被検査試料のパターン形
状は大小があり、線パターンもその方向が一定で
はないから、パターン線巾を測定するには映像信
号を二値化して読み込んだ記憶回路以外に、光走
査方向に対して例えば0゜、45゜、90゜と異なつ
た角度をもつたパターン方向別のパターンに分類
して記憶させる記憶回路が必要(特願昭53−
24233パターン検査方式他)となり、記憶回路を
4種類(原パターンと0゜、45゜、90゜の各パタ
ーンを記憶するもの)も備えなければならないの
で、記憶回路が大型化する欠点がある。 Conventionally, patterns on photomasks or formed circuits have been visually inspected using a microscope, etc., but since this requires a lot of manpower, automatic inspection equipment has been developed, and currently the most A suitable device is one that reads out the pattern shape using optical scanning or an ITV camera, converts it into a binary signal, reads it into a storage circuit, and detects the signal. However, the pattern shape of the sample to be inspected varies in size, and the direction of the line pattern is not constant. For example, a memory circuit is required to classify and store patterns according to pattern direction with different angles such as 0°, 45°, and 90° (Japanese Patent Application No. 1983-
24233 pattern inspection method, etc.), and four types of memory circuits (one for storing the original pattern and 0°, 45°, and 90° patterns) must be provided, which has the disadvantage of increasing the size of the memory circuit.
本発明はこのような欠点を解消せしめることを
目的とした自動検出装置で、その特徴は被検査試
料のパターン面を光学的に読み出し、映像信号を
発生する読み取り装置と、その映像信号を二値信
号とする二値化回路と、その二値信号情報を記憶
させる記憶回路と、その記憶回路の内容を読み出
し、パターンの良否を検出する検出回路よりな
り、該検出回路は測長センサとして複数のビツト
セルよりなるゲート回路を有し且つ、該センサは
パターン線幅測定方向に沿つてのパターンの寸法
を読み出すための2個の部分センサと、被測定方
向と交差する方向に沿うパターン寸法を読み出す
ための2個の部分センサより構成され該測長セン
サよつて記憶内容を走査する際、一方向の部分読
み出し寸法情報によつて被検査パターンの上限、
下限許容寸法情報を出力する選択回路と、交差方
向の部分読み出し寸法情報出力の和の寸法情報と
上記許容寸法情報とを比較する比較回路を更に有
することにあり、以下図面を参照して実施例によ
り詳細に説明する。 The present invention is an automatic detection device aimed at eliminating such drawbacks, and its features include a reading device that optically reads the patterned surface of the sample to be inspected and generates a video signal, and a binary system that generates the video signal. It consists of a binary circuit that converts the signal into a signal, a storage circuit that stores the binary signal information, and a detection circuit that reads the contents of the storage circuit and detects whether the pattern is good or bad. It has a gate circuit consisting of a bit cell, and the sensor has two partial sensors for reading the pattern dimension along the pattern line width measurement direction and one for reading the pattern dimension along the direction intersecting the direction to be measured. When the length measurement sensor scans the stored contents, the upper limit of the pattern to be inspected is determined based on the partial readout dimension information in one direction.
The present invention further includes a selection circuit that outputs lower limit allowable dimension information, and a comparison circuit that compares the sum of dimension information of the partial readout dimension information output in the cross direction and the above-mentioned allowable dimension information. This will be explained in more detail below.
第1図は本発明のパターン検査装置の構成を示
しており、被検査試料1のパターン面をテレビカ
メラ2により走査して、パターン状態を読み出
し、所定のしきい値を与えてその映像信号を二値
化回路3によつて0、1信号パターンとする。そ
の0、1信号パターンを記憶回路4に読みこん
で、適時検出回路5に取り出して、パターン線巾
の良否を判定するが、本発明は検出回路に特徴が
あり、それ以外の例えば読み取り装置ではテレビ
カメラの他にレーザ光走査などを用いることも考
えられる。 FIG. 1 shows the configuration of a pattern inspection apparatus according to the present invention, in which the pattern surface of a sample to be inspected 1 is scanned by a television camera 2, the pattern state is read out, and a predetermined threshold value is applied to output the video signal. The binarization circuit 3 generates a 0, 1 signal pattern. The 0 and 1 signal patterns are read into the memory circuit 4 and taken out to the detection circuit 5 at an appropriate time to judge whether the pattern line width is good or bad.The present invention is characterized by the detection circuit, and other than that, for example, by the reading device. It is also conceivable to use laser light scanning in addition to a television camera.
記憶回路は多くのシフトレジスタから構成され
る二次元メモリで、テレビカメラ2で被検査試料
1の任意パターン上をA→A′方向に下方から走
査すると、第2図のマトリツクス図形に示す様に
多数列ならべたシフトレジスタには第1列左端の
ビツトセルからB→B′方向に順々に入力し、第1
列が入力しおえると第2列左端のビツトセルから
同様に入力され、順次かようにしてテレビカメラ
2で読み出されたパターンは0、1信号に二値化
されて、記憶回路に読み込まれる。 The storage circuit is a two-dimensional memory composed of many shift registers, and when an arbitrary pattern of the test sample 1 is scanned from below in the direction A→A' with the television camera 2, as shown in the matrix diagram of FIG. Input is input sequentially from the leftmost bit cell of the first column in the B→B' direction to the shift register arranged in multiple columns.
When the input of the column ends, the bit cells at the left end of the second column are similarly input, and the patterns sequentially read out by the television camera 2 are binarized into 0 and 1 signals and read into the memory circuit.
その際本発明による検出回路には、第2図〜第
4図に示す如き測長センサ10を有し、これは走
査線の水平方向及び垂直方向の十字形状に直交し
た複数のビツトセルよりなるゲート回路よりな
る。第2図は記憶回路を測長センサが走査する際
の一走査位置を示したものでその大きさは第4図
より明らかなように、被検査パターンの線幅を検
知出来る寸法に選ばれ、測長センサ10を含む検
出回路を第3図に示している。第3図において、
直交する測長センサ10は図示の様にセンサa,
b,c,dからなり、それぞれは10〜20ケのビツ
トセルから構成されており、例えば第4図に示す
様な0、1信号パターンが入力され、信号1は
「パターン有」で信号0が「パターン無」とし、
測定センサ10が第4図に示すP位置に位置する
ようにパターン情報が転送格納された状態を想定
する。そうすると測長センサ10のセンサaとセ
ンサbとは全ビツト共に信号1を出力するが、セ
ンサcとセンサdとは中心点Xに近いビツトが信
号1を出力し、中心点Zに遠いビツトは信号Oを
出力する。然る時、第3図に示している検出回路
では、次の動作がおこる。即ちセンサaとセンサ
bとから導かれた信号は許容寸法情報を発生する
選択回路11に入るが、これらセンサa,bの全
ビツトが信号1を出力するとき、選択回路11よ
り出力する上限ビツト数と下限ビツト数が予め定
まつており、その上限ビツト情報と下限ビツト情
報とが出力される。この上下限ビツト数情報が許
容寸法情報となるものである。一方、センサcと
センサdとから導かれた信号は和算器12で加算
されて信号1の数を出力し、比較器13と比較器
14に加算情報が入力されるが、この比較器13
には上記の上限ビツト情報が同時に入力されて比
較され、加算情報が上限ビツト情報より小さいと
GO情報“0”が比較器13より出される。又、
比較器14では加算情報と上記の下限ビツト情報
が入力されて比較され、センサcとセンサdとの
加算情報が下限ビツト情報より大きいと、反転器
15を通つてGO情報“0”となり、上記の比較
器13よりのGO情報が同時にOR回路16に入力
して、良判定“0”が出力される。しかし若し、
比較器13,14のいづれかよりNO情報が入力
すると、OR回路16より不良判定“1”が出力
される。ここに説明した上限ビツト情報及び下限
ビツト情報は被検査試料のパターン線巾の最大及
び最小線巾基準値で、良判定はパターン線巾が許
容範囲内にあることを示すものである。一般に、
プリント基板やICでは導電パターン巾は被検査
試料の種類により一定しており、したがつて上述
の方式を使用して、検出が可能となる。 In this case, the detection circuit according to the present invention has a length measurement sensor 10 as shown in FIGS. Consists of a circuit. Figure 2 shows one scanning position when the length measurement sensor scans the memory circuit, and as is clear from Figure 4, the size is selected to be able to detect the line width of the pattern to be inspected. A detection circuit including the length measurement sensor 10 is shown in FIG. In Figure 3,
The orthogonal length measurement sensors 10 are sensors a,
b, c, and d, each consisting of 10 to 20 bit cells. For example, a 0, 1 signal pattern as shown in Fig. 4 is input, and signal 1 is "pattern present" and signal 0 is "pattern present". "No pattern",
Assume that pattern information is transferred and stored so that the measurement sensor 10 is located at position P shown in FIG. Then, sensor a and sensor b of the length measurement sensor 10 output signal 1 for all bits, but for sensor c and sensor d, the bit near center point X outputs signal 1, and the bit far from center point Z outputs signal 1. Outputs signal O. At this time, the following operation occurs in the detection circuit shown in FIG. That is, the signals derived from sensor a and sensor b enter the selection circuit 11 which generates allowable size information, but when all the bits of these sensors a and b output signal 1, the upper limit bit output from the selection circuit 11 The number and lower limit bit number are predetermined, and the upper limit bit information and lower limit bit information are output. This upper and lower limit bit number information becomes allowable size information. On the other hand, the signals derived from sensor c and sensor d are added by adder 12 to output the number of signals 1, and addition information is input to comparator 13 and comparator 14.
The above upper limit bit information is input at the same time and compared, and if the added information is smaller than the upper limit bit information,
GO information “0” is output from the comparator 13. or,
The comparator 14 inputs and compares the addition information and the above lower limit bit information, and if the addition information of sensor c and sensor d is larger than the lower limit bit information, it passes through the inverter 15 and becomes GO information "0", and the above The GO information from the comparator 13 is simultaneously input to the OR circuit 16, and a good judgment "0" is output. But once upon a time,
When NO information is input from either of the comparators 13 and 14, the OR circuit 16 outputs a defect determination "1". The upper limit bit information and lower limit bit information described herein are the maximum and minimum line width reference values of the pattern line width of the sample to be inspected, and a good judgment indicates that the pattern line width is within the allowable range. in general,
In printed circuit boards and ICs, the conductive pattern width is constant depending on the type of sample to be inspected, and therefore detection is possible using the above-mentioned method.
上記は走査方向に平行な方向のパターンの線巾
測定法を説明してきたが、センサa,bからのパ
ターン情報に基づき許容寸法情報を切替えるのが
重要な点である。走査方向に45゜傾斜した線パタ
ーン部分のデータがメモリ内でQ位置(第4図参
照)に転送され位置したとすると、測長センサ1
0のセンサaとセンサb及びセンサcとセンサd
の何れもが、中心点Zに近いビツトが信号1を出
力し、中心点Zより遠いビツトが信号Oを出力す
る。その時、第3図に示している検出回路では、
次の様に動作する。即ち、センサaとセンサbか
ら導かれた信号のうち、信号1を示すビツト数が
ある範囲内(それは上述の上限ビツト数×√2と
下限ビツト数×√2との間となる)にあれば、選
択回路11より前記の上限ビツト数×√2の情報
と下限ビツト数×√2の情報とが出力される。一
方、センサcとセンサdとから導かれた信号は和
算器12で加算されて出力し、比較器13と比較
器14に信号1の加算情報が入力されるが、比較
器13には上記の上限ビツト情報が同時に入力さ
れて比較され、加算情報が上限ビツト情報より小
さいとGO情報“0”が比較器13より出され
る。又、比較器14では加算情報と上記の下限ビ
ツト情報が入力されて比較され、センサcとセン
サdとの加算情報が下限ビツト情報より大きい
と、反転器15を通つてGO情報“0”となり、
上記の比較器13よりのGO情報が同時にORゲー
ト回路に入力して、良判定“0”が出力され、何
れか一方がNO情報であると不良判定“1”が出
力される。この場合に、選択回路11より出力さ
れる上限及び下限ビツト情報は被検査試料のパタ
ーン線巾の最大及び最小線巾基準値の√2値とな
る。 The method for measuring the line width of a pattern in the direction parallel to the scanning direction has been described above, but the important point is to switch the allowable dimension information based on the pattern information from the sensors a and b. Assuming that the data of the line pattern part tilted at 45 degrees in the scanning direction is transferred and located at the Q position (see Figure 4) in the memory, the length measurement sensor 1
0 sensor a and sensor b and sensor c and sensor d
In both cases, bits close to the center point Z output a signal 1, and bits far from the center point Z output a signal O. At that time, in the detection circuit shown in Fig. 3,
It works as follows. That is, if the number of bits indicating signal 1 among the signals derived from sensor a and sensor b is within a certain range (which is between the above-mentioned upper limit number of bits x √2 and lower limit number of bits x √2). For example, the selection circuit 11 outputs the information of the upper limit number of bits x √2 and the information of the lower limit number of bits x √2. On the other hand, the signals derived from sensor c and sensor d are added by adder 12 and outputted, and the addition information of signal 1 is input to comparator 13 and comparator 14. The upper limit bit information is simultaneously inputted and compared, and if the addition information is smaller than the upper limit bit information, GO information "0" is output from the comparator 13. Further, the comparator 14 inputs and compares the addition information and the lower limit bit information, and if the addition information of sensor c and sensor d is larger than the lower limit bit information, GO information becomes "0" through the inverter 15. ,
The GO information from the comparator 13 is simultaneously input to the OR gate circuit, and a good judgment "0" is outputted, and if either one is NO information, a bad judgment "1" is outputted. In this case, the upper limit and lower limit bit information outputted from the selection circuit 11 are the √2 values of the maximum and minimum pattern line width reference values of the sample to be inspected.
次に走査方向に垂直な90゜傾斜したパターン方
向にあるR位置(第4図参照)に測長センサ10
が位置する如くパターン情報が転送されたとき
は、上述のP位置の場合のセンサaとセンサbが
センサcとセンサdに入れ替つた状態であるか
ら、選択回路11と和算器12との接続をスイツ
チ(図示していない)で切り換えて、P位置の場
合と同様に検出する。即ち、センサcとセンサd
とが全ビツト共に信号1を出力すると、スイツチ
を作動させて切り換えることによつて検出するも
のである。 Next, the length measurement sensor 10 is placed at the R position (see Fig. 4) in the pattern direction inclined at 90 degrees perpendicular to the scanning direction.
When the pattern information is transferred so that the position P is located, the sensor a and sensor b in the case of the above-mentioned P position are replaced with the sensor c and sensor d, so the connection between the selection circuit 11 and the adder 12 is is switched with a switch (not shown) and detected in the same way as in the case of the P position. That is, sensor c and sensor d
When all bits output a signal 1, it is detected by operating a switch.
次いで、第5図は本発明の他の実施例を示して
おり、測長センサ20はセンサaとセンサbとに
対し45゜の傾斜角で交差したセンサeとセンサf
及びセンサgとセンサhを組み合わせた形状のも
ので、ゲート回路が作成される。この様にすれ
ば、45゜傾斜のパターン線巾の検出精度が向上す
るので、検出回路はやや複雑になるが傾斜パター
ンが多いときには有効である。 Next, FIG. 5 shows another embodiment of the present invention, in which the length measurement sensor 20 has a sensor e and a sensor f that intersect with the sensor a and the sensor b at an inclination angle of 45 degrees.
A gate circuit is created by combining the sensor g and the sensor h. This improves the accuracy of detecting the line width of a pattern with an inclination of 45°, and although the detection circuit becomes somewhat complicated, it is effective when there are many inclination patterns.
上記の説明から明らかな様に本発明は測長セン
サ10を設けたことにあるが、上限及び下限ビツ
ト情報を選択して出力する選択回路への基準値デ
ータが重要であることは改めて説明するまでもな
いことであり、又基準ビツト情報が出力されない
位置、例えば第4図においてセンサaとセンサb
とに信号1が少ない状態の位置では選択回路11
から上限及び下限ビツト情報が出力されないの
で、検出回路は動作しない。ただ、検出回路が作
動した時のみ、GO、NO情報が出されて、出力装
置として例えば青赤ランプ表示を使用すればよ
い。尚、上記実施例ではパターン情報の記憶回路
としてシフトレジスタを用いた場合を挙げたが、
これはランダムアクセスメモリと適宜のアドレス
回路で置換えても上述同様のパターン情報読出し
を実施できればよいことは勿論である。 As is clear from the above description, the present invention is based on the provision of the length measurement sensor 10, but it will be explained again that reference value data to the selection circuit that selects and outputs the upper and lower limit bit information is important. This is a matter of course, and the positions where reference bit information is not output, for example, sensor a and sensor b in FIG.
In the position where the signal 1 is small, the selection circuit 11
Since the upper and lower limit bit information is not output from the circuit, the detection circuit does not operate. However, GO and NO information is output only when the detection circuit is activated, and a blue-red lamp display, for example, may be used as an output device. In the above embodiment, a shift register is used as a storage circuit for pattern information, but
It goes without saying that even if the random access memory is replaced with a suitable address circuit, pattern information reading similar to that described above can be carried out.
以上の様に、本発明はパターン線巾の自動検査
装置で、パターンを一時記憶するための記憶回路
の容量を小とすることができる効果があり、装置
は安価となり、操作も容易になつて、汎用化する
価値あるものと言える。 As described above, the present invention is an automatic pattern line width inspection device that has the effect of reducing the capacity of the memory circuit for temporarily storing patterns, making the device inexpensive and easy to operate. , it can be said that it is worth making general use.
第1図は本発明の装置構成図、第2図は記憶回
路のマトリツクス図形図、第3図は検出回路図、
第4図は検出回路を説明するためのパターンと測
長センサとの位置関係図、第5図は他の実施例の
検出回路図である。
図中、1は被検査試料、2はテレビカメラ(読
み取り位置)、3は二値化回路、4は記憶回路、
5は検出回路、10,20は測長センサ(仮
称)、11は和算器、12は選択回路、13,1
4は比較器、15は反転器、16はOR回路を示
す。
FIG. 1 is a configuration diagram of a device according to the present invention, FIG. 2 is a matrix diagram of a memory circuit, and FIG. 3 is a detection circuit diagram.
FIG. 4 is a positional relationship diagram between a pattern and a length measurement sensor for explaining the detection circuit, and FIG. 5 is a detection circuit diagram of another embodiment. In the figure, 1 is the sample to be inspected, 2 is the television camera (reading position), 3 is the binarization circuit, 4 is the storage circuit,
5 is a detection circuit, 10 and 20 are length measurement sensors (tentative name), 11 is an adder, 12 is a selection circuit, 13, 1
4 is a comparator, 15 is an inverter, and 16 is an OR circuit.
Claims (1)
し、映像信号を発生する読み取り装置と、その映
像信号を二値信号とする二値化回路と、その二値
信号情報を記憶させる記憶回路と、その記憶回路
の内容を読み出し、パターンの良否を検出する検
出回路よりなり、該検出回路は測長センサとして
複数のビツトセルよりなるゲート回路を有し、該
センサはパターン線幅測定方向に沿つてのパター
ンの寸法を読み出すための2個の部分センサと、
被測定方向と交差する方向に沿うパターン寸法を
読み出すための2個の部分センサより構成され該
測長センサによつて記憶内容を走査する際、一方
向の部分読み出し寸法情報によつて被検査パター
ンの上限、下限許容寸法情報を出力する選択回路
と、交差方向の部分読み出し寸法情報の出力の和
の寸法情報と上記許容寸法情報とを比較する比較
回路を更に有することを特徴とするパターン検査
装置。1. A reading device that optically reads the patterned surface of the sample to be inspected and generates a video signal, a binarization circuit that converts the video signal into a binary signal, a storage circuit that stores the binary signal information, and It consists of a detection circuit that reads out the contents of the memory circuit and detects whether the pattern is good or bad.The detection circuit has a gate circuit made up of a plurality of bit cells as a length measurement sensor, and the sensor detects the pattern along the pattern line width measurement direction. two partial sensors for reading out the dimensions of;
Consisting of two partial sensors for reading pattern dimensions along a direction intersecting the direction to be measured, when the stored contents are scanned by the length measurement sensor, the pattern to be inspected is read out using the partial readout dimension information in one direction. A pattern inspection device further comprising: a selection circuit that outputs upper limit and lower limit allowable size information; and a comparison circuit that compares the above-mentioned allowable size information with size information of the sum of the output of partial readout size information in the cross direction. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3504581A JPS57168105A (en) | 1981-03-11 | 1981-03-11 | Pattern checking device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3504581A JPS57168105A (en) | 1981-03-11 | 1981-03-11 | Pattern checking device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57168105A JPS57168105A (en) | 1982-10-16 |
JPS6256442B2 true JPS6256442B2 (en) | 1987-11-26 |
Family
ID=12431059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3504581A Granted JPS57168105A (en) | 1981-03-11 | 1981-03-11 | Pattern checking device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57168105A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH068053U (en) * | 1992-07-06 | 1994-02-01 | 次雄 牧野 | Accelerators, brakes and warning devices in vehicles |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6015504A (en) * | 1983-07-07 | 1985-01-26 | Mitsubishi Rayon Co Ltd | Automatic inspection of photo-mask |
JPS61277005A (en) * | 1985-05-31 | 1986-12-08 | Nippon Denso Co Ltd | Apparatus for inspecting mounting of chip parts |
FI862569A (en) * | 1985-06-21 | 1986-12-22 | Nippon Unicar Co Ltd | SAMMANSAETTNINGAR BASERADE PAO BLANDNINGAR AV ETYLEN-ETYLAKRYLATKOPOLYMERER OCH ETYLEN-VINYLACETAT -VINYLKLORID-TERPOLYMERER. |
JPS6227604A (en) * | 1985-07-29 | 1987-02-05 | Hitachi Electronics Eng Co Ltd | Pattern detector |
JPH0612250B2 (en) * | 1985-12-25 | 1994-02-16 | 日立電子エンジニアリング株式会社 | Scribe line pattern detection method |
JP2529947B2 (en) * | 1986-06-19 | 1996-09-04 | トキコ株式会社 | Work position deviation detection device |
JPH0830643B2 (en) * | 1990-11-27 | 1996-03-27 | 大日本スクリーン製造株式会社 | Printed circuit board line width inspection method |
-
1981
- 1981-03-11 JP JP3504581A patent/JPS57168105A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH068053U (en) * | 1992-07-06 | 1994-02-01 | 次雄 牧野 | Accelerators, brakes and warning devices in vehicles |
Also Published As
Publication number | Publication date |
---|---|
JPS57168105A (en) | 1982-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4776022A (en) | System for printed circuit board defect detection | |
US4797939A (en) | Pattern masking method and an apparatus therefor | |
US7657077B2 (en) | Detecting defects by three-way die-to-die comparison with false majority determination | |
JPH01224881A (en) | Pattern inspecting device | |
KR960013357B1 (en) | Image data inspecting method and apparatus | |
JPS6256442B2 (en) | ||
EP0246145B1 (en) | Pattern inspection system | |
Restrick III | An automatic optical printed circuit inspection system | |
GB2143944A (en) | Inspection of printed wiring boards | |
JPS6315380A (en) | Method and device for inspecting article having repeated pattern | |
JPH0260265B2 (en) | ||
JPH0774724B2 (en) | Inspection method | |
JPH036410A (en) | Inspecting apparatus for pattern | |
JPS5974627A (en) | Method and apparatus for inspecting photo-mask | |
JPS6112538B2 (en) | ||
JP2535704Y2 (en) | Shading image processing device | |
JPS593681B2 (en) | Pattern inspection method | |
JP2002310928A (en) | Pattern defect inspecting method and device thereof | |
JP2510480B2 (en) | Image defect determination device | |
JPS6227933Y2 (en) | ||
JPH01150987A (en) | Method for recognizing shape | |
JPH07117393B2 (en) | Lead bend measuring device | |
JPS5967633A (en) | Method and apparatus for inspecting photo-mask | |
JPS62237305A (en) | Inspecting method for pattern defect | |
JPS6412383B2 (en) |