JPS625467A - 単一チツプ型多重プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明が属づ−る技術分野］ 本発明は、データ処理シス−テムに関し、特に商業計算
用命令処理装置、科学計算処理装置および中央処理装置
の１つの半導体の集積チップへの集積化に関する。

［従来の技術およびその問題点］ 初期のデータ処理システムは、これらが異仕る市場に売
られていたため、コボル（ＣＯＢＯＬ）命令を処理する
ための事務処理用コンビ］〜夕としで、またはフ万一ト
ラン（ＦＯＲＴＩＩＡＮ）命令を処理するための科学計
輝用二１ンビー１〜夕と（）て段目されていた。データ
処理システムの用途が拡張されるに伴なって、事務処理
用］ンビ」−夕はＨ学演粋用オブシュ１ンを含むように
拡張され、科学計筒用＝」ンビコータは事ｒ′Ａ処理用
ＡブシＢンを含むように拡張されていた。ｔｌｏｎｅｙ
ｗｅｉ１社のＨ８００型データ処理システムは、＄務処
理用］ンビ」−タとし′Ｃ段訂されていｌこ。それより
後のシステムは、Ｈ学甜算用オブシ１ンを含むものであ
った。ｌｉ’ｉ１様に、Ｇ（！ｎｅｒａｌ　Ｅｌｅｃｔ
ｒ　ｉｃ　６００ｉＪ科学語Ｑ用コンピュータとして設
計されていた。、その（νのシステムｆ、Ｌ車務処理用
Ａ／シ三１ンを含むものであ−）だ。

半導体産業が更に視雑な集積回路を開発Ｍ−るに伴ない
、またデータ処理システムの用途が広がるに伴なって、
科学目算および事務処理の両方の能力がシステムに組込
まれてきた。

１］シツクが科学計算用命令処理装置（ＳＩＰ）ｊ５よ
び商業訓算用命令処理装置（Ｃ［Ｐ）を含むデータ処理
システムが進化しＣきた。ソフトウェアのオペレーティ
ング・システムと関連して中央処理装置（ＣＰｔ１ｌが
、Ｈ学計算用命令の実行のためＳＩＰに付与し、また事
務処理用命令を実（）のためＣＩＰ　［付与１）でいた
。科学；；１算用命令は、通常は、仮数および指数を含
む浮動小数点のオペランドに関して演算するものであっ
た。商業計篩用命令は、通帛は、２）ａ、化１０進Ａベ
ランドまたは１６進形態の２進化オペランドに閏（）【
演算するものであった。

データ処理システムにｒ３けるＳＩＰの演０を示す典型
的な事例は、米国特ａ′１第４．２９５．２０２号「ブ
［」グラム可能読出し専用メトリーによる１６声−攻の
シフタ出力制御１１１、同第４，２９５，２０３号［浮
動小数点Ａべ−）ンドの自仙丸め操作１および同第４．
３０８，５８９号「科学計算用加算命令を実施する装置
」である。

米国特許第４，３９０，９６１号「読出し専用メモリー
を用いた１０進乗算を行なうデータ処理装置」および同
第４，２７２，８２８号「データ処理システムのための
演算論理装置」は、データ処理システムにおけるＣＩＰ
の演算の典型例を示している。

更に、米国特許第４，２５８，４２０　＠　「データ処
理システムのための制御ファイル装置」は、ＣＰＵから
受取る情報を格納するためのＣＩＰにβける制御ファイ
ルの使用法について記載している。同第４、２７２．８
２８号「データ処理システムのための演算論理装置」は
、オペランド毎に１つずつ２つの独立的なレジスタ・フ
ァイルを備えたＣＩＰにおける演算論理装置について記
載している。これは、演算命令の実行を強化するもので
ある。

米国特許第４，０７９，４５１号「データ処理システム
におけるワード、バイトおよびビット指標付きアドレス
指定法」、同第４，４５１．８８３　＠　［中央処理装
置のバスの原始化およびシフタ制御］および同第４．４
９１，９０８号「中央処理装置におけるデータ・タイプ
・フィールドの使用による拡張整数部のマイクロプログ
ラム化υ１ｕｌｌおよび商業計算用命令処理装置命令」
が、典型的なＣＰｕ演算について記載している。

上記の米国特許は、Ｈｏｎｅｙｗｅｌｌ　Ｉｎｆｏｒｍ
ａｔｉｏｎＳｙＳｔｅｌＳ社に譲渡され、本文において
参考のため引用されている。

上記のデータ処理システムは、一部の機能が重複する短
所を有する。このため、これら機能の実行のため別の処
理装置にロジックを付加することを必要とする。今日の
市場において競争力を持つためには、システムはこれま
でに受入れられたものよりも更に小型かつ安価でなけれ
ばならない。

［問題を解決するための手段］ 従って、本発明の目的は、改善されたデータ処理システ
ムの提供にある。

また、本発明の目的は、比較的少ない集積回路で湾む改
善されたデータ処理システムの提供にある。

本発明の別の目的は、比較的少ない論理回路板を備えた
改善されたデータ処理システムの提供にある。

本発明の更に別の目的は、比較的安いコストのデータ処
理システムの提供にある。

本発明の他の目的は、３つの処理装置を１つの半導体集
積回路チップに内蔵さぼることにある。

本発明の更に他の目的は、商業計算用命令処理装置と科
学計算用命令処理装置と中央処理装にとを１つの半導体
集積回路チップに内蔵させることにある。

データ処理システムは、１つの半導体論理素子に集積さ
れた商業計算用命令処理装置（ｃｔｐ）と、科学計算用
命令処理装置（５ＩＰ）と、中央処理装置（ｃｐｕ）と
の機能を含むものである。この論理素子には、符号を持
つか持たない２進化１０進オペランドおよびＡＳＣＩＩ
オペランドを処理する１０進処理装置と、統合された２
進オペランドおよび１６進浮動小数点仮数オペランドを
処理する２進処理装置と、浮動小数点指数を処理する指
数処理装置とが含まれている。

この論理素子には、アドレス指定可能なオペランドおよ
び科学計算用アキュムレータ・レジスタを備えた２ボー
トのレジスタ・ファイルと、通常のスクラッチ・パッド
記憶機能のための作業域とが含まれている。

またこの論理素子には、カッシェ・メモリーおよび主記
憶装置からオペランドおよび命令を受取るデータ入力装
置と、命令を受取る命令の事前取出し装置と、命令コー
ドを認識する分岐装置と、命令の実行のためこの論理素
子に対して加えられるべき次のファームウェアの場所の
読出し専用格納アドレスを生じる次のアドレス論理装置
とが含まれている。

多くの表示レジスタが、オペランドの状態を表示し、多
くのモード・レジスタが命令の実行のための制御情報を
提供する。

本発明の特徴をなす斬新な特徴は、特に頭書の特許請求
の範囲において記載されている。しかし、構成および作
用の双方に関４−る本発明自体は、図面に関して双手の
記述を照合すればＲ４＞よく理解ザる〔、とができよう
。

１−実　施　例ｊ 第１図は、舗本Ａペレーティング・システムの命令、商
業社線用命令Ｊ３Ｊ、び科学ｉｆ紳用命令を実行するブ
ロセッリー論理素子を含むＹ−・夕処理装置３の１１ツ
タ図を示している。

仝Ｃのデータ要素は、主記憶装置５０に格納された１６
ビツトのワードに基くｂのである。データｉ３表、ピッ
１−、バーイト、ワードまたは多重ワー・ドとし−ｌ”
格納することができる。

１０廿ツリー論理索イ１は、仮想記憶管理装置（ＶＨＨ
ｔＪ）　３４．！：、ｈｔシｘ　・メｆ＝、）−３６ト
、主記憶装置５０とに対して３２ビツトのＢＰパス３２
によって結合されている。

ＶＨＨＩＪ３４は、実行される命令において記述される
仮想アドレスを主記憶装置５０の実アドレスに翻訳する
。仮想アドレスは、リング番号、セグメント番号および
変位を含む。これがＶＨＩ４１１３４に格納されだブ目
ｔ′Ｆλを見出１ハＶ）＋１４１Ｊ３４がＢ＋３バス３
２トの実アドレスを主記憶装置５０に対して、またＶ）
ｌ）１０３４からカツシｒ：３６に対して送出り−るこ
とを許容する。

Ｖ）１困に３４およびカツシｘ、　３．６は本発明の理
解の！、：めには従来周知のものて゛ある。。

基本Ａベレーデｆング・システムの命令は、下記のｆ・
−タ・フΔ〜・７ツトを含む多くの形態トニおけるデー
タについて動作し、■数は最１；位ビット・の右側にあ
る。即し、 （ａ）　　符号をｈする整数データ・バｆ１−は、７つ
の１−・夕・ビット１ｔ３Ｊ：び１゛っの符号ピッ１−
を含む。範囲（ｒｏ）は、−２≦ｒ≦２７〜１６（ｂ）
　　１つのワードにおする符号拡張さねた整数バイトは
、９つの符号ピッ１−の後に続く７つのデータ・ビット
を右する　ｌ”−２７≦ｒ≦２７−１ （Ｃ）　　符号イ１き整数ｆ−タ・ワードは、１５のデ
ータ・ビットＪ３よび１つの符号ビットを含む。

ｒ＝−２≦ｒ≦２１５−。

（ｄ）　　ダブル・ワードにおける荀号イ・１さ′拡小
、コ整数ワードは、１１の符号ビットの後に続り１５の
データ・ビットを含む。、−２ｌＳ≦ｒ≦（０）信号整
数のダブル・ワードは、３１のデータ・ビットおよび１
つの符号ピッ１へを含む。

ｒ−−−２≦ｒ≦２３１゜ ｍ　　符号句き整数のカッド・ワードは、Ｇ３のデータ
・ピッ］・および１つの符号ピッＩ−を含む。

下記の符号を付さない整数データ・タイプが含まれＣい
る。即ち、 （ａ）８つのｆ−タ・ビットを含む整数バイト。

ｒ＝Ｑ≦ｒ≦２”１ （ｂ）　　１Ｇのデ〜り・ピッ］・を含む整数ワード。

ｒ−０≦ｒ≦２１６゜ （ｃ）　　１ＧのＯビットに続＜１６のデータ・ピッｉ
−を含むダブル・ワードにおける整数ワード。

ｒ　＝−＝　Ｑ≦ｒ゛≦２１６１ （ｄ）　　３２データ・ピッ（へを含む整数のダブル・
ワード、、ｒ＝ｏ≦ｒ≦：）３２１ （ｅ）　　６４のゲ　タ・ビットを含む整数のカット・
ワードｎｒ＝Ｑ≦ｒ≦２６４．１ 商業８１綽用命令は下記の３つのデータ・タイプについ
で演ｎする。即ち、 （ａ）　　１０進数（ＢＣＤ）のストリング（ｂ）　　
英数字（ＡＳＣ目）のストリング（Ｃ）２進数（１Ｇま
たは３２ピツ１〜）科学計算用命令は下記の２つのデー
タ・タイプについて演ｎする。、即ち、 （ａ）　　８４形態を越える７ｉ−タ・どツを−の指数
（ｅ）、符号ごツ）−（ｓ）および６つの１６進数よた
は１４の１６進数の仮数ｍを含む１６進）、７肋小数点
。小数の仮数（ｒ）の範囲は、０５ｆ≦（１Ｇ　　・−
１）　／１６Ｂ、またダブル・ワードに７３　イ”Ｃハ
、範９１１ハＯ≦ｆ　−；　（１Ｂ”　１　）　／１６
１４となる。

浮動小数点数の値は、（−１）’　ｘ　ｆ　ｘ　、、（
ｅ−”（ｂ）　　単一ワードの場合には１６どツト、ま
たダブル・ワードの場合には３２ヒツトの符号っき整数
（ｉ） ２の補数形態における整数（ｉ）は、単一ワードの場合
は一２１５≦ｉ≦２１５１の範囲を有し、ダブル・ワー
ドの場合には一２３１≦ｉ≦２３１−１の範囲を有する
。

基本オペレーティング・システムの命令は下記の正規形
を有する。即ち、 レジスタとメモリー間のロード、格納およびスワップ 比較：加算、減算、乗算および除算、およびＯＲ，ＡＮ
Ｄおよび耕地的ＯＲの論理演算商業語算用命令の１０進
データ・タイプの場合は、演算は下記を含む。即ち、 演１３：加筒、減算、乗算および除算 １０進演算の比較 １０進データ・フォーマット間の変換 ２進化１０進シフトへの変換、および 数字ストリングの編集。

英数字の計算は下記のものを含む。即ち、英数字の比較 文字による翻訳 ストリングの探索−等値の識別 ストリングの検査−不等値の検出 ストリングの移動、および 英数字ストリングの編集。

２１演算は下記のものの１つである。即ち、１０進スト
リングへの変換 科学ｇ１算用命令は下記のものを含む。即ち、科学計算
の加算、 科学計算の比較、 科学計算の加算、減算、乗算および除算科学計算の格納
、および 科学計算のスワップ。

レジスタ・ファイル２は、６４の３２ビツト・レジスタ
を含んでいる。レジスタ・ファイル２の多数のプログラ
ム・ビジプル・レジスタは、１１ｏｎｅｙｗｅ　Ｉ　Ｉ
のレベル６の命令セットの種々の命令によりロードおよ
び読出しが可能である。この命令セットについては、［
ｔｌｏｎｅｙｗｅ　ｌ　Ｉのレベル６ミニコンピユータ
・システム・ハンドブック］（１９７８年１０月刊、注
文番号ＣＣ７１）に記載されている。

７つの汎用ワード・オペランド・レジスタと、９つのア
ドレス・レジスタと、７つの汎用ダブル・ワード・オペ
ランド・レジスタと、２つの制御レジスタと、３つの科
学計算用アキュムレータと、１つの記述子セグメント・
ベース・レジスタがある。

汎用ワード・オペランド・レジスタＲ１乃至Ｒ７は、１
６ビツトのワード・オペランドの汎用レジスタおよびア
キュムレータである。これらは、指標レジスタとしても
使用される。

アドレス・レジスタは３２ビツトの語長を有する。

レジスタＢ１乃￥、ＢＹは基底レジスタ、Ｒ［ｌＢＲは
遠隔の記述子基底レジスタ、およびＴはスタック・ポイ
ンタである。レジスタＢ１乃至Ｂ７はアドレスのフォー
マット化のため使用される。

ダブル・ワード・オペランド・レジスタに１乃至に７は
、３２ビツトのダブル・ワードの汎用レジスタＪ３よび
アキュムレータである。これらちまた指標付りのために
使用することができる。

制御レジスタ即ちＳレジスタは、プロセスの状態の保全
キーを設定する。レジスタは下記のことを示す。

（ａ）　　全てのサブシステムが品質の論理テスト（Ｑ
ＬＴ）プログラムを良好な結果で通ったこと、および （ｂ）　　その時の保全リングが処理中であること。

処理装置３は、多数のリング、典型的には４つのリング
を支持する。リングは保全データ・システムの一部であ
る。オペレーティング・システムのソフトウェアおよび
アプリケーション・ソフトを含む全てのソフトウェアは
、割当てられたリングに専用化される。保全システムの
一部どしである特定のリングにおいてソフトウェアをア
クセスすることを許容するため予め割当てられたコード
が要求される。

レジスタ・ファイル２におけるリング・アラーム・レジ
スタは、ソフトウェアが上位の保全リングから下位の保
全リングへ交差したかどうかを検出する。

また、浮動小数点のオペランドの仮数へ・格納１）６３
つの科学計亦アキＪムしノータＳＡＩ　、　ＳＡ２およ
びＳＡ３′ｂ含まれる３、１Ｇ進形煎の各仮数は、３２
ビットく２ワード）のノイールドまたは６４１でツト（
４ワード）のノイー・ルドＣ格納することがぐさ゛ろ。

７ビツトの指数およげての各々の？Ｊ号ビットは、４×
８ビットの指数レジスタ・ファイル１２−・２０３つの
８ヒツ１へ・レジスタに格納されでいる。

記述子のセグメントの基底レジスタ【３末、処理装置の
アドレス（り定七−ドおＪ、びその時のゾ［１けスの７
１：レス空間を定義）−るため４つのソート（゛格納さ
れる。

処理装置行３は、２つのアドレス指定し一ド、即ら絶対
リアドレス指定ｔ−ド（ＡＡＨ）および翻訳アドレス指
定モード（ＴＡＨ）を支持する。、処理装置３６；ｉ；
。

記述子のＭ底しジスタがロードされる；Ｌぐ最初ＡＡＨ
にあり、この時処理装置３はＴＡＨ即ち処理装置の正規
のアドレス指定り一ドに入る。ＡＡＨにおいては、処Ｊ
！Ｐ装置ｆｆ　３は実アト１ノスとして全ての仮想アド
レスを解釈づ−る。即ちアドレスの翻訳は行イρわ４入
い７．１八）ｌ　ｉ、：ある時は、セグメント・化され
ｔこベージング・デーゾルを使用することにより処理装
置ｎ！ｆ３ｉま全での仮想ノアド１ノスを’Ｒ７ドレス
ヘ翔謁する。

１ノジスタ・ノフイル２は、システムの割込み１、ノベ
ルｆｆ１Ｇこ主記憶装置；ｊＯにおけるスタック／のパ
ラメータを定義するためのレジスタを提供する。このス
タックは、オペランドまｌ：′：はｉｉｉ！ｆ令を格納
するため用いられる。、、１ノジスタ・ファ、イル２に
格納されＩ、スタック・７１１ノス・ポインタの内″ｉ
４＋１１．４つのソートのスタック・ヘッダの最初のワ
ードを指示リ−る１、このスタックのヘッダは、アト；
７／ス指定されたスタックにお６ノるｔノード数を一定
義し、またスタックによりイの時潤費されたワ・−ド数
ち定義する。

レジスタ・ファイル２はま／ｊ、処理中のその時の号゛
ベランドを格納する作業域ならびに乗算または除忰命令
の実行中に生じる部分積または部分商のための格納域を
提供！Ｊ−る。

１ノジスタ・ノｊフィル２に−加え゛Ｃ，論理索Ｆ１の
処理時間をγ、Ｕ綿するための多数の別のレジスタが提
供される。

プログラム・カウンタ１４は、実行中のでの時の命令の
アトｌメスを格納する。飛越しまたは分岐が示される時
を除い−Ｃ１このカウンタは常に次の命令を指示するよ
うに増進される。

表示レジスタ２４は、基本オペ１ノ〜デ”インク・シス
テム（ＢＯＰＳ）レジスタ２４−２、商業３１ｑ表示（
ＣＩ）レジスタ２４−４および科学計算表示（Ｓｌ）レ
ジスタ２４−６を含んでいる。ＢＯＰＳレジスタ２４−
２は、Ｆ記を含むオペしｌ　−７−インク・システム命
令に対り−るブ日グラム状態の標識を含んでいる。３即
ら、 （ａ）　　桁溢れ標識 （ｂ）　　桁送り標識 （Ｃ）　　テス１〜された最後のじツトの状態を表わす
ピッ１−・デス１−標識 （ｄ）　　最後の周辺装置が送られｆ：：　Ｉ　／’　
０指令を受入れたかどうかを表わづ一人出乃（１，１０
）標識、 （ｅ）　　最も後の比Ｖ操作の結果しより人き（ハｊ（
「）最も後の比較操作の結果「より小さい１（ｇ）　　
最も後の比較操作の結果「符号が一致しない」。

ＣＩ！ノジスタ２４〜４の内容は下記を表示する１、即
ち、 （ａ）　　結果が受取りフィールドに対して大き過ぎる
か、あるいはＬＯｊにょる除緯が検出される場合、１０
）「演ｑ中に（ごツ１−された村ｉ溢れ標識 （ｂ）　　結果が受取りフィールドに対（）゛（大き過
ぎる場合、英数字γ−タ演算中しツー−された切捨て標
識 （Ｃ）　　負の結果が符号のないノイ−・ルドに格納さ
れる場合、１０進演算中にしツー・された符号障害 （ｄ）　　結果が英数字データの１０進演篩に対（）て
０より大きい場合、ちしり（３１最初のオペランドが１
０ｉｔ６１１：たは矢数ｔｒ′γ−タ比較をｈする第２
のオペランドよりも大きいｉ基金１１ットされたビット
「より大きい」 （ｅ）　　１０進演算中、あるいは最初のオペランドが
１０進比較または英数字データ比較のいずれかに対する
第２のオペランドより小さい場合、結果がＯより小さい
場合にヒツトされるビット「より小さい」 Ｓｌレジスタ２４−６の内容は下記を表示する。即ち、 （ａ）　　浮動小数点演算の結果が許されるよりも小さ
な指数値を有ケる場合にセットされた指数の下位桁溢れ
ビット （ｂ）　　浮動小数点から整数への変換演算中小数が切
捨てられた場合にセットされた有意義なエラー・ビット （Ｃ）　　浮動小数点から整数への変換演算中小数の零
でない部分が切捨てられる場合にセットされた精度エラ
ー・ビット （ｄ）　　比較演算中ビット「より大きい」のみを変更
することができる。

（ｅ）　　比較演算中ビット「より小さな」のみを変更
することができる モード・レジスタ２６は、２つのＢＯＰＳレジスタ２６
−２と、１つのＣＩレジスタ２６−４と、２つのＳｌレ
ジスタ２６−６を含んでいる。

第１のＢＯＰＳレジスタ２６−２は、Ｒ１乃至Ｒ７レジ
スタの桁溢れと関連づ−るトラップ使用可能モードの制
御キーを有する。同様に、第２のＢＯＰＳレジスタ２６
−２は、Ｋ１乃至に７レジスタの桁溢れと関連するトラ
ップ使用可能モードの制御キーを有する。

Ｇｌレジスタ２Ｇ−４は、桁溢れトラップのためのトラ
ップ使用可能モード制御キーおよび商業計算用命令のた
めの切捨てトラップとを有する。

第１のＳｌレジスタ２６−４は下記のものを含む。

即ち、 （ａ）　　零にセットされると切捨てモードを表示し、
１にセットされると丸めモードを表示するビット （ｂ）　　主記憶装置フィールドの長さ（２または４ワ
ード）およびレジスタ・ファイル２におけるアキュムレ
ータ・フィールドの長ざ（２または４ワード）を表示す
る各科学計算用アキュムレータＳＡ１　、３Ａ２　、　
ＳＡ３の２ビツト第２のＳｌレジスタ２６−６は、指数
の下位桁溢れ、有意Ｍなエラーおよび精度エラー毎に３
つの使用可能トラップ・ビットを記憶する １つの命令の実行中、ブＯグラム・カウンタ１４は次の
命令を記憶する主記憶装置５０の場所を指示するように
増進される。次の命令は、ＶＨ）ｌｔ１３４またはカツ
シェ３６から３２ビツトのＢＰババス２を経てデータ入
力装置１６により受取られる。命令は、命令事前取出し
装置１８においてアセンブルされ、次いで分岐装置２０
へ転送される。ここで、ＯＰコードが復号され、表示レ
ジスタ２４およびモード・レジスタ２６の状態を調べて
、命令の特別な取扱いが必要かどうかを判定する。次の
アドレス・ロジック２２は、６７ビツトのＢＣバス４２
上を読出し専用ストア（ＲＯ８）３８に対して送られて
プロセッサ３により命令の実行を制御する６７ビツトの
マイクロワードを提供する始動アドレスを生じる１４ビ
ツトを受取る。

２進数および１６進数の仮数オペランドが、２進演算論
理Ｈ置（８Ａ［υ）４、Ｑレジスタ６およびシフタ８を
含む２進処理装置１１を介して処理される。

２進化１０進オペランドおよびＡＳＣＩＩオペランドは
、１０進演算論理装置（ＤＡＬＵ）　１０−６、乗数レ
ジスタ１０−２および乗算読出し専用メモリー１０−４
を含む１０進処理装置１０を介して処理される。指数装
置は、浮動小数点オペランドの指数部分を処理し、４×
８ビツト指数レジスタ・ファイル１２−２および指数演
算論叩装置（［＾ＬＵ）１２−４を含む。

命令により指示されるオペランドは、データ入力装置１
６により受取られ、ＲＯ３３８からの６７ビツト・マイ
クロワードにより表わされるレジスタ・ファイル２のレ
ジスタに格納される。オペランドは、データ入力装置１
６から３２ビツトのＢバス２８、ＢＡＬＤ４のＢ側、３
２ビツトのＢＩババス０を介して直接あるいはシフタ８
を介してレジスタ・ファイル２に対して転送される。こ
の状態は、レジスタ・ファイル２のレジスタにオペラン
ドを置く。浮動小数点数に対しては、仮数がレジスタ・
ファイル２に格納され、指数おＪ、び符号が４　Ｘ　８
　ＬｊツＨｃＤ　ＩＡｆｉ数Ｌ／ジしタ・ファイル１２
−２ドニ格納される３、３２ピッｉ−Ｑ〕Ｑレジスタ６
は、０４ビツトのオペランドを処理−（するよ゛）にＢ
Ａｌ、Ｕ４に対する拡張と１ノで動き、６４ごツｌ−の
オペランドを処理する。Ｑ１ノジスタ６はまた、レジ、
スタ・ノン・イル２に対して後で・転送する／ｊめ２進
重除咋命令の実（−１中部分積８３よび部分商を記憶１
ｊる。

Ｑレジスタ６は、科学５１等の加減咋命令の実行中指数
を−等しり１」−るためのジッタＥ３と共１１ｉ１１す
る。。

シフタ８１．ｔ、通常の３２ピッ１−の２進桁）入り操
作、即ｆ５に送り、右送り、左切上げ（シフト・アラウ
ンド）、１：、ｌＪＪ、ｌ−げ（シフ１へ・アラウンド
）操作を実行（ＴるＩこめＢ　Ａ　１１．１４のＢ側と
共働Ｍる１、シフタ８１１　（、）　ｌ／ジスクロｉ３
よびＢＡＬＵ４と共動しＵ６４ピッ［・の２進桁送り操
作を実行する。

単純な２３ｆＬ加パ緯の場合に（，１，１２〕：２スタ
・ノアイル２におけるＡのアドレス場所から第１のＡペ
ラン１：がよ出されと同時１に第２のオペランドがレジ
スタ・ファイル２の１３のアドレス場所から読出される
。、第１と第２の両オペランドがＢＡＬＵ４の入力Ａ、
Ｂよび［コへぞねぞれ加λられて、結果は再び１、ノジ
スク・）ｊ・イル２のある予め定めｌＪ：場所に格納さ
れる。１ご−の場所（よ、通常はこれから第１および第
２のオペランドのい（ｒれか−・方が読出された場所で
ある。

２進化１０進（ＢＣＩＩ）オペランド命令が１０進装置
１０により実行される。レジスタ・ノアＦイル２からの
ＢＣＤ　７１ベンンドは同時に演樟論理装置（ＤＡＩＩ
＋）　１０−６に対（）で加λられ、結果ｌＪ再びレジ
スタ・ファイル２に格納、される。

１０進除惇命令は、一連の連続減（）により実行される
。１０進乗棹命令は、東總１１０Ｈ１０〜４をアドレス
指定するため旧［Ｒレジスタ１０−２に各乗数へ記憶す
ることによって実行される。レジスタ・ファイル２から
の各波乗＠もまた更に、１０位の部分積の１０進数と１
０の位の１０進数を口＾１−ＵＩＯ−６のＢ側に読込む
ため東詐ＲＯＨ１（Ｌ−４をアドレス指定する。

各１の位の部分積の１０進数はその各々の前に記憶され
たん１分積の１０進数に加緯されて１前に記憶された部
分積の１０進数が読出された場所においてレジスタ・ノ
ン・イル２に格納するための新た’３部分積の１０進数
を生じる。同様に、次に上位の前に記憶された１０進数
を１０の位の１０進数に加えて、前に記憶４−された部
分積の１０進数を置換する。この過程は、高い桁の乗数
の１０進数が旧［Ｒレジスタ１０−、−２により処理さ
れるまｒｌ続−する。次いで、論理の部分積がこの乗粋
の結果となる。

指数は４×８ビ・ントの指２（レジスタ・ファイル１２
、、、、−、、２　ｆｃ格納すｈ　？！；ｙ　、、乗ｎ
中、指ｈ　ｉ；ｔ　［Ｑｌ−Ｕ１２−４に加静さ４′１
１、積４表わり゛指数は再び４×８ヒツ１への指数レジ
スタ・ファイル１２−２に格納される。

浮動小数点仮数昏、、東小数どじ（格納され高位の１６
進数が直ちに小数点の右側に置かれるに、め、Ｌノジス
タ・〕ｊ・イルｒ格納ざわ１．′：積のＡベラ：／ドは
ＢＡＬＵ４の１−也側、０１ノジスタ０．ｂよびジーツ
タ８にＪ、す１１Ｌ規化され、再びレジスタ・ファイル
２に格納される９、指数は、［−Ａ１．１１１２．、、
−４　ｆ、ｍ　、にり桁送りされｌこ１６進数を反映リ
イ）、１、゛）調整される３、仮数および指数をｌＴｌ
現化した］積は、命令（、−より指定さねた１′つのア
ドレスにおいｔＢＮバス３０Ｊ３よびＢＰババス２を介
して主記憶装置ｊ）０に再び格納される。

本発明の望ましい実施態様についＣ示し記したが、当業
賃は本文に述べた本発明に影響を及ぼすことなく多くの
変更および修正が可能であり、また依然としτ頭書の特
許請求の範囲（二請求した範囲内にあることが判るであ
ろう１．このため、本文に示しＩζ多数の要素は異なる
要素で・変更も（〕＜は置換することかでき、同じ結果
をもたらしかつ本発明の主旨の範囲内に妥当することト
ニなろう。従って、本発明を限定するもの【ま頭書の特
許請求の範囲のみである。

【図面の簡単な説明】

第１図１６未基本命令処理装置と、科学，ｉ１粋用命令
処理装置と、商業泪ｎ用命令処理装置とを含む甲〜・の
論理素子を示すブ［」ツク図Ｃある１。 １・・・ブ［コセッサ論埋木了 ２・・・レジスタ・ファイル ３・・・データ処理装置 ４・・・２進演Ｑ論理装置（ＢＡｌ．［Ｉ）６・・・Ｑ
レジスタ　　　　８・・・４×８シフタ１０・・・１０
進処理装置　　　１１・・・２進処理装置１４・・・プ
ログラム・カウンタ １Ｇ・・・データ入力装置 １８・・・命令事前取出し装置 ２０・・・分岐装置 ２２・・・アドレス・ロジック ２４・・・表示レジスタ ２６・・・モートコレジスタ ２８・・・Ｂバス　　　　　　３０・・・Ｂｌバス３２
・・・ＢＰババ ス４・・・仮想記憶管理装置（ＶＨＨＵ　）３６・・・
カツシエ ３８・・・読出し専用ストア（ＲＯ３）４２・・・ＢＣ
バス　　　　　　５０・・・主記憶装置（外５名）

Claims (9)

【特許請求の範囲】
1. （１）半導体の単一論理チップに内蔵された基本オペレ
   ーティング・システムの命令処理装置と、科学計算用命
   令処理装置と、商業計算用命令処理装置の機能を実行す
   る装置を含むデータ処理システムにおいて、 複数のオペランドを格納するレジスタ・ファイル装置と
   、 前記レジスタ・ファイル装置に対して結合されて、浮動
   小数点オペランドの仮数および基本オペレーティング・
   システムのオペランドの２進データを含む前記の複数の
   オペランドの第１のオペランドを処理する２進単位装置
   と、 前記レジスタ・ファイル装置に対して結合されて、２進
   化１０進オペランドを含む前記複数のオペランドの第２
   のオペランドを処理する１０進単位装置と、 前記レジスタ・ファイル装置に対して結合されて、前記
   浮動小数点オペランドの指数を含む前記第１の複数のオ
   ペランドを処理する指数装置とを設け、 前記複数のオペランドの前記第１と第２のオペランドの
   処理結果が前記レジスタ・ファイル装置に再び格納され
   ることを特徴とする装置。
2. （２）前記２進装置が、 前記第１の複数のオペランドと第１と第２のオペランド
   について算術演算を行なう第１の演算論理装置を含み、
   該第１と第２のオペランドが前記レジスタ・ファイル装
   置から同時に受取られ、前記第１の演算論理装置はこの
   算術演算の結果を表示する第３のオペランドを生成する
   ことを特徴とする特許請求の範囲第１項記載の装置。
3. （３）前記２進装置が更に、 前記第１の演算論理装置および前記レジスタ・ファイル
   装置に対して結合され、算術演算により表示される時前
   記第１の演算論理装置から受取った前記第３のオペラン
   ドをある予め定めた量だけ桁送りすることにより、前記
   レジスタ・ファイル装置に格納するための第４のオペラ
   ンドを生成するシフタ装置を含むことを特徴とする特許
   請求の範囲第２項記載の装置。
4. （４）前記２進装置が更に、 前記シフタ装置と、前記第１の演算論理装置と前記レジ
   スタ・ファイル装置に対して結合されて、前記レジスタ
   ・ファイル装置における前記の桁送りされた２倍長のオ
   ペランドの格納のためある予め定めた量だけ２倍長のオ
   ペランドを桁送りするＱレジスタを含むことを特徴とす
   る特許請求の範囲第３項記載の装置。
5. （５）前記Ｑレジスタ装置は更に前記シフタ装置に対し
   て結合され、それぞれ前記レジスタ・ファイル装置に対
   して転送するため乗算および除算演算中に部分積および
   部分商を受取ることを特徴とする特許請求の範囲第４項
   記載の装置。
6. （６）前記１０進装置が、 前記レジスタ・ファイル装置に対して結合され、前記の
   乗算中に前記複数のオペランドの前記第２のオペランド
   の連続する乗数を格納する乗数レジスタ装置と、 該乗数レジスタ装置および前記レジスタ・ファイル装置
   に対して結合され、前記乗数レジスタ装置から前記の連
   続する各乗数および更に前記レジスタ・ファイル装置か
   ら各被乗数を受取って１の位の部分積と１０の位の部分
   積を生成する読出し専用記憶装置と、 前記レジスタ・ファイル装置および前記読出し専用記憶
   装置に対して結合され、前記レジスタ・ファイル装置か
   ら前の部分積を受取り、かつ前記読出し専用記憶装置か
   ら前記の１の位および１０の位の部分積を受取つて、前
   記レジスタ・ファイル装置に格納するための次の部分積
   を生成する第２の演算論理装置とを含むことを特徴とす
   る特許請求の範囲第５項記載の装置。
7. （７）前記指数装置が、 前記レジスタ・ファイル装置に対して結合されて前記浮
   動小数点オペランドの指数を受取る指数レジスタ・ファ
   イル装置と、 該指数レジスタ・ファイル装置と前記レジスタ・ファイ
   ル装置に対して結合されて、前記レジスタ・ファイル装
   置に格納するため浮動小数点の乗算中に第１と第２の指
   数を加算し、かつ浮動小数点の除算中に前記第１と第２
   の指数を減算する第３の演算論理装置とを含むことを特
   徴とする特許請求の範囲第６項記載の装置。
8. （８）オペランドおよび命令の形態の情報を格納する記
   憶サブシステムと、ファームウェア・ワードを格納する
   制御ストアと、前記命令を実行するため半導体の単一論
   理チップに集積された装置とを含むデータ処理システム
   であって、前記命令が基本オペレーティング・システム
   の命令、科学計算用命令および商業計算用命令であり、
   前記基本オペレーティング・システムの命令が２進オペ
   ランドについて演算し、前記科学計算用命令が浮動小数
   点オペランドについて演算し、前記商業計算用命令が２
   進化１０進オペランドについて演算する集積装置におい
   て、 前記記憶サブシステムに対して結合されて、実行される
   べき次の命令の前記記憶サブシステムにおけるアドレス
   を生成するプログラム・カウンタ装置と、 前記記憶サブシステムに対して結合され、前記記憶サブ
   システムから前記の次の命令を受取るデータ入力装置と
   、 該データ入力装置に対して結合され、制御ストア・アド
   レスを生成するため前記の次の命令に含まれる命令コー
   ドを受取る制御ストア装置とを設け、該制御ストアは前
   記制御ストア・アドレスに応答してファームウェア・ワ
   ードを読出し、 前記データ入力装置および前記制御ストアに対して結合
   され、かつ前記の次の命令および前記ファームウェア・
   ワードのアドレス部分に応答して前記記憶サブシステム
   において前記オペランドのアドレスを生成するレジスタ
   ・ファイル装置を設け、該記憶サブシステムは前記アド
   レスに応答して前記データ入力装置に対して転送するた
   め前記オペランドを読出し、 前記データ入力装置に対して結合されて前記オペランド
   を受取る２進単位装置を設け、前記レジスタ・ファイル
   装置は前記２進単位装置に対して結合されて、もし前記
   オペランドが２進オペランドまたは２進化１０進オペラ
   ンドであれば、前記２進単位装置から受取った前記オペ
   ランドを格納し、またもし前記オペランドが浮動小数点
   オペランドであれば仮数を格納し、 前記データ入力装置に対して結合されて、もし前記オペ
   ランドが前記浮動小数点オペランドであれば、前記オペ
   ランドの指数を格納する指数単位装置を設けることを特
   徴とする装置。
9. （９）前記レジスタ・ファイル装置および前記制御スト
   ア装置に対して結合されて、前記レジスタ・ファイル装
   置から受取った前記２進化１０進オペランドについて前
   記商業計算用命令を指定する前記命令コードにより指定
   される算術演算を実施する１０進単位装置を設け、 前記２進単位装置は、前記レジスタ・ファイル装置およ
   び前記制御ストア装置に対して結合され、前記レジスタ
   ・ファイル装置から受取った前記２進オペランドについ
   て前記基本オペレーティング・システムの命令を指定す
   る前記命令コードにより指定される算術演算を実施し、
   かつ前記レジスタ・ファイル装置から受取った前記仮数
   について前記科学計算用命令を指定する前記命令コード
   により指定される算術演算を実施し、 前記指数単位装置は、前記制御ストア装置に対して結合
   されて、前記指数について前記浮動小数点命令を指定す
   る前記命令コードにより指定される前記算術演算を実施
   し、 前記算術演算の結果が前記レジスタ・ファイル装置に格
   納されることを特徴とする特許請求の範囲第８項記載の
   装置。