JPS6251244A - Hybrid-type semiconductor device and manufacture thereof - Google Patents

Hybrid-type semiconductor device and manufacture thereof

Info

Publication number
JPS6251244A
JPS6251244A JP60191571A JP19157185A JPS6251244A JP S6251244 A JPS6251244 A JP S6251244A JP 60191571 A JP60191571 A JP 60191571A JP 19157185 A JP19157185 A JP 19157185A JP S6251244 A JPS6251244 A JP S6251244A
Authority
JP
Japan
Prior art keywords
solder
plate
circuit board
copper
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60191571A
Other languages
Japanese (ja)
Other versions
JPH0334220B2 (en
Inventor
Shinjiro Kojima
小島 伸次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60191571A priority Critical patent/JPS6251244A/en
Publication of JPS6251244A publication Critical patent/JPS6251244A/en
Publication of JPH0334220B2 publication Critical patent/JPH0334220B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Abstract

PURPOSE:To make it possible to mount a discrete semiconductor element having a large current capacity and another discrete mounting element without trouble on the same heat radiating plate, by mounting the discrete semiconductor element having the large current capacity on the heat radiating plate through a ceramic plate, whose heat resistance is small, and a copper plate under an electrically insulated state. CONSTITUTION:On a heat radiating plate 10 comprising a metal material, a circuit substrate 11 is bonded through solder 12. To a wiring pattern on the circuit substrate 11, a discrete semiconductor element is connected through solder. In a hole part 111 or a cut-out part provided in a part of the circuit substrate 11, a copper plate 14 is inserted and bonded to said heat radiating plate 10 through the solder 12. On the copper plate 14, a ceramic plate 15, whose both surfaces are metallized, is mounted and bonded through the solder. A discrete semiconductor element 13 having a large current capacity is mounted on the ceramic plate 15 and bonded through the solder 12. Thus, the heat resistance of a heat radiating path can be made small with respect to a part of the discrete semiconductor to be mounted. Therefore, the discrete semiconductor element having the large current capacity and the other discrete semiconductor element can be mounted on the same heat radiating plate.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえば半導体リレーのようなハイブリッド
型半導体装置およびその製造方法に係り、特に電流容量
の大きい個別半導体素子の電気的絶縁および放熱に適し
た構造およびその組立方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a hybrid semiconductor device such as a semiconductor relay and a method for manufacturing the same, and is particularly suitable for electrical insulation and heat dissipation of individual semiconductor elements having a large current capacity. The present invention relates to a structure and a method for assembling the same.

〔発明の技術的背景〕[Technical background of the invention]

第4図は直流入力により交流回路をオン,オフ制御する
半導体リレー(固体リレー)の回路ブロック例を示して
おり、その具体的回路例を第5図に示している。ここで
、1,2は入力端子、3,4は出力端子、5はトライア
ック(通常はユニット化されている)、Q,〜Q3はト
ランジスタ、PHはホトカプラ、R1〜R.は抵抗、C
,、Cヨはコンデンサ、DBはダイオードブリッジであ
る〇 上記回路の構成、動作はよく知られており、本発明に直
接には関係しないのでその説明を省略する。上記半導体
リレーは通常は1個のケース内に収容された構造を有し
、その一部について断面構造の従来例を第6図に示して
おり、その構造は次に述べるような方法で行なっていた
FIG. 4 shows an example of a circuit block of a semiconductor relay (solid state relay) that controls ON/OFF of an AC circuit by DC input, and a specific example of the circuit is shown in FIG. Here, 1 and 2 are input terminals, 3 and 4 are output terminals, 5 is a triac (usually unitized), Q, to Q3 are transistors, PH is a photocoupler, R1 to R. is resistance, C
, , C yo are capacitors, and DB is a diode bridge. The configuration and operation of the above circuit are well known and are not directly related to the present invention, so their explanation will be omitted. The above-mentioned semiconductor relay usually has a structure housed in a single case, and a conventional example of the cross-sectional structure of a part of the relay is shown in Fig. 6, and the structure is constructed using the method described below. Ta.

即ち、アルミニウム基板(もしくはアルミニウムペース
銅張積層板)61上に第5図の回路図に示した個別半導
体素子を半田付けして回路を形成できるように配814
ターン(半田付は用パッドを含む)をエツチング法によ
υ設ける。そして、上記半田付は用ノ9ツドを除いた部
分にソルダーレジストをコーティングし、逆に上記半田
付は用ノヤツド上に半田ペース} (Sn−p,b共晶
半田であり半田クリームとも呼ばれる)をスクリーン印
刷する。そして、上記基板61上に抵抗R、トライアッ
クユニット5、出力端子3。
That is, the arrangement 814 is such that a circuit can be formed by soldering the individual semiconductor elements shown in the circuit diagram of FIG.
The turns (including pads for soldering) are provided by the etching method. Then, for the above soldering, solder resist is coated on the part other than the 9th point of use, and conversely, for the above soldering, solder paste is applied on the 9th point of use (Sn-p, b eutectic solder, also called solder cream) screen print. A resistor R, a triac unit 5, and an output terminal 3 are provided on the board 61.

4などの各部品を載置し、約230℃による半田リフロ
ーを施す。次に、上記基板61上のフラックス(前記半
田イーストに混入されていたもの)をトリクレン洗浄し
、さらにケースをかぶせ、ケースの穴よりシリコンプム
(通常はRTV ) ヲコーティングし、キュア後に上
記穴部にラベルを貼り付けて半導体リレー製品とする。
4 and other parts are mounted and solder reflowed at approximately 230°C. Next, the flux (mixed in the solder yeast) on the board 61 is cleaned with triclean, the case is covered, silicone foam (usually RTV) is coated from the hole in the case, and after curing, the hole is A label is attached to make a semiconductor relay product.

なお、第6図中、5□はトライアックユニット5のフィ
ン状ヒートシンク、5,はトライブックユニット5のリ
ード端子、62はアルミニウム基板61の絶縁層、63
は上記絶縁層62上ノ配線パターン銅箔、64は半田で
ある。
In FIG. 6, 5□ is a fin-shaped heat sink of the triac unit 5, 5 is a lead terminal of the triac unit 5, 62 is an insulating layer of the aluminum substrate 61, and 63 is a lead terminal of the triac unit 5.
is a copper foil wiring pattern on the insulating layer 62, and 64 is solder.

〔背景技術の問題点〕[Problems with background technology]

しかし、第6図に示した構造にあっては、アルミニウム
基板61の絶縁層62は合成樹脂からなるので熱抵抗が
大きい。この熱抵抗を小さくするために樹脂層を薄くす
ると、デイドの影響で耐圧が低くなってしまう。現在、
耐圧AC3、 5 kV 1分印加を保証できるアルミ
ニウム基板は、層厚0. 2 WIのエポキシ系樹脂絶
縁層を有するものであり、熱抵抗Rth(j−e)が約
2〜2・5℃/yと大きい。したがって、トライアック
ユニット5として電流容量の大きいもの(たとえば8A
以上のもの)を用いる場合、そのヒートシンク51を厚
くする必要が生じるが、ヒートシンク5□が厚いとアル
ミニウム基板61上に半田付けすると基板61のそシが
大きくなる。また、アルミニウム基板61をプレスで外
形抜きする際、合成樹脂からなる絶縁層62と金属であ
るアルミニウム板60を同時に抜くので、アルミニウム
板60の抜きパリが出易く、金型のメンテナンスが大変
で手入れを頻繁( 5000〜10000シヨツト毎)
に行なう必要がある。
However, in the structure shown in FIG. 6, since the insulating layer 62 of the aluminum substrate 61 is made of synthetic resin, the thermal resistance is large. If the resin layer is made thinner in order to reduce this thermal resistance, the withstand voltage will be lowered due to the effect of the deid. the current,
An aluminum substrate that can guarantee voltage resistance of AC3.5 kV for 1 minute has a layer thickness of 0. It has an epoxy resin insulating layer of 2 WI, and has a large thermal resistance Rth (je) of about 2 to 2.5° C./y. Therefore, as the triac unit 5, one with a large current capacity (for example, 8A
When using the above), it is necessary to make the heat sink 51 thicker, but if the heat sink 5□ is thick, the warp of the board 61 becomes large when it is soldered onto the aluminum board 61. Furthermore, when punching out the outline of the aluminum substrate 61 with a press, the insulating layer 62 made of synthetic resin and the aluminum plate 60 made of metal are simultaneously punched out, so that the aluminum plate 60 is easily punched and the mold is difficult to maintain. Frequently (every 5000-10000 shots)
It is necessary to do so.

なお、上記したような問題に対してアルミニウム基板6
1に代えて同等の大きさのセラミッ=6ー り基板を使用することで解決を図ろうとした場合、セラ
ミック基板はサイズが大きくなると反シが生じて割れ易
く、前記アルミニウム基板相当の大きさの場合には割れ
が発生する。これを防止するためにセラミック基板を2
〜3枚に分割し、それらを金属板端子あるいはワイヤに
よって半田リフロー後にさらに半田付は接続しなければ
ならないので組立工数(特に半田付は工数)が増加する
ことになり、結果としてコストアップをきたすことにな
る。
In addition, the aluminum substrate 6
If an attempt was made to solve the problem by using a ceramic substrate of the same size instead of 1, the larger the size of the ceramic substrate, the more likely it would be to crack and crack, and the ceramic substrate would be more likely to crack and break. In some cases, cracks occur. To prevent this, two ceramic substrates are used.
~ It is necessary to divide into 3 pieces and connect them with metal plate terminals or wires after reflow soldering, which increases assembly man-hours (especially man-hours for soldering), resulting in an increase in cost. It turns out.

〔発明の目的〕[Purpose of the invention]

本発明は上記の事情に鑑みてなされたもので、搭載すべ
き個別半導体の一部について放熱経路の熱抵抗を小さく
することができ、電流容量の大きい個別半導体素子をそ
の他の個別半導体素子と共に同一の放熱板上に支障なく
搭載し得るハイブリッド型半導体装置を提供するもので
ある。
The present invention was made in view of the above circumstances, and it is possible to reduce the thermal resistance of the heat dissipation path for a part of the individual semiconductors to be mounted, and it is possible to reduce the thermal resistance of the heat dissipation path for a part of the individual semiconductors to be mounted. The present invention provides a hybrid semiconductor device that can be mounted on a heat sink without any problem.

さらに、本発明は、上記半導体装置の組立てに際して放
熱基板上に搭載すべき回路基板および電流容量が大きい
ものを含む全ての個別半導体素子を一度の半田リフロー
によシ実装することが可能であり、組立工数が少なくて
済むハイブリッド型半導体装置の製造方法を提供するも
のである。
Furthermore, the present invention makes it possible to mount all the individual semiconductor elements, including the circuit board and those with large current capacity, to be mounted on the heat dissipation board in one solder reflow when assembling the semiconductor device, The present invention provides a method for manufacturing a hybrid semiconductor device that requires fewer assembly steps.

〔発明の概要〕[Summary of the invention]

即ち、本発明のハイブリッド型半導体装置は、金属材料
からなる放熱板上に回路基板が半田を介して接着されて
おシ、この回路基板上の配線パターンに個別半導体素子
が半田を介して接続されており、上記回路基板の一部に
設けられた穴部または切欠き部に銅板が挿入されると共
に前記放熱板上に半田を介して接着されており、この銅
板上に両面メタライズセラミック板が載せられると共に
半田を介して接着されており、このセラミック板上に電
流容量の大きい個別半導体素子が載せられると共に半田
を介して接着されてなることを特徴とするものである。
That is, in the hybrid semiconductor device of the present invention, a circuit board is bonded via solder onto a heat sink made of a metal material, and individual semiconductor elements are connected to wiring patterns on this circuit board via solder. A copper plate is inserted into a hole or notch provided in a part of the circuit board and is bonded onto the heat sink via solder, and a double-sided metallized ceramic plate is placed on this copper plate. The device is characterized in that individual semiconductor elements having a large current capacity are mounted on the ceramic plate and are bonded together via solder.

このように、電流容量の大きい個別半導体素子は、熱抵
抗の小さいセラミック板および銅板を介して放熱板上に
電気的に絶縁された状態で搭載されているので、電流容
量の大きい個別半導体素子とその他の個別半導体素子と
を支障なく同一の放熱板上に搭載することができる。
In this way, individual semiconductor elements with large current capacity are mounted on a heat sink in an electrically insulated state via a ceramic plate and a copper plate with low thermal resistance. Other individual semiconductor elements can be mounted on the same heat sink without any problem.

また、本発明のハイブリッド型半導体装置の製造方法は
、金属材料からなる放熱板上に半田ペーストを印刷し、
この上に一部に穴または切欠きを有し下面に半田付は部
を有し上面に配線ノ9ターンが形成されている回路基板
を重ね、この回路基板の配線パターン上に半田ペースト
を介して個別半導体部品を載せると共に前記穴部または
切欠き部に対応する前記放熱板上に銅板、セラミック板
を順に介して電流容量の大きい個別半導体素子を順に介
して電流容量の大きい個別半導体素子を搭載し、この状
態で半田リフローを施して半田付は接着を行なうことを
特徴とするものである。
Further, the method for manufacturing a hybrid semiconductor device of the present invention includes printing a solder paste on a heat sink made of a metal material,
Lay on top of this a circuit board that has a hole or notch in a part, a soldering part on the bottom surface, and nine turns of wiring formed on the top surface, and apply solder paste over the wiring pattern of this circuit board. At the same time, individual semiconductor elements with a large current capacity are mounted on the heat sink corresponding to the hole or notch through a copper plate, a ceramic plate, and an individual semiconductor element with a large current capacity in that order. However, in this state, solder reflow is performed to perform soldering and adhesion.

したがって、放熱基板上に搭載すべき回路基板および電
流容量が大きいものを含む全ての個別半導体素子を一度
の半田リフローによシ実装することができ、組立工数が
少なくて済む。
Therefore, all the individual semiconductor elements including the circuit board and those having a large current capacity to be mounted on the heat dissipation board can be mounted by one solder reflow, and the number of assembly steps can be reduced.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の一実施例を詳細に説明す
る。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図(、) 、 (b)は半導体リレーの上面、側面
から見た外形を示しておシ、第1図(、)中のC−C’
線に沿う断面構造の概略を第1図(C)に示している。
Figures 1(,) and (b) show the external appearance of the semiconductor relay seen from the top and side.C-C' in Figure 1(,)
A schematic cross-sectional structure along the line is shown in FIG. 1(C).

即ち、10は放熱板(銅系あるいはアルミニウム系等の
金属材料からなり、たとえば銅板あるいは銅メッキが片
面に施されたアルミニウム板である)である。11はガ
ラスエポキシ両面銅張積層基板上に配線パターン18が
形成された回路基板であり、たとえば第2図に示すよう
にトライアックユニット挿入用穴111が一部に設けら
れると共に周縁の一部に切欠き部11、が設けられてい
る。この回路基板11は、下面の少なくとも一部に銅箔
部19が設けられておシ、前記放熱板10上に載置され
ると共に上記銅箔部19が半田12によシ前記放熱板1
0上に接着(貼付)されている。上記回路基板11の穴
111には、第3図に示すようにトライアックユニット
13用の放熱用銅板(前記回路基板10より0.2〜0
.3順厚い)14が挿入され、その下面は半田12によ
り前記放熱板10上に接着固定されている。15は上記
銅板14上に載置されたトライアックユニット絶縁用の
両面メタライズセラミック板であり、13□はトライア
ックユニット13のリード端子であって、その先端部は
前記回路基板10上の配線パターン部(銅箔)上に半田
12付けされており、131はトライアックユニット1
3のフィン状ヒートシンクである。上記回路基板11上
には、第5図に示したようなトライアックを駆動する回
路を構成する個別半導体部品(第1図中にはコンデンサ
C1抵抗R、ホトカプラPHを代表的に示している)お
よび入力端子1,2、出力端子3,4が半田付けされて
いる。そして、上記各部品、入出力端子、トライアック
ユニットの側方を囲む枠状のケース16が設けられてお
り、このケース16と前記回路基板11、放熱板10に
よシ囲まれた空間に封止樹脂17が充填されてbる。な
お、入力端子1,2および出力端子3,4の各先端部は
上記樹脂17部よシ外方に突出している。
That is, 10 is a heat sink (made of copper-based or aluminum-based metal material, for example, a copper plate or an aluminum plate plated with copper on one side). Reference numeral 11 denotes a circuit board in which a wiring pattern 18 is formed on a glass epoxy double-sided copper-clad laminated board. For example, as shown in FIG. A notch 11 is provided. This circuit board 11 is provided with a copper foil part 19 on at least a part of its lower surface, and is placed on the heat sink 10, and the copper foil part 19 is applied to the heat sink 10 by the solder 12.
It is glued (affixed) on 0. As shown in FIG.
.. 3 thick) 14 is inserted, and its lower surface is adhesively fixed onto the heat dissipation plate 10 with solder 12. 15 is a double-sided metallized ceramic plate for insulating the triac unit placed on the copper plate 14, and 13□ is a lead terminal of the triac unit 13, the tip of which is connected to the wiring pattern part ( solder 12 is attached to the top (copper foil), and 131 is the triac unit 1.
This is a fin-shaped heat sink. On the circuit board 11, there are individual semiconductor components constituting a circuit for driving a triac as shown in FIG. Input terminals 1 and 2 and output terminals 3 and 4 are soldered. A frame-shaped case 16 is provided that surrounds the sides of each of the above-mentioned components, input/output terminals, and triac unit, and the space surrounded by this case 16, the circuit board 11, and the heat sink 10 is sealed. The resin 17 is filled. The tips of the input terminals 1, 2 and the output terminals 3, 4 protrude outward from the resin 17.

上記構造によれば、その他の個別半導体部品に比べて発
熱量の大きいトライアックユニット13は絶縁用のセラ
ミック板15および放熱用の銅板14を介して放熱板1
0に熱伝導するようになってお)、上記セラミック板1
5は耐圧AC5kV 1分印加で熱抵抗Rth(j−c
)= 0.5〜0.6℃OWと低いので、従来構造にお
いては熱抵抗が2〜2.5℃汐であったことに比べて放
熱効果が著しく優れている。したがって、大きなサイズ
のセラミック板とか2〜3枚に分割されたセラミック板
を用いる必要はなくなシ、セラミック割れとか半田付は
工程数の増加々どを伴なうという問題は全く生じない。
According to the above structure, the triac unit 13, which generates a large amount of heat compared to other individual semiconductor components, is connected to the heat dissipation plate 1 through the insulating ceramic plate 15 and the heat dissipation copper plate 14.
0), the above ceramic plate 1
5 is the thermal resistance Rth (j-c
) = 0.5 to 0.6°C, which is as low as 0.5°C to 0.6°C, so the heat dissipation effect is significantly superior to that of the conventional structure, where the thermal resistance was 2 to 2.5°C. Therefore, there is no need to use a large-sized ceramic plate or a ceramic plate divided into two or three pieces, and there are no problems such as ceramic cracking or an increase in the number of soldering steps.

また、樹脂絶縁層を有するアルミニウム基板をプレスで
外形抜きする必要もなくなるので、金型を頻繁に手入れ
しなければならないという問題も生じない。
Further, since it is no longer necessary to use a press to cut out the outline of the aluminum substrate having the resin insulating layer, the problem of having to frequently clean the mold does not occur.

次に、本発明による上記構造の半導体リレーの製造方法
について、前記第1図乃至第3図を参照して工程順に説
明する。アルミニウム板の片面に銅メッキを6〜10μ
mの厚さに施しだ板に、トライアックユニット取付部に
相当する前記銅板14の半田付は部分および回路基板1
1の半田による貼付部分を除いて半田レジストをコーテ
ィングする。次に、上記板をプレス打抜き加工により外
形抜きして所望の放熱板10を得る。一方、回路基板1
1を別に用意するものとし、この回路基板11としては
ガラスエポキシ両面銅張積層板の上面にトライアック駆
動用回路の各半導体素子を取υ付けるだめの配線パター
ン18を設け、その下面には放熱板10に半田付けする
ためのランド19を設ける。この場合、配線パターン1
8、ランド19は公知のスクリーン印刷およびエツチン
グ法によシ作り、回路基板11の上、下面の半田付は部
具外には半田レジストを施す。一方、入力端子1,2、
出力端子3,4を別に用意するものとし、とのためには
銅または真ちゅうの棒を旋盤加工によシ切削加工、ネジ
切り、ローレット加工等を施した後でNiメッキを施す
。一方、ケース16を別途用意するものとし、このため
には半田付は温度230±5℃に耐え得る樹脂材料、た
とえ−ハpps (zリフェニレンサンファイド)樹脂
、FR−PET(ガラス入りIリエチレンテレフタレー
ト、帝人株式会社商品名)樹脂等で樹脂成形する。一方
、トライアックユニット13および銅板14、セラミッ
ク板15を別途用意するものとする。との場合、銅板1
4はプレス打抜き加工後にNlメッキを施す。また、セ
ラミック板15は、所望の外形寸法より1〜2m小さく
形成し、その両面にMo −MnまたはWメタライズを
施した後でNiメッキを施す。そして、トライアックユ
ニット13とセラミック板15と銅板14とを重ねて半
田12付けしておく。
Next, a method for manufacturing a semiconductor relay having the above structure according to the present invention will be explained in order of steps with reference to FIGS. 1 to 3. 6-10μ copper plating on one side of aluminum plate
The soldering portion of the copper plate 14 corresponding to the triac unit mounting portion and the circuit board 1 are soldered to a plate having a thickness of m.
Coat solder resist except for the solder bonded area in step 1. Next, the outer shape of the above-mentioned plate is cut out by press punching to obtain a desired heat sink 10. On the other hand, circuit board 1
1 shall be prepared separately, and as this circuit board 11, a wiring pattern 18 for attaching each semiconductor element of the triac drive circuit is provided on the upper surface of a glass epoxy double-sided copper-clad laminate, and a heat sink is provided on the lower surface of the circuit board 11. 10 is provided with a land 19 for soldering. In this case, wiring pattern 1
8. The land 19 is made by a known screen printing and etching method, and a solder resist is applied to the top and bottom surfaces of the circuit board 11 outside the parts. On the other hand, input terminals 1, 2,
The output terminals 3 and 4 are prepared separately, and for this purpose, a copper or brass rod is lathe-cut, threaded, knurled, etc., and then Ni-plated. On the other hand, the case 16 shall be prepared separately, and for this purpose the soldering should be made of a resin material that can withstand temperatures of 230±5°C, such as Happs (z-lyphenylene samphide) resin, FR-PET (glass-filled I-lysene resin). Molded with terephthalate, Teijin Co., Ltd. (product name) resin, etc. On the other hand, it is assumed that the triac unit 13, the copper plate 14, and the ceramic plate 15 are prepared separately. In the case of , copper plate 1
4 is subjected to Nl plating after press punching. Further, the ceramic plate 15 is formed to be 1 to 2 m smaller than the desired external dimensions, and after Mo--Mn or W metallization is applied to both surfaces, Ni plating is applied. Then, the triac unit 13, the ceramic plate 15, and the copper plate 14 are stacked and soldered 12.

この半田付けの方法としては、カーアン治具を使用し、
8n−Pb (10−90)の高温半田と共に組んだ状
態で370±10℃の炉通し、トー14= ライアック素子部をエノキヤツデすることにょシ得られ
る。なお、第3図中に示したトライアックユニツ)JJ
は、たとえば8A以下の小容量のものであり、米国規格
による標準外形TO−220の様にフレームにトライア
ック素子をマウントし、?ンディングし、エノキャップ
を施した後でトランスファモールド成形により得られた
半導体装置そのものである。
This soldering method uses a car anchor jig,
It can be obtained by passing the assembly together with 8n-Pb (10-90) high-temperature solder through a furnace at 370±10° C. to heat the lyac element portion. In addition, the triac units shown in Figure 3) JJ
has a small capacity of, for example, 8A or less, and a triac element is mounted on the frame like the standard TO-220 according to American standards. This is the semiconductor device itself obtained by transfer molding after bonding and Enocaping.

次に、上記のようにそれぞれ用意した各部品やその他の
個別半導体部品を放熱板10や回路基板11上に実装す
る組立て方法を説明する。
Next, a method of assembling each component prepared as described above and other individual semiconductor components on the heat sink 10 and the circuit board 11 will be described.

先ず、放熱板10上に半田クリーム(Sn−Pb。First, solder cream (Sn-Pb) is applied on the heat sink 10.

63−37)を印刷し、同様に回路基板11上の半田付
は部にも半田クリームを印刷する。次に、放熱板10上
に回路基板11を重ね、回路基板11のトライアックユ
ニット挿入用穴11にトライアックユニット放熱用銅板
14を挿入して放熱板10上に載せる・一方、トライア
ック駆動回路用のその他の個別半導体素子を回路基板1
1上のそれぞれ所定の位置に載せる。また、ケース16
とほぼ同形の入出力端子ガイド用穴のあいた樹脂成形治
具を放熱板1o上に載せ、との治具のガイド用穴に入力
端子1,2、出力端子3,4を差し込む。この状態で半
田リフロー(ヒーター上をコンベアで移送する。温度は
23℃±5℃)を施す。次に、前記樹脂成形治具を取シ
外し、半田フラックス(半田クリームに混入されていた
もの)をトリクレン洗浄し、ケース16を放熱板10上
に取シ付け、この状態で封止樹脂(たとえばエポキシ■
266、日本ベルノックス社製)17で樹脂封止して半
導体リレー製品とする。
63-37), and similarly print solder cream on the soldering area on the circuit board 11. Next, the circuit board 11 is stacked on the heat sink 10, and the triac unit heat dissipation copper plate 14 is inserted into the triac unit insertion hole 11 of the circuit board 11 and placed on the heat sink 10. The individual semiconductor elements of circuit board 1
1, place them in their respective predetermined positions. Also, case 16
A resin molding jig with holes for input/output terminal guides of approximately the same shape is placed on the heat sink 1o, and input terminals 1, 2 and output terminals 3, 4 are inserted into the guide holes of the jig. In this state, solder reflow (transferred on a heater by a conveyor, temperature: 23°C±5°C) is performed. Next, the resin molding jig is removed, the solder flux (mixed in the solder cream) is cleaned with triclean, the case 16 is mounted on the heat sink 10, and in this state, the sealing resin (for example Epoxy■
266 (manufactured by Japan Bellnox Co., Ltd.) 17 to make a semiconductor relay product.

なお、前記トライアックユニット13とセラミック板1
5と銅板14とを予め半田付けしておくことなく、銅板
14およびセラミック板15の各上面に半田クリームを
印刷した後、前記回路基板11の組立時に銅板14、セ
ラミック板15、トライアックユニット13の順に重ね
ておき、これを前記半田リフロ一時に同時に半田付けす
るようにしてもよい。
Note that the triac unit 13 and the ceramic plate 1
5 and the copper plate 14 in advance. After printing solder cream on the upper surfaces of the copper plate 14 and the ceramic plate 15, the copper plate 14, the ceramic plate 15, and the triac unit 13 are soldered when assembling the circuit board 11. They may be stacked in order and soldered at the same time during the solder reflow.

上記組立方法によれば、放熱板10上に回路基板11を
載せ、この回路基板11上に個別半導体素子を載せ、上
記回路基板11に予め設はティる穴111の部分に銅板
144セラミツク板15を介してトライアックユニット
13を載せ、半田ペーストを使用して一度の半田リフロ
ーにより半田付けするものであり、組立工数、  □特
に半田付は工数は少なくソ済む。しかも、上記銅板14
、セラミック板′15、トライアックユニット13も上
記半田リフロ一時に同時に半田付けするととも可能であ
る。
According to the above assembly method, the circuit board 11 is placed on the heat sink 10, the individual semiconductor elements are placed on the circuit board 11, and the copper plate 144 and the ceramic plate 15 are placed in the holes 111 previously formed in the circuit board 11. The triac unit 13 is mounted through the mount and soldered using solder paste in a single solder reflow process, which reduces assembly man-hours, □especially the soldering man-hours. Moreover, the copper plate 14
, the ceramic plate '15, and the triac unit 13 can also be soldered at the same time during the solder reflow process.

なお、本発明は上記実施例の半導体リレーに限ることな
く、比較的発熱量の大きb個別牛導体素子とそれ以外の
個別半導体素子を有するノーイブリッド型半導体装置一
般における構造および組立方法に適用可能である。また
、前記実施例では、回路基板の穴部に銅板、セラミック
板を介してトライブックユニットを放熱板上に搭載した
が、回路基板に穴の代わシに切欠きを設け、この切欠き
部に前記したような銅板、セラミック板を介してトライ
アックユニットを搭載するようにしてもよい。
It should be noted that the present invention is not limited to the semiconductor relay of the above embodiment, but can be applied to the structure and assembly method of general non-brid type semiconductor devices having individual conductor elements that generate a relatively large amount of heat and other individual semiconductor elements. It is. Furthermore, in the above embodiment, the trybook unit was mounted on the heat sink through the copper plate and ceramic plate in the hole of the circuit board. The triac unit may be mounted via a copper plate or a ceramic plate as described above.

〔発明の効果〕〔Effect of the invention〕

上述したように本発明のハイブリッド型半導体装置によ
れば、搭載すべき個別半導体の一部について放熱経路の
熱抵抗を小さぐすることができ、るので、電流容量の大
きい個別半導体素子をその桶の個別半導体素子と共に同
一の放熱板上に搭載することができる。また、本発明の
ハイブリッド型半導体装置の製造方法によれば、半導体
装置の組立てに際して放熱板上に搭載すべき回路基板お
よび電流容量の大きいものを含む全ての個別半導体素子
を一度の半田リフローによシ実装することができ、組立
て工数が少なくて済む利点がある。
As described above, according to the hybrid semiconductor device of the present invention, it is possible to reduce the thermal resistance of the heat dissipation path for some of the individual semiconductors to be mounted. It can be mounted on the same heat sink together with other individual semiconductor devices. Furthermore, according to the method for manufacturing a hybrid semiconductor device of the present invention, all the individual semiconductor elements including the circuit board and those with large current capacity to be mounted on the heat sink when assembling the semiconductor device can be soldered at one time by reflow soldering. It has the advantage of being easy to mount, requiring fewer assembly steps.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a) # (b) 、 (e)は本発明装置の
一実施例に係る半導体リレーの上面図、側面図、断面図
、第2図は第1図(C)中の回路基板を取シ出して一例
を示す上面図、第3図は第1図(、)中の要部を取り出
して拡大して示す断面図、第4図は半導体リレーの一般
的構成を示す回路ブロック図、第5図は第4図の回路の
一具体例を示す回路図、第6図は従来の半導体リレーの
一部の断面構造を示す断面図である。 1.2・・・入力端子、4,5・・・出力端子、10・
・・放熱板、11・・・回路基板、11□・・・トライ
アックユニット挿入用孔、11.・・・切欠き部、12
・・・半田、1.9・・・トライアックユニット、14
・・・銅板、15・・・セラミック板、16・、・ケー
ス、17・・・封止用樹脂、18・・・配線・ぜターン
、19・・・銅箔部(ランド)、C・・・コンデンサ、
R・・・抵抗、PH・・・フォトカプラ。
FIGS. 1(a), (b), and (e) are a top view, a side view, and a sectional view of a semiconductor relay according to an embodiment of the device of the present invention, and FIG. 2 is a circuit board in FIG. 1(C). FIG. 3 is a cross-sectional view showing an enlarged view of the main parts in FIG. 1 (,), and FIG. 4 is a circuit block diagram showing the general configuration of a semiconductor relay. , FIG. 5 is a circuit diagram showing a specific example of the circuit shown in FIG. 4, and FIG. 6 is a sectional view showing a cross-sectional structure of a part of a conventional semiconductor relay. 1.2...Input terminal, 4,5...Output terminal, 10.
... Heat sink, 11... Circuit board, 11□... Triac unit insertion hole, 11. ...notch part, 12
... Solder, 1.9 ... Triac unit, 14
...Copper plate, 15...Ceramic plate, 16...Case, 17...Sealing resin, 18...Wiring/Zetan, 19...Copper foil part (land), C...・Capacitor,
R...Resistor, PH...Photocoupler.

Claims (5)

【特許請求の範囲】[Claims] (1)金属材料からなる放熱板と、この放熱板上に載置
されると共に半田を介して接着され、上面に形成された
配線パターンに個別半導体素子が半田を介して接続され
ており、一部に穴または切欠きが設けられた回路基板と
、この回路基板の前記穴部または切欠き部に挿入され前
記放熱板上に載置されると共に半田を介して接着された
銅板と、この銅板上に載置されると共に半田を介して接
着された両面メタライズセラミック板と、このセラミッ
ク板上に載置されると共に半田により接着され前記個別
半導体素子よりも電流容量の大きい個別半導体素子とを
具備してなることを特徴とするハイブリッド型半導体装
置。
(1) A heat dissipation plate made of a metal material, individual semiconductor elements placed on the heat dissipation plate and bonded via solder, and connected via solder to a wiring pattern formed on the upper surface. A circuit board having a hole or notch in the circuit board, a copper plate inserted into the hole or notch of this circuit board, placed on the heat sink, and bonded via solder, and this copper plate. A double-sided metallized ceramic plate placed on the ceramic plate and bonded via solder, and an individual semiconductor element placed on the ceramic plate and bonded with solder and having a larger current capacity than the individual semiconductor element. A hybrid semiconductor device characterized by:
(2)前記電流容量の大きい個別半導体素子はトライア
ックユニットであり、前記回路基板はガラスエポキシ基
材銅張積層板が用いられ、この回路基板上には前記トラ
イアックユニットを駆動するための回路が構成されてな
り、半導体リレーとして構成されたことを特徴とする前
記特許請求の範囲第1項記載のハイブリッド型半導体装
置。
(2) The individual semiconductor element with a large current capacity is a triac unit, the circuit board is a glass epoxy base copper clad laminate, and a circuit for driving the triac unit is configured on the circuit board. 2. The hybrid semiconductor device according to claim 1, wherein the hybrid semiconductor device is configured as a semiconductor relay.
(3)前記放熱板は、銅系の金属材料あるいは上面に銅
メッキが施されたアルミニウム系の金属材料であること
を特徴とする前記特許請求の範囲第1項または第2項に
記載のハイブリッド型半導体装置。
(3) The hybrid according to claim 1 or 2, wherein the heat sink is made of a copper-based metal material or an aluminum-based metal material whose upper surface is plated with copper. type semiconductor device.
(4)金属材料からなる放熱板上に半田ペーストを印刷
し、この上に一部に穴または切欠きを有し下面に半田付
け部を有し上面に配線パターンが形成されている回路基
板を重ね、この回路基板の配線パターン上に半田ペース
トを介して個別半導体部品を載せると共に前記穴部また
は切欠き部に対応する前記放熱板上に銅板、セラミック
板を順に介して電流容量の大きい個別半導体素子を搭載
し、この状態で半田リフローを施して半田付け接着を行
なうことを特徴とするハイブリッド型半導体装置の製造
方法。
(4) Solder paste is printed on a heat dissipation plate made of a metal material, and a circuit board is formed on the heat dissipation plate, which has a hole or notch in a part, a soldering part on the bottom surface, and a wiring pattern on the top surface. The individual semiconductor components are placed on the wiring pattern of this circuit board via solder paste, and the individual semiconductor components with large current capacity are placed on the heat sink corresponding to the hole or notch via a copper plate and a ceramic plate in that order. A method for manufacturing a hybrid semiconductor device, characterized by mounting an element, performing solder reflow in this state, and performing solder bonding.
(5)前記穴部または切欠き部に前記銅板を挿入して放
熱板上に載せ、この銅板の上に半田ペーストを介して両
面メタライズセラミック板を載せ、このセラミック板の
上に前記電流容量の大きい個別半導体素子を載せ、この
状態で前記半田リフローを行なうことを特徴とする前記
特許請求の範囲第4項記載のハイブリッド型半導体装置
の製造方法。
(5) Insert the copper plate into the hole or notch and place it on a heat sink, place a double-sided metallized ceramic plate on top of the copper plate with solder paste, and place the current capacity on the ceramic plate. 5. The method of manufacturing a hybrid semiconductor device according to claim 4, wherein a large individual semiconductor element is mounted and the solder reflow is performed in this state.
JP60191571A 1985-08-30 1985-08-30 Hybrid-type semiconductor device and manufacture thereof Granted JPS6251244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60191571A JPS6251244A (en) 1985-08-30 1985-08-30 Hybrid-type semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60191571A JPS6251244A (en) 1985-08-30 1985-08-30 Hybrid-type semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS6251244A true JPS6251244A (en) 1987-03-05
JPH0334220B2 JPH0334220B2 (en) 1991-05-21

Family

ID=16276883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60191571A Granted JPS6251244A (en) 1985-08-30 1985-08-30 Hybrid-type semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6251244A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181824A (en) * 2010-03-03 2011-09-15 Hitachi Automotive Systems Ltd Power semiconductor device and ac power generator for vehicle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181824A (en) * 2010-03-03 2011-09-15 Hitachi Automotive Systems Ltd Power semiconductor device and ac power generator for vehicle

Also Published As

Publication number Publication date
JPH0334220B2 (en) 1991-05-21

Similar Documents

Publication Publication Date Title
KR950000203B1 (en) Power semiconductor device
JPH0774306A (en) Semiconductor device
JP2002203942A (en) Power semiconductor module
JP5091459B2 (en) Manufacturing method of high heat radiation type electronic component storage package
JPH07254759A (en) Power hybrid integrated circuit device
JPH11191603A (en) Semiconductor integrated circuit and its manufacture
JPH11163045A (en) Semiconductor device and its manufacture
EP1528847B1 (en) Heat dissipating insert, circuit comprising said insert and production method
JPS6251244A (en) Hybrid-type semiconductor device and manufacture thereof
JPH0677631A (en) Mounting method of chip component onto aluminum board
JP2019146323A (en) Power source module
JPH05129515A (en) Semiconductor device
JP2879503B2 (en) Surface mount type electronic circuit device
JP2004111431A (en) Power module and its manufacturing method
JPH09289283A (en) Semiconductor device
JP3170004B2 (en) Ceramic circuit board
JPH0231794Y2 (en)
JP2000236034A (en) Package for electronic component
JPH05121845A (en) Ceramic circuit board
CN111584454A (en) Metal frame for SOT227 packaging and preparation process thereof
JPS59224149A (en) Attaching structure of heating electronic element
JPH10309084A (en) Manufacture of power converter
JP2000114442A (en) Package for electronic part
JPH0621589A (en) Heat dissipating structure for hybrid ic and manufacture thereof
JP2001177019A (en) Package for electronic component and manufacturing method thereof