JPS62500751A - バ−・コ−ドを持つ記録媒体とその読取り及びデコ−ド装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 パー・コードを持つ記録媒体とその読取及びデコード装置 この発明はパー・コードを持つ記録媒体とその読取及びデコード装置に関する。

背景技術 パー・コードのような機械読取コードは、例えば、銀行や他の金融機関における 小切手の処理のような書類の自動高速処理に使用されると有益である。・々−・ コードは特に、書類が転送されている間に、いわゆる“送行中に”機械で容易に プリントされ、容易に読取ることができ、相当量さな記憶場所に相当量の情報を 記憶することができるので、小切手や同じような書類に使用するに非常に適して いる。現在、色々な種類の・９−・コーｒが使用されている。例えば、・ぐ−の プリントの有無でバイナリ・コードを表わすもの、長さの相違又は幅の相違でそ れを表わすものや色の違うパーを使用するものなどがある。書類上に行う色々な 種類の情報の符号化又はプリントすることによってソーティング又は他の書類の 機械処理を容易にし、強化することができるが、書類上にそのような符号化情報 を設ける場所の大きさは制限されるので、情報の記録密度を増加しうるパーの開 発が書類の自動処理の効率を上げるのに相当貢献すること、は明らかである。

発明の開示 この発明の目的は文字の効率良い符号化のための高密度パー・コードを提供し、 該コードの読取及びデコード装置を提供することである。

この発明によると、大体同幅の複数のコード要素から成り、各コード要素は背景 と異なる感知特性の第１の長さを持つバー形状の第１の要素と、前記背景と異な る感知特性の前記第１の要素と異なる長さのパー形状の第２の要素と、前記背景 と同一感知特性を持つ第３の要素とから成る群から選ばれた複数の文字を持つ与 えられた感知特性背景を有する記録媒体を提供するものである。

図面の簡単な説明 次に、下記の添付図面を参照してその例によシこの発明の一実施例を説明する。

第１図は、対応する１０進及びバイナリ等価のコードと共にこの発明のコードに よる１群のコード組合わせ例を示す図である。

第２図は、書類上におけるこの発明のコードの一実施例を示す図である。

第３図は、第２図の一部の拡大表示図である。

第４図は、完全又は全コード・ノＺ−及び部分又は半コード・パーとの関係で配 置されたツク−・コーＰを感知するセンサを略図で示した図である。

第５図は、全バー、半ノ９−及びツク−なし又は空ノ々−を感知したときのバイ ナリ値を表わす表の図である。

第６図は、書類転送路における書類の存在、書類の選ばれた部分に光を当てる照 射装置、及び転送中の書類の符号化部分を感知する感知装置などを略図で表わす 図である。

第７図は、コードを感知し、デコードする処理を示す流れ図でおる。

第８図は、他のチャンネルのブロック表示と共に１つのチャンネルの回路の詳細 を示す回路図である。

第９図は、感知したパー・コード情報を記憶し、デコードしうるロジック回路を 示すブロック図である。

第１０図は、第９図で使用するタイミング信号を発生するロジック回路を示すブ ロック図である。

パー・コードの最も普通の方式では、ツク−の存在がビット１を表わし、ノＺ− の不存在がビットＯを表わす。

この方式を使用すると、′ｎ″を１文字当りの・ぐ−のような要素の数を表わす ものとすると、表わすことのできる文字の数は２ｎ−１個である０従って、１文 字当り３ビツト又は３バーを使用すると、異なる文字の最大使用可能数は８（０ を含む）である。同様に、４素子又は４要素バイナリ・コードを使用すると、第 １図の１バイナリ”の表示の下に表わすように、最大１６の異なる文字を表わす ことができる。

この発明によるコードはこの実施例に示すような全バー、半バー及び空バーを使 用して３つの状態を表わすことができる３値ペースを使用し、２値ベースを使用 するものではない。この方式によれば、１文字当シ表示することができる異なる 文字の数は′ｎ″をパーのような要素の数を表わすものとして３ｎ−１である。

３要素で表現できる最大文字数は２７（Ｏ４”含む）である。同様に、４要素ト ライナリ（３値）コードを使用すると、最大８１個の異なる文字を表現すること ができ（０を含め）、それは第１図の６バーー半パー・コード”の下に示すよう なものである。

第２図及び第３図は、書類１８の定められた領域１６に記録された典型的な全バ ー、部分パー構造を示す。

以下、この説明の便宜上、特定の感知及びデコードの説明を簡単にするため、部 分パーを半パーと呼ぶ。しかし、この部分パー又は半バーは感知装置で完全パー 又は全バーと容易に区別することができる高さの異なるすべてのパーを含むとい うことは明らかである。

第３図から良くわかるように、このコードは全ツク−２０、半パー２２及び空パ ー２４から成る。この／？　−は第３図のパーに表わすようにあまシ質の良くな いプリントをするドツト・マトリックス・プリンタのような比較的低コスト装置 を含む適当なプリント手段でシリンドすることができるが、感知手段で容易に検 知することができるものである。希望によシ、この７％＋１−・コードは磁気或 は螢光性インキ又はり？ンのような検出の容易性を強化する特性のインキ又はリ ケンを使用してプリントすることができる。

パー・コード要素及び背景について請求の範囲に使用している０感知特性”の用 語は光、磁気又は他の手段による感知特性を有する可能性があることを意味する 。しかし、光感知については、異なる”感知特性”はパー・コード要素の反射特 性が背景のそれと比べて異なる特性を有するということを意味する。

パー２０と２２との間は、パーがない空間部分を容易に検知しうるように、標準 間隔２６だけ離されているということがわかる。第３図の括弧２８で示すように 、書類に符号化した各文字はこの実施例では４つのパー又は空間又はそれらの組 合せで表わされる。

典型的な小切手では、その表面又は裏面にある・９−・コード形式の情報は、例 えば、”１０６’のようなデイオプデイヤ形式で与えられた日は、プリントした 機械の６ドツト識別表示、小切手が゛自行”か又は他の銀行で置載されたかの３ ディジット表示、国内又は外国小切手かどうかの２ディノット表示、複数のエラ ー修正ディゾノト、１ラインのコードのスタートを表示する１群のディ・ジット 、そのコード群の終シを表示する１群のディジットなどがある。他の情報、例え ば、“優遇金額”どして知られている小切手の金額のようなものも、小切手にス 被−スがあれば含めることができる。従来のコードよりスペースが少くてよいコ ンパクトなコードの使用がこの発明の最も有益な点である。

第４図は、全パー２０及び半パー２２と感知装置３０との間の関係を略図で示す 。装置３０は４つの別個なセンサ又は光セル、８１，８２，８３．８４から成る 。

これら光セルは止層、負層及びその間に本来有する層とを含むＰＩＮダイオード ・タイプのものでよい。

第４図には略図で、第５図では長く表わしである感知装置３０は、全パー２０が 感知装置３０を通過したときはセルＳｌ　、Ｓ２，３３　、Ｓ４全部が反射光の 変化に反応し、半バー２２が感知装置３０を通過したときはセルＳ３　、Ｓ４の みがその反射光の変化に反応し、全パーも半バーも所定の期間感知装置３０を通 過しないときはどのセルも反応しないというように、パー・コード要素の列に対 して位置付けされる。

第６図は、書類１８がトラック３４の感知ステーション３２を転送通過したとき にパー・コードの感知が行われる方法を目的に示すものである。又、トラック３ ４は書類がステーション３２の上流にあるか下流にあることを検出するための位 置センサ３６，３７を含　゛むことができる。

ステーション３２はトラック３４の穴４４全通して希望する波長の光を照射する ための光源３８．フィルタ４０．レンズ４２を含み、第６図では容易に見ること ができるように大きく表わし九要素２０のようなパー・コード要素を照射する。

光源３８．フィルタ４０゜レンズ４２は、典型的には、書類１８の転送路に対し て６０度のような適当な角度で配置された適当な取付手段４３に取付けられる。

反射した光はレンズ４６及びフィルタ４８全通して４要素感知装置３０に投射さ れる。レンズ４６．フィルタ４８及び感知装置３０も典型的には、書類１８の転 送路に対して６０度の角度で取付けられた適当な取付手段４７に取付けられる。

しかし、例えば、パー２０が適当な螢光性インキでプリントされている場合、光 源３８及びフィルタ４０は３３０〜３７０ナノメートルの波長を持つ光を発生し てパーに当り、インキを励起して発光させるように選ばれる。フィルタ４８は４ ７０ナノメートルまでの波長を有する光を通して感知装置３０に当てるようにす ることができる。

次に、記録媒体１８から感知した・ぐ−・コード情報をデコードする方法及びシ ステムについて説明する。

第７図の流れ図を参照すると、それは全処理方法を要約したものであり、記録媒 体重８のバー・コードを照射するブロック５０から始まシ、照射されたパー・コ ードの感知を行うブロック５２に進む。その結果発生した電気信号はブロック５ ４でプリアンプされ、ブロック５６で増幅され、ブロック５８でフィルタされ。

ブロック６０でその信号のピークが検出される。次に、その信号はブロック６２ でラッチされ、ブロック６２で混合されて再びラッチされ、希望する情報内容が 与えられる。ブロック６８．７０では、種々の動作のためのシステム及びデータ ・クロックが供給される。

第７図で要約した動作シーケンスを達成するための各回路を次に説明する。

第８図において、光セルＳ１は全体的に７２で示す感知回路に含まれる。他の光 セル８２．Ｓ３．Ｓ４も第８図にあり、夫々ブロック形式の関係回路７４　、７ ６゜７８と共に示す。すべて４つの回路は同等であるから回路７２のみを詳細に 説明する。

センサＳ１の一方は雑音除去手段としてそのセンサに所定の閾値を与えるバイア ス回路に接続される。センサＳ１は６８０オーム抵抗８２と１０，０００オーム 抵抗８４との間のジャンク７ョンに接続される。抵抗８２の他方は接地として示 す基準電位に接続される。抵抗８４の他方は±１２Ｖ電源に接続される。

センサＳ１の他方はプリアンプ作用を実行する増幅器８６の負入力に接続される 。増幅器８６の正入力は接地として示す基準電位に接続される。増幅器８６の出 力は４７０オ一ム抵抗８２全通して増幅器８８から成る第２の増幅段の負入力に 接続され、２２メグオ一ム抵抗９０全通して増幅器８６の負入力に接続される。

増幅器８８の正入力は接地として示すベース基準電位に接続される。増幅器８８ の出力は可変１０，０００オーム・Ｉテンショメータ（ゲイン調節用）を通して その増幅器の負入力に接続される。

増幅器８８の出力はＯ，ＯＯ２２マイクロフアラド・キャノ！シタ９４及び５６ ０オーム抵抗９５を通してフィルタ回路９８の一部を形成する演算増幅器９６の 負入力はＡＣ結合される。増幅器９６の正入力は４７０オ一ム抵抗１００全通し て接地として示すベース基準電位に接続される。増幅器９６の出力は０．０１マ イクロフアラド・キャパシタ１０２と１．０００オーム抵抗１０４との並列結合 を通してその負入力にフィードバックされる。フィルタ回路９８は３０にヘルツ 及びそれ以下の信号を通過するように設計され、高い周波数の信号を阻止する。

その周波数は処理する書類の普通の速度及びコード・パーの間隔等を考慮して選 び決定される。小切手速度及びバー間スペースが設計のものよりわずか異なると 、その信号はまだすべて３０にヘルツ以下に入るのでフィルタ回路９８を通過す ることができるが、このレベル以上の周波数は雑音又は他の擬似信号を表わすこ とになるだろう。フィルタ回路９８は必要に応じ異なる範囲の小切手速度のため に変更することができることは明らかである。

全体的に１０６で示す回路は与えられた信号のバーの検出を表わすピークを決定 する従来のピーク検出回路である。回路１０６は増幅器９６の出力が接続されて いる正入力を有する第１の増幅器１０８ｔ−含む。増幅器１０８の負入力は自己 の負入力にフィードバックされている第２の増幅器１１０の出力に接続される。

増幅器１０８の出力はダイオード１１２を通して増幅器１１０の正入力に接続さ れ、その人力は又０．０１マイクロフアラド・キャパシタ１１４を通して接地と して示すベース基準電位に接続される。ピーク検出回路１０６の出力でもある増 幅器１１０の出力はオープン・コレクタ・インバータ１１６に接続され、その出 力は１、　ＯＯＯオーム抵抗１１８を通して＋５ｖ電源に接続され、それはセル Ｓ１からの出力ＳＤ−〇となる。同様な方法で、出力５Ｄ−１，３Ｄ−２，５Ｄ −３も夫々セルＳ２．Ｓ３．Ｓ４から回路７４，７６．７８及びインバータ１２ ０，１２２，１２４ｆｔ通して出力される。

第８図の出力５Ｄ−０，５Ｄ−１，５Ｄ−２，５ＤＰ３はこの発明の実施例の記 憶及びデコード回路を表わす第９図の左側では人力として示しである。これら入 力は、例えば、テキサス・グラスのテキサス・インスツルーメント社製の型式７ ４７４のものでよい４個のＤ型フリソゾ・クロック１３０．１３２．１３４．１ ３６に供給される。これらフリップ・フロッグは又クロック信号ＣＬＫＩ及びリ セット信号ＰＤの供給を受ける。クロックＣＬＫＩは内部システム・クロックで ある。信号ＰＤは書類１８が読取ステーション３２に近づいたときにその先端を 感知するセンサ３６（第６図）から出力される。書類の先端がセンサ３６を通過 すると、ラインＰＤは６ハイ”となる。ラインＰＤによってフリップ・フロッグ １３０，１３２，１３４．１３６がリセットされると、それらは再びデータ信号 ５Ｄ−０〜５Ｄ−３によってセットできるようになる。書類１８の後端が第２の センサ３７を通過すると、ラインＰＤは“ロー”となり、フリップ・クロックの 状態の変化はできなくなる。

フリップ・フロップ１３０，１３２の出力はアンド・ゲート１３８の入力に供給 され、フリップ・フロップ１３４．１３６の出力はアンド・ゲート１４０の入力 に供給される。これは２つのフリソゲ・フロップ１３０゜１３２及び１３４　、 １３６の夫々の状態を表わす夫々単一の出力を供給することになる。第５図の表 を見ると、両アンド・り−トの出力がともに正であるとそれは全パーの感知を示 し、アンド・ケ”　−）　１３８の出力が負でありアンド・ｒ−ト１４０の出力 が正であると半パーの感知を示し、両アンド・ダートの出力がともに負であると バーを感知しないことを示す。従って、２つのアンド・ダートの組合わせ状態に よって、３つのコード要素、すなわち全パー、半パー及び空パーを表わすことが できる。アンド・ダートの出力は前述のテキサス・インスツルーメント社製の型 式７４１１６でよい各４つのラッチ１４２，１４４，１４６．１４８の２つの入 力に並列に供給される。

信号ＰＤは前述の各ラッチに与えられる。その上、夫々各ラッチ１４２，１４４ ，１４６，１４８は後述するように第１０図の回路から発生したそれ自体に関す るクロック信号ＢＤ１．ＢＤ２．ＢＤ３．ＢＤ４を有する。

これらクロック信号は、与えられた時間に、ラッチ１４２．１４４，１４６，１ ４８の１つのみがその入力に供給された信号に対応してセットされるというよう に順次付勢される。信号ＢＤＩ−ＢＤ４のタイミングはこの実施例では文字を構 成する４つの異なる要素の順次的感知に対応する。従って、信号ＢＤ１〜ＢＤ４ のシーケンスの終りでは、ランチ１４２〜１４８はそれらの出力が与えられた文 字のために感知された４つのコード要素を表わすようにセントされる。

ラッチ１４２〜１４８の４組の出力ＬＯ〜Ｌ７はカリフォルニア、マウンテンビ ューのフェアチャイルド・セミコンダクタ製の型式９３４０６でよい２つのプロ グラマプＡ／、デコーダ１５　’０　、１５１の人力ＡＯ−Ａ７に並列に供給さ れる。デコーダ１５０，１５１は、又アンド・ケ”−）１５２に供給され、イン バータ１５４でその出力が反転されてデコーダ１５０，１５１に供給される信号 ＣＬＫ　、　Ｐ　Ｄによっても制御される。

デコーダ１５０の出力は４つの出力０゜〜０７のバイナリの状態で表わされ、デ コーダ１５１の出力は４つの出力０４〜０７のバイナリの状態で表わされる。こ れら８つの出力はともに組合わされて合計２５６の異なる文字を供給することが できる。２つのデコーダ１５ｏ。

１５１は夫々互いに異なるように公知の方法で内部プログラムされ、各デコーダ １５０，１５１の入力ＡＯ〜Ａ７に供給されたラッチ１４２，１４４，１４６゜ １４８の出力信号ＬＯ〜Ｌ７の異なる組合わせによって希望する出力信号を供給 する。例えば、両デコーダ１５０．１５１の入力Ａ、Ｏ〜Ａ７夫々に信号０，０ ゜１、　、１　、０　、０　、０　、０が供給されると、デコーダ１５０は夫々 ノ出力Ｏ８＋　０１　＋　０２　＋　０３に出力信号０゜ｉ、ｏ、ｏを出力する ようプログラムされ、デコーダ１５１は出力０４　＋　０５　＊　Ｏｂ　ｒ、　 ０７の全部に信号゛０″を供給するようにプログラムすることができる。その結 果デコードされた８ビット文字（出力Ｏ０は最下位ビットを表わす）は００００ ００１０である。

第１０図の回路は第９図のラッチ１４２，１４４゜１４６．１４８に供給される 信号ＢＤＩ〜ＢＤ４　′ｆ：発生する。前述のように信号ＰＤは書類１８が読取 ステーション３２に近づいたときに、その先端によって出力される。この信号は インバータ１５６で反転され、オア・ダート１５８０１人力に供給され、後述す るようにそのもう一方の入力は信号ＰＤ４から出力したフィードバック信号の性 質のものである。先端センサがらの信号ＰＤが０ハイ”レベルになったときに、 インバータ１５６の出力は”ロー“になる。この出力はテキサス・ダラスのテキ サス・インスッルーメント製の型式７４９３でよいカウンタ１６０に供給されて カウンタの動作を開始させる。カウンタにはクロック・／４’ルスＣＬＫＩも供 給されてカウンタをステップし、出力Ａ。

Ｂ、Ｃ，Ｄから連続的に信号を発生させる。この実施例においては、出力りは使 用されない。出力端子Ａがらの第１の回路パスは第１のナンド・ゲート１６２に 接続され、端子Ａからの第２の回路／？スはナンド・ゲート１６６に接続され、 第３の回路ノ？スはインバータ１７０に接続されて反転され、ナンド・グー）１ ６４゜１６８に供給される。同様に、第１０図の接続かられかるように、端子Ｂ 、Ｃからもインバータ１７２，１７４へ、そして各種ナンド・ダート１６２，１ ６４，１６６．１６８に接続される。信号ＢＤＩ〜ＢＤ４は夫々ナンド・ケ゛− トを発生する方法は容易にわかる。例えば、ステツｆ１において、出力端子Ａは “ハイ”になるが、端子Ｂ、Ｃ。

Ｄは０ロー”のままである。信号Ｂ、Ｃはインバータ１７２．１７４で反転され るから、ナンド・ゲート１６２に対する３人力すべては６ハイ”となり、出力Ｂ ＤＩは”ハイ”から”ロー”となって第９図のラッチ１４２Ｑ作動するのに使用 される。

カウンタ１６０に供給される次のパルスＣＬＫＩは”ロー”信号ＢＤＺを発生し てラッチ１４４を作動する。

同様に、カウンタ１６０に供給された第３のノクルスは信号ＢＤ３を発生し、カ ウンタ１６０に供給された第４の／ｅルスは信号ＢＤ４を発生する。信号ＢＤ４ はカウンタ１６０をリセットするのにも使用される。それは前述したように、イ ンバータ１７８で反転され、アンド・ゲート１８０でクロック信号とアンドされ 、オア・ゲート１５８の１人力に供給される。インバータ１７８とアンド・ゲー ト１８０とを含む回路は次のクロック信号が到着するまでカウンタ１６０をリセ ットする際のわずかな遅延を発生するように使用される。

ＦＩＧ、１ ｏ　ｏｏｏｏ　ｏｏｏ。

１　０００１　０００＋ ？　０１１１　０１１１ ａ＋ｏｏｏ＋ｏｏ。

ｔｏ　ｌ　ＯＩ　ＯＩ　ＯＩ　Ｏ ＩＩ　Ｉ　ＯＩ　ｌ　ｌ　ＯＩ　１ ＋５　１　１　ｉ　１　１　１　１　１１６　０　０　０　Ｘ １７　０　０　Ｘ　０ １８　０　０　Ｘ　Ｘ ３０　Ｘ　Ｘ　Ｘ　Ｘ ３１　Ｘ　Ｘ　Ｘ　１ ７７　Ｘ　０　０　１ ７８　Ｘ　Ｘ　Ｉ　Ｉ ７９　Ｘ　Ｉ　Ｘ　１ ８０　Ｘ　ｌ　ｌ　Ｉ ＦＩＧ、２ ＦＩＧ、３ 国際調査報告 １＋を電ｍｍｍ＾−崗Ｍｌ−・−１ｍ、ＰＣＴ／ＵＳ８５１０２０４２−２−Ａ ｔ’１ＮＥＸ　ＴｏτＨＥ　ＩＮＴＥＲＮＡＴ工０ＮＡＬ　５ＥＡＲＣＨＲＥＰ ＯＲＴ　ＯＮ

Claims (1)

1. 【特許請求の範囲】 １．与えられた感知特性の背景と各々が大体同−幅の複数のコード要素から成る 複数の文字とを有する記録媒体であって、各前記コード要素は第１の長さと前記 背景とは異たる感知特性とを有するバ−形状の第１の要素（２０）と、前記第１ の長さと異なる長さと前記背景とは異なる感知特性とを有するバ−形状の第２の 要素（２２）と、前記背景と同−感知特性を有する第３の要素（２４）とから成 る群から選ばれたことを特徴とする記録媒体。 ２．前記第２の要素（２２）は前記第１の要素（２０）の長さの半分である請求 の範囲１項記載の記録媒体。 ３．前記第１の要素（２０）と前記第２の要素（２２）の感知特性は同−である 請求の範囲１項記載の記録媒体。 ４．文字を表わすコード要素の数は４である請求の範囲１項記載の記録媒体。 ５．前記第１（２０）及び第２（２２）の要素は磁記材料を含むインキでプリン トされる請求の範囲１項記載の記録媒体。 ６．前記第１（２０）及び第２（２２）の要素は螢光性材料を含むインキでプリ ントされる請求の範囲１項記載の記録媒体。 ７．請求の範囲１項記載の記録媒体上にあるバ−。 コードの読取及びデコード装置であって、グループで文字を表わす各バ−・コー ド要素を順次感知する複数の感知手段（７２，７４，７６，７８）と、前記感知 手段（７２，７４，７６，７８）に接続され該複数の感知手段（７２，７４，７ ６，７８）による各コード要素の順次的感知に応答して各前記第１（２０）、第 ２（２２）及び第３（２４）のコード要素の１を表わす組合わせ信号を発生する ゲート手段（１３８，１４０）を含むロジック回路手段と、各々が前記組合わせ 信号を記憶するために前記ダート手段（１３８，１４０）に接続され各々が前記 組合わせ信号を表わす記憶出力信号を発生する複数の出力（Ｌ０〜Ｌ７）を有す る複数の記憶手段（１４２，１４４，１４６，１４８）と、順次感知されたバ− ・コード要素を表わす組合わせ信号を順次前記記憶手段（１４２，１４４，１４ ６，１４８）の連続する１つに記憶させる順次手段（１６０，１６２，１６４， １６６，１６８）と、前記複数の記憶手段（１４２，１４４，１４６，１４８） の出力に接続され該記憶手段（１４２，１４４，１４６，１４８）の記憶状態に よって表わされる文字を決定するデコード手段（１５０，１５１）とを含む読取 及びデコード装置。 ８．前記ロジック回路手段は数が前記感知手段（７２，７４，７６，７８）に対 応し、夫々前記感知手段に接続され前記バ−・コード要素の感知により前記感知 手段（７２，７４，７６，７８）から発生した信号を一時記憶する複数の一時記 憶手段（１３０，１３２，１３４，１３６）を含み、前記ダート手段は少くとも １つの前記一時記憶手段（１３０，１３２）に接続された第１のアンド・ダート （１３８）と残りの前記一時記憶手段（１３４，１３６）に接続された第２のア ンド・ダート手段（１４０）とを含む請求の範囲７項記載の装置。 ９．各前記複数の記憶手段（１４２，１４４，１４６，１４８）は夫々前記第１ 及び第２のアンド・ダート（１３８，１４０）の出力に接続された２つの入力を 有し、前記組合わせ信号を受信するようにした請求の範囲８項記載の装置。 １０．前記デコード手段は前記複数の記憶手段の前記出力に並列に接続された複 数のプログラマブル・デコ−ダを含む請求の範囲７項記載の装置。