JPS6244839A - 命令取出装置 - Google Patents
命令取出装置Info
- Publication number
- JPS6244839A JPS6244839A JP60183011A JP18301185A JPS6244839A JP S6244839 A JPS6244839 A JP S6244839A JP 60183011 A JP60183011 A JP 60183011A JP 18301185 A JP18301185 A JP 18301185A JP S6244839 A JPS6244839 A JP S6244839A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- block
- address
- counter
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高速の情報処理装置における命令取出装置に
関するものである。
関するものである。
近年高速の情報処理装置に於ては、命令の実行と並行し
て、実行中の命令シーケンスの後続の命令シーケンスを
キャッシュメモリより読出し、こｔｌｆ 一時記憶する
だめの命令バッファを持つことが多い。又命ジを備え、
マシンサイクルの周期で順次命令を前記一連のステージ
に流して処理するパイプライン処理が行なわれることが
多い。
て、実行中の命令シーケンスの後続の命令シーケンスを
キャッシュメモリより読出し、こｔｌｆ 一時記憶する
だめの命令バッファを持つことが多い。又命ジを備え、
マシンサイクルの周期で順次命令を前記一連のステージ
に流して処理するパイプライン処理が行なわれることが
多い。
従来科学技術計算専用の処理装置に於ける命令取出方式
の１つとして、命令バッファの容量を例えば数にバイト
程度に大きくしてこれを複数個のブロックに分割し、記
憶装置の命令語エリア内の実行中の命令語をブロック単
位に前記命令バッファ上のブロックに転記し同時に命令
バッファの各ブロック毎に該ブロックに保持されている
命令語の命令アドレスを保持する手段を設け、デコード
すべき命令語の命令アドレスで前記アドレス保持手段の
アドレスをサーチすることにより、命令バッファ上のブ
ロック番号を求め、該ブロックから順次命令をデコード
Ｊテージに取出す方式がある。
の１つとして、命令バッファの容量を例えば数にバイト
程度に大きくしてこれを複数個のブロックに分割し、記
憶装置の命令語エリア内の実行中の命令語をブロック単
位に前記命令バッファ上のブロックに転記し同時に命令
バッファの各ブロック毎に該ブロックに保持されている
命令語の命令アドレスを保持する手段を設け、デコード
すべき命令語の命令アドレスで前記アドレス保持手段の
アドレスをサーチすることにより、命令バッファ上のブ
ロック番号を求め、該ブロックから順次命令をデコード
Ｊテージに取出す方式がある。
なお命令バッファ上のアドレスは主記憶のアドレスとは
異なり、命令バッファ上のブロック番号とブロック内ワ
ード番号、ときにはワード白話番号等から構成されてい
る。
異なり、命令バッファ上のブロック番号とブロック内ワ
ード番号、ときにはワード白話番号等から構成されてい
る。
以下今日
〔発明が解決すべき問題点〕
上記の方式で問題と々るのは、主記憶上のアドレス順に
命令語を読出していく際、読出される命令語が成るブロ
ックの最後の命令語から他のブロックの最初の命令語に
移るとき（以下左記のケースをブロック越と称する）に
ブロック画先のブロックをサーチすると、他のブロック
の命令語読出しに遅れが生じる点である。すなわち、ブ
ロック画先のブロック番号を引出すには時間がかがる為
。
命令語を読出していく際、読出される命令語が成るブロ
ックの最後の命令語から他のブロックの最初の命令語に
移るとき（以下左記のケースをブロック越と称する）に
ブロック画先のブロックをサーチすると、他のブロック
の命令語読出しに遅れが生じる点である。すなわち、ブ
ロック画先のブロック番号を引出すには時間がかがる為
。
読出シアドレス・レジスタの値からブロックの最後の命
令だということを検出してからブロック画先ブロック番
号を求めていだのでは、読出しに遅延が生じるという欠
点がある。
令だということを検出してからブロック画先ブロック番
号を求めていだのでは、読出しに遅延が生じるという欠
点がある。
したがって本発明の目的は上記ブロック越時の命令取出
しの遅延を解決した命令取出装置を提供することにある
。
しの遅延を解決した命令取出装置を提供することにある
。
本発明の命令取出装置は、上記の目的を達成するために
、従来の命令取出方式に加えて、命令バッファ上のブロ
ックから読出された命令語のアドレスが、当該ブロック
の末尾から予め定められた命令数内に位置するかどうか
を検出する手段を持つようにしたものである。
、従来の命令取出方式に加えて、命令バッファ上のブロ
ックから読出された命令語のアドレスが、当該ブロック
の末尾から予め定められた命令数内に位置するかどうか
を検出する手段を持つようにしたものである。
すなわち本発明によれば、記憶装置より読出された命令
語をブロック単位に保持する命令・々ソファと、この命
令バッファ上のブロックの一個ないし数個に対応して該
ブロック群に保持される命令語のアドレスを保持するア
ドレス保持手段と、前記命令バッファから読出されてい
る命令語のアドレスの上位ビットを保持する命令カウン
タと、該命令バッファから読出されている命令語のブロ
ック番号及びブロック内アドレスを示す命令ポインタと
を含む命令取出装置であって、前記命令バッファ上のブ
ロックから読出された命令語のアドレスが、当該ブロッ
クゝの末尾から予め定められた命令数内に位置するかど
うかを該命令ポインタの値から検出する手段と、この検
出手段によって前記命令バッファ上のブロックから読出
されている命令語のアドレスが当該ブロックの末尾から
予め定められた命令数内に位置していることを検出する
と、該命令カウンタの内容を＋１加算し、加算した命令
カウンタの値と一致する前記アドレス保持手段の値をサ
ーチする手段とを有し、これにより。
語をブロック単位に保持する命令・々ソファと、この命
令バッファ上のブロックの一個ないし数個に対応して該
ブロック群に保持される命令語のアドレスを保持するア
ドレス保持手段と、前記命令バッファから読出されてい
る命令語のアドレスの上位ビットを保持する命令カウン
タと、該命令バッファから読出されている命令語のブロ
ック番号及びブロック内アドレスを示す命令ポインタと
を含む命令取出装置であって、前記命令バッファ上のブ
ロックから読出された命令語のアドレスが、当該ブロッ
クゝの末尾から予め定められた命令数内に位置するかど
うかを該命令ポインタの値から検出する手段と、この検
出手段によって前記命令バッファ上のブロックから読出
されている命令語のアドレスが当該ブロックの末尾から
予め定められた命令数内に位置していることを検出する
と、該命令カウンタの内容を＋１加算し、加算した命令
カウンタの値と一致する前記アドレス保持手段の値をサ
ーチする手段とを有し、これにより。
記憶装置のアドレスから見て当該ブロックに連続するブ
ロックのブロック番号を求めることを特徴とする命令取
出装置が得られる。
ロックのブロック番号を求めることを特徴とする命令取
出装置が得られる。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例である命令取出装置のブロッ
ク図である。この実施例では、命令長は４バイト即ち３
２ビツトであり、命令の論理アドレスは３０ビツトのバ
イト・アドレスである。
ク図である。この実施例では、命令長は４バイト即ち３
２ビツトであり、命令の論理アドレスは３０ビツトのバ
イト・アドレスである。
第１図において、命令／’？ ソファ３は３２バイト×
６４ワードの構成で、読出書込が同時に可能な記憶素子
で実現され、１６ワード毎にブロック０゜１．２．３と
して使用する。各ブロックにはキャッジ−・メモリにあ
る命令語情報の１ブロック即ち５１２バイト境界から始
まる５１２バイトの情報がロードされる。書込データレ
ジスタ２は前記の口−ド時にキャッジ−メモリからの応
答情報を一度受は命令・９ツフア３に書込むだめのレジ
スタで。
６４ワードの構成で、読出書込が同時に可能な記憶素子
で実現され、１６ワード毎にブロック０゜１．２．３と
して使用する。各ブロックにはキャッジ−・メモリにあ
る命令語情報の１ブロック即ち５１２バイト境界から始
まる５１２バイトの情報がロードされる。書込データレ
ジスタ２は前記の口−ド時にキャッジ−メモリからの応
答情報を一度受は命令・９ツフア３に書込むだめのレジ
スタで。
３２バイトである。
、 ０セレク
タ４は命令バッファ３の読出出力８語の内の１つを選択
し、その出力は４バイトの命令レジスタ５にストローブ
される。
し、その出力は４バイトの命令レジスタ５にストローブ
される。
先頭アドレスレジスタ１１及び１２は、命令バッファ３
のブロック０ないしブロック３に保持されている命令語
のアドレス上位２３ビツトをそれぞれ保持するための先
頭アドレスレジスタである。
のブロック０ないしブロック３に保持されている命令語
のアドレス上位２３ビツトをそれぞれ保持するための先
頭アドレスレジスタである。
されている。
命令カウンタ９は命令バッファ３から読出されている命
令語の記憶装置上のアドレス上位２３ビツト及び図示し
てないインストラクション・カウンタの初期値（以下初
期ＩＣという）の上位２３ビツトがセットされるレジス
タである。勢尋棲≠≠＃−この命令カウンタ９の値を コンパレータ１３．１４により先頭アドレス・レジスタ
ー１．１２とそれぞれ比較し、一致出力によりブロック
画先の命令語のあるブロック番号を求める。ここで命令
バッファ３に入力する２つのカウンタにつき説明してお
く。
令語の記憶装置上のアドレス上位２３ビツト及び図示し
てないインストラクション・カウンタの初期値（以下初
期ＩＣという）の上位２３ビツトがセットされるレジス
タである。勢尋棲≠≠＃−この命令カウンタ９の値を コンパレータ１３．１４により先頭アドレス・レジスタ
ー１．１２とそれぞれ比較し、一致出力によりブロック
画先の命令語のあるブロック番号を求める。ここで命令
バッファ３に入力する２つのカウンタにつき説明してお
く。
第２図の（ａ）は命令バッファ３の読出アドレスカウン
タ（以後“命令ポインタ′″と呼ぶ）６の形式を示す図
である。ビットＯと１はブロック番号。
タ（以後“命令ポインタ′″と呼ぶ）６の形式を示す図
である。ビットＯと１はブロック番号。
ビット２〜５はブロック内のワード番号、ビット６〜８
はワード白話番号を夫々示す。命令・々ラフフタＷの回
路で＋１される。
はワード白話番号を夫々示す。命令・々ラフフタＷの回
路で＋１される。
第２図の（ｂ）は命令バッファ３に対する書込アドレス
カウンターの形式を示す図であり、形式の面からは（ａ
）と同じである。ビット０．１はブロック番号で、ビッ
ト２〜５はブロック内のワード番号である。主記憶又は
キャッジ−メモリから命令バッファ３へ命令語情報をロ
ードしている時は、ビット２〜５は＋１されてゆき、命
令バッファ３には順次命令語情報が書込まれていく。
カウンターの形式を示す図であり、形式の面からは（ａ
）と同じである。ビット０．１はブロック番号で、ビッ
ト２〜５はブロック内のワード番号である。主記憶又は
キャッジ−メモリから命令バッファ３へ命令語情報をロ
ードしている時は、ビット２〜５は＋１されてゆき、命
令バッファ３には順次命令語情報が書込まれていく。
制御回路１９は上記の命令バッファ３の読出し。
書込み、レジスタのストローブ及びレジスタの入出力切
替時等の信号を発生する回路である。
替時等の信号を発生する回路である。
次に第１図及び第２図を参照して本命令取出装置の動作
を説明する。制御回路１９は、命令取出の開始指示を受
けると、初期ＩＣの上位２３ビツトをセレクタ８を介し
て命令カウンタ９にセットし。
を説明する。制御回路１９は、命令取出の開始指示を受
けると、初期ＩＣの上位２３ビツトをセレクタ８を介し
て命令カウンタ９にセットし。
初期ＩＣの下位７ ｂｉｔを命令ポインタ６のブロック
内ワード番号部及びワード白話番号部にセットする。
内ワード番号部及びワード白話番号部にセットする。
開始指示を受けだ時点では、命令バッファ３には有効な
命令語はロードされてなく、先頭アドレスレジスタ１１
〜１２に対応に設けられた図示してない有効性表示ビッ
ト（Ｖビット）は全てリセット状態である。従ってブロ
ックθ〜３の内ヒツトするものはなく、命令カウンタ９
の値をアクセスアドレスとして図示してないキャッシュ
メモリにブロックロード要求を送出する。ロード先のブ
ロック番号は前記Ｖビット〃ぴＯｎのブロックの内から
若番を優先的に選択するので、最初はブロック０が選ば
れる。
命令語はロードされてなく、先頭アドレスレジスタ１１
〜１２に対応に設けられた図示してない有効性表示ビッ
ト（Ｖビット）は全てリセット状態である。従ってブロ
ックθ〜３の内ヒツトするものはなく、命令カウンタ９
の値をアクセスアドレスとして図示してないキャッシュ
メモリにブロックロード要求を送出する。ロード先のブ
ロック番号は前記Ｖビット〃ぴＯｎのブロックの内から
若番を優先的に選択するので、最初はブロック０が選ば
れる。
制御回路１９は、キャッジ−メモリから応答信号を受け
ると、データ線２ｏを通して送られて来る３２・ぐイト
×１６回の応答情報を命令バッファ３のブロックＯの各
ワードに書込む。情報はリクエストアドレスの情報を含
む３２バイトを先頭にして１６回送られてぐる。
ると、データ線２ｏを通して送られて来る３２・ぐイト
×１６回の応答情報を命令バッファ３のブロックＯの各
ワードに書込む。情報はリクエストアドレスの情報を含
む３２バイトを先頭にして１６回送られてぐる。
制御回路１９は又応答信号を受けると、命令カウンタ９
の１−先頭アドレスレジスタ１１にセットシ、同時にこ
のレジスタ対応のＶビラトラセットする。これによりコ
ンパレータ１３の出方が”１”となり、エンコーダ１５
がらヒツト信号１６とブロック番号信号１７が出力され
る。
の１−先頭アドレスレジスタ１１にセットシ、同時にこ
のレジスタ対応のＶビラトラセットする。これによりコ
ンパレータ１３の出方が”１”となり、エンコーダ１５
がらヒツト信号１６とブロック番号信号１７が出力され
る。
制御回路１９はブロック番号信号１７を命令ポインタ６
のブロック番号部にセットし、以後カウンタの下位７ビ
ツトを順次＋１カウントする（先に第２図（、）の説明
のところで言及）。これにより命令レジスタ５には所定
の命令語が順次読出される。
のブロック番号部にセットし、以後カウンタの下位７ビ
ツトを順次＋１カウントする（先に第２図（、）の説明
のところで言及）。これにより命令レジスタ５には所定
の命令語が順次読出される。
命令ポインタ６の下位７ ｂｉｔが１２５を示すと。
すなわち当該ブロックの末尾から３番目の命令語のアド
レスがセットされると、検出回路７から＋１セレクト信
号１８が生じ、これによりセレクタ８を介して命令カウ
ンタ９が出力し、＋１加算器１０により＋１される。命
令ポインタ６は依然ブロック０をアクセスしているが、
命令語の主憶上のアドレス上位２３ビツトは、先行して
ブロック画先の命令語のアドレスをセットしていること
になる。
レスがセットされると、検出回路７から＋１セレクト信
号１８が生じ、これによりセレクタ８を介して命令カウ
ンタ９が出力し、＋１加算器１０により＋１される。命
令ポインタ６は依然ブロック０をアクセスしているが、
命令語の主憶上のアドレス上位２３ビツトは、先行して
ブロック画先の命令語のアドレスをセットしていること
になる。
そこで命令カウンタ９の値をコンパレータ１３゜１４に
より先頭アドレス・レジスタ１１，１２．！：比較し、
一致出力によりブロック画先の命令語のあるブロック番
号を求める。
より先頭アドレス・レジスタ１１，１２．！：比較し、
一致出力によりブロック画先の命令語のあるブロック番
号を求める。
命令ポインタ６の下位７ビツトがインクリメントされて
オール″０”になると、すなわちブロック越が起こるタ
イミングまでには、上記のブロック画先ブロック番号の
茗−チは終了している。従ってブロック越時には、エン
コーダ１５の出力が命令ポインタ６の上位２ビツトにセ
ットされ、滞りなくブロック画先の命令語が読み出され
る。
オール″０”になると、すなわちブロック越が起こるタ
イミングまでには、上記のブロック画先ブロック番号の
茗−チは終了している。従ってブロック越時には、エン
コーダ１５の出力が命令ポインタ６の上位２ビツトにセ
ットされ、滞りなくブロック画先の命令語が読み出され
る。
ブロック画先のブロック番号をサーチしてミスヒツトし
た際は、ブロック０の命令語を全て読出した後にキャッ
ジ−・メモリに対してリクエストを出す。
た際は、ブロック０の命令語を全て読出した後にキャッ
ジ−・メモリに対してリクエストを出す。
第３図に、ブロック越時のタイム・チャートを示す。図
から分るように、命令カウンタ９を先行させてブロック
画先のブロック番号をサーチしておく方が、先行させな
いケースよりも２マシン・サイクル速くブロック画先の
命令語を読出せる。
から分るように、命令カウンタ９を先行させてブロック
画先のブロック番号をサーチしておく方が、先行させな
いケースよりも２マシン・サイクル速くブロック画先の
命令語を読出せる。
本発明は以上説明したように、ブロック画先の命令語を
命令バッファより速かに取出し、実行ステージに供給す
ることによシ、該命令取出装置を含む情報処理装置の処
理速度を向上させる効果がある。
命令バッファより速かに取出し、実行ステージに供給す
ることによシ、該命令取出装置を含む情報処理装置の処
理速度を向上させる効果がある。
第１図は本発明による命令取出装置の全体を示すブロッ
ク図、第２図は第１図に示した命令ポインタ６の形式お
よび書込アドレスレジスタ１の形式を示す図、第３図は
ブロック越時に命令カウンタ９を先行させないときと先
行させたときのタイムチャートである。 記号の説明：１は書込アドレスカウンタ、２は書込デー
タレジスタ、３は命令バッファ、４はセレクタ、５は命
令レジスタ、６は命令ポインター ＊
、 、７は検出回路、８はセレクタ、９は命令カウ
ンタ、１０は＋１加算器。 １１ないし１２は先頭アドレスレジスタ、１３゜１４は
コンパレータ、１５はエンコーダ、１９は制御回路
をそれぞれあられして
いる。 第３図
ク図、第２図は第１図に示した命令ポインタ６の形式お
よび書込アドレスレジスタ１の形式を示す図、第３図は
ブロック越時に命令カウンタ９を先行させないときと先
行させたときのタイムチャートである。 記号の説明：１は書込アドレスカウンタ、２は書込デー
タレジスタ、３は命令バッファ、４はセレクタ、５は命
令レジスタ、６は命令ポインター ＊
、 、７は検出回路、８はセレクタ、９は命令カウ
ンタ、１０は＋１加算器。 １１ないし１２は先頭アドレスレジスタ、１３゜１４は
コンパレータ、１５はエンコーダ、１９は制御回路
をそれぞれあられして
いる。 第３図
Claims (1)
- １、記憶装置より読出された命令語をブロック単位に保
持する命令バッファと、該命令バッファ上のブロックの
一個ないし数個に対応して該ブロック群に保持される命
令語のアドレスを保持するアドレス保持手段と、前記命
令バッファから読出されている命令語のアドレスの上位
ビットを保持する命令カウンタと、該命令バッファから
読出されている命令語のブロック番号及びブロック内ア
ドレスを示す命令ポインタとを含む命令取出装置であっ
て、前記命令バッファ上のブロックから読出された命令
語のアドレスが、当該ブロックの末尾から予め定められ
た命令数内に位置するかどうかを該命令ポインタの値か
ら検出する手段と、この検出手段によって前記命令バッ
ファ上のブロックから読出されている命令語のアドレス
が当該ブロックの末尾から予め定められた命令数内に位
置していることを検出すると、該命令カウンタの内容を
＋１加算し、加算した命令カウンタの値と一致する前記
アドレス保持手段の値をサーチする手段とを有し、これ
により、記憶装置のアドレスから見て当該ブロックに連
続するブロックのブロック番号を求めることを特徴とす
る命令取出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183011A JPS6244839A (ja) | 1985-08-22 | 1985-08-22 | 命令取出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183011A JPS6244839A (ja) | 1985-08-22 | 1985-08-22 | 命令取出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6244839A true JPS6244839A (ja) | 1987-02-26 |
| JPH0433059B2 JPH0433059B2 (ja) | 1992-06-02 |
Family
ID=16128174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60183011A Granted JPS6244839A (ja) | 1985-08-22 | 1985-08-22 | 命令取出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6244839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02207725A (ja) * | 1989-02-07 | 1990-08-17 | Y K F:Kk | 養殖ゾーンへの薬液の供給方法 |
-
1985
- 1985-08-22 JP JP60183011A patent/JPS6244839A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02207725A (ja) * | 1989-02-07 | 1990-08-17 | Y K F:Kk | 養殖ゾーンへの薬液の供給方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0433059B2 (ja) | 1992-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226132A (en) | Multiple virtual addressing using/comparing translation pairs of addresses comprising a space address and an origin address (sto) while using space registers as storage devices for a data processing system | |
| JP3190700B2 (ja) | アドレス変換装置 | |
| US5386521A (en) | Instruction prefetching circuit with a next physical address precalculating circuit | |
| JPS6244839A (ja) | 命令取出装置 | |
| US4737908A (en) | Buffer memory control system | |
| JPS6236258B2 (ja) | ||
| JPS6152505B2 (ja) | ||
| JPH0646381B2 (ja) | 命令取出し装置 | |
| JPS6244838A (ja) | 命令取出装置 | |
| JP2794782B2 (ja) | 命令取出装置 | |
| KR920005296B1 (ko) | 정보처리장치 | |
| JPH0298754A (ja) | 主記憶制御方式 | |
| JP2580587B2 (ja) | アドレス変換バッファ | |
| JPS6242237A (ja) | 命令バツフアへのロ−ド方式 | |
| JPH06301600A (ja) | 記憶装置 | |
| JPH03255531A (ja) | 命令取出装置 | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| JPH02259945A (ja) | ストア処理方式 | |
| JPH0321933B2 (ja) | ||
| JPS63123145A (ja) | バツフアメモリ装置 | |
| JPS63251838A (ja) | 命令取出装置 | |
| JPS63103342A (ja) | 主記憶制御装置 | |
| JPH024011B2 (ja) | ||
| JPS63241648A (ja) | デイスク制御装置 | |
| JPH01280851A (ja) | キャッシュ・ストア制御方式 |