JPS6244696B2 - - Google Patents

Info

Publication number
JPS6244696B2
JPS6244696B2 JP54144415A JP14441579A JPS6244696B2 JP S6244696 B2 JPS6244696 B2 JP S6244696B2 JP 54144415 A JP54144415 A JP 54144415A JP 14441579 A JP14441579 A JP 14441579A JP S6244696 B2 JPS6244696 B2 JP S6244696B2
Authority
JP
Japan
Prior art keywords
layer
film
added
creates
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54144415A
Other languages
Japanese (ja)
Other versions
JPS5668069A (en
Inventor
Toshihisa Tsukada
Tooru Umaji
Hideaki Yamamoto
Yukio Takasaki
Tadaaki Hirai
Eiichi Maruyama
Yasuo Tanaka
Yoshio Ishioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14441579A priority Critical patent/JPS5668069A/en
Priority to US06/154,999 priority patent/US4394749A/en
Priority to DE8080301904T priority patent/DE3069268D1/en
Priority to EP80301904A priority patent/EP0023079B1/en
Priority to CA000353538A priority patent/CA1145835A/en
Publication of JPS5668069A publication Critical patent/JPS5668069A/en
Publication of JPS6244696B2 publication Critical patent/JPS6244696B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 本発明は光導電体層を用いた固体撮像装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a solid-state imaging device using a photoconductor layer.

固体撮像装置は小型、軽量、高電圧を必要とし
ないなどの特徴を有しているが、まだ実用に供し
得る特性を得るに至つていない。
Although solid-state imaging devices have characteristics such as being small, lightweight, and do not require high voltage, they have not yet achieved characteristics that can be put to practical use.

まず、第1図を用いて従来の固体撮像装置の原
理を説明する。固体撮像装置は光電変換機能及び
信号蓄積機能を有する固体要素を複数個配置し、
各固体要素を一画素に対応させて撮像面を形成
し、この撮像面を順次走査することにより外部映
像情報を電気信号に変換するものである。第1図
の例では、各画素14はマトリクス状に配置さ
れ、一点ずつXYアドレス方式により読み出され
る。各画素の選択は水平走査信号発生器11と垂
直走査信号発生器12により行なわれる。13は
各画素に接続されたスイツチ部、5は出力端であ
る。
First, the principle of a conventional solid-state imaging device will be explained using FIG. A solid-state imaging device has a plurality of solid-state elements having a photoelectric conversion function and a signal storage function,
Each solid-state element corresponds to one pixel to form an imaging surface, and external video information is converted into electrical signals by sequentially scanning this imaging surface. In the example shown in FIG. 1, the pixels 14 are arranged in a matrix and read out one by one using the XY addressing method. Selection of each pixel is performed by a horizontal scanning signal generator 11 and a vertical scanning signal generator 12. 13 is a switch section connected to each pixel, and 5 is an output end.

固体撮像装置のうち、特に撮像面を構成する光
導電体層が、スイツチや走査回路等が形成された
半導体基体を覆うように形成されて成る従来例と
しては、たとえば特開昭51―10715号公報に報告
されているものがある。
Among solid-state imaging devices, a conventional example in which a photoconductor layer constituting an imaging surface is formed so as to cover a semiconductor substrate on which switches, scanning circuits, etc. are formed is, for example, disclosed in Japanese Patent Laid-Open No. 51-10715. Some have been reported in the official gazette.

本発明は次の如き光導電体層を用いることによ
り、極めて良好な特性を持つ固体撮像装置を提供
するものである。
The present invention provides a solid-state imaging device with extremely good characteristics by using the following photoconductor layer.

まず、第7図および第8図を用いて本発明に係
る固体撮像装置の光導電体層の構成について説明
する。第7図は本発明の固体撮像装置の画素部断
面図を示したものである。半導体基板20上に
MOS型電界効果トランジスタ21〜31を形成
し、その上に光導電体37を積層したものであ
る。各トランジスタは第8図に示すようにアレイ
状に配列されており、これらを順次スイツチし
て、光導電体に蓄積された光信号を外部へ取り出
す。
First, the structure of the photoconductor layer of the solid-state imaging device according to the present invention will be explained using FIGS. 7 and 8. FIG. 7 shows a cross-sectional view of the pixel portion of the solid-state imaging device of the present invention. on the semiconductor substrate 20
MOS type field effect transistors 21 to 31 are formed, and a photoconductor 37 is laminated thereon. The transistors are arranged in an array as shown in FIG. 8, and are sequentially switched on to extract optical signals accumulated in the photoconductor to the outside.

第9図は本発明に係る固体撮像装置の光電変換
材料層の構成例を示す成分分布図である。第9図
のaの部分はTeもしくはSeの中で深い準位を作
るような元素の群から選ばれた少なくとも一者の
添加されたSe層より成り、TeもしくはSeの中で
深い準位を作るような少くとも一者の元素の量
が、添加一元素につき平均で10原子%以下とな
す。
FIG. 9 is a component distribution diagram showing an example of the structure of the photoelectric conversion material layer of the solid-state imaging device according to the present invention. Part a in Figure 9 consists of a Se layer doped with at least one element selected from the group of elements that create a deep level in Te or Se. The amount of at least one of the elements added shall be less than 10 atomic percent on average for each added element.

但し、寿命をそれ程問題にしない場合は単なる
Se層でも良い。
However, if the lifespan is not that much of an issue, just
Se layer may also be used.

なお、Seの中で深い準位を作ると考えられる
元素はAs、Sb、Bi等のVb族元素、Si、Geれなど
のIV族元素のうちの少なくとも一者、またはこ
れらの少なくとも一者を含む化合物のうちの一者
であつても良い。このような深い準位を作る元素
は、特に装置を長時間連続動作させた場合におい
ても、信号電流の変化をきわめて小さくし、また
焼付現象を著しく軽減するように作用する。
In addition, the elements that are thought to create deep levels in Se are at least one of Vb group elements such as As, Sb, and Bi, and IV group elements such as Si and Ge, or at least one of these elements. It may be one of the compounds included. Elements that create such deep levels act to minimize changes in signal current and to significantly reduce burn-in phenomena, especially when the device is operated continuously for a long time.

このaの部分は通常、0.5〜10μmの膜厚を用
い、主として、cの部分で発生した正孔を走行さ
せ、光導電体の容量を低減し、ピンホールなどを
なくす効果をもつものである。このaの膜厚は、
より望ましくは、1〜4μmである。
This part a usually has a film thickness of 0.5 to 10 μm, and has the effect of mainly allowing the holes generated in part c to travel, reducing the capacity of the photoconductor, and eliminating pinholes. . The film thickness of this a is
More preferably, it is 1 to 4 μm.

同図b部分はSeの中で深い準位を形成する添
加物(この場合はAs)を導入して、同図cの部
分に含有せしめたTeによる赤色感度増強の効果
を高め、しかも装置を長時間動作させた場合の信
号電流変化を抑制するための部分である。この作
用を効果的に行わせるためには、深い準位を作る
添加物の濃度は、連続的な濃度分布のピークの位
置(第9図ではc部分と接する界面)で15原子%
以上あることが必要である。なお、実用上は40原
子%以下を多用する。また、同図bの部分におけ
る深い準位を作る添加物の濃度分布の形状は、c
部分と接する界面で最も濃度が高く、その界面か
ら離れるにしたがつて200〜3000Åにわたつてな
めらかに減少していることが望ましい。この層は
厚さ一般に100Å〜5000Åで使用される。
In part b of the figure, an additive (in this case As) that forms a deep level in Se is introduced to enhance the red sensitivity enhancement effect of Te contained in part c of the figure. This is a part for suppressing changes in signal current when operating for a long time. In order to effectively perform this action, the concentration of the additive that creates deep levels must be 15 atomic % at the peak position of the continuous concentration distribution (in Figure 9, the interface in contact with part c)
It is necessary that there be more than one. In addition, in practice, 40 atomic % or less is often used. In addition, the shape of the concentration distribution of the additive that creates the deep level in the part b of the same figure is c
It is desirable that the concentration is highest at the interface in contact with the part and decreases smoothly over 200 to 3000 Å as the distance from the interface increases. This layer is generally used in thicknesses between 100 Å and 5000 Å.

第9図cの部分は、可視光領域で充分な感度を
得るために、Te濃度の連続的分布のピーク濃度
は15原子%以上あることが必要であり、とくに望
ましくは15〜30原子%の範囲である。またこの部
分の膜厚が200〜5000Åであることが望ましい。
第9図におけるc部分のTe濃度の分布は一様で
あり、長方形の分布をしているが、この形状はこ
の形状に限定されない。三角形、台形、半円形あ
るいはもつと複雑な形状をもつた分布をしていて
も差支えない。尚、c部分では、Seの中で深い
準位を作る元素は、Seの中でTeと共存してい
る。
In the part shown in Figure 9c, in order to obtain sufficient sensitivity in the visible light region, the peak concentration of the continuous distribution of Te concentration must be 15 at.% or more, and particularly preferably 15 to 30 at.%. range. Further, it is desirable that the film thickness of this portion is 200 to 5000 Å.
Although the distribution of Te concentration in portion c in FIG. 9 is uniform and rectangular, the shape is not limited to this shape. The distribution may have a triangular, trapezoidal, semicircular, or even complex shape. In addition, in part c, the element that creates a deep level in Se coexists with Te in Se.

第9図のdの部分は、この膜が光導電体層の上
部に設けられるn型透明導電膜と接触して整流接
触を形成するために必要な部分である。安定な整
流性接触を得るためには、この部分のTe濃度は
平均で15原子%を越えてはならず、また、熱的安
定性を増加させるために添加されるAs、Ge等の
元素も平均で15原子%を越えてはならない。また
この部分の膜厚は100Å以上であることが必要で
ある。また、寿命をそれ程問題にしない場合は単
なるSe層でも良い。
The portion d in FIG. 9 is a portion necessary for this film to contact the n-type transparent conductive film provided on top of the photoconductor layer to form a rectifying contact. In order to obtain a stable rectifying contact, the Te concentration in this part should not exceed 15 at% on average, and elements such as As and Ge added to increase thermal stability should also be added. Must not exceed 15 atomic percent on average. Further, the film thickness in this part needs to be 100 Å or more. Furthermore, if the lifespan is not so important, a simple Se layer may be used.

しかしながら、必要以上に厚くすると、cの部
分に入射する光量が減少して、感度が下がるため
実用上1000Å以下が望ましい。
However, if it is made thicker than necessary, the amount of light incident on the portion c will decrease and the sensitivity will drop, so it is practically desirable that the thickness be 1000 Å or less.

以上により、第9図に示したa〜dの部分全体
の膜厚は約0.5〜10μm、より望ましくは1〜4
μm程度となる。
As a result of the above, the film thickness of the entire portions a to d shown in FIG. 9 is about 0.5 to 10 μm, more preferably 1 to 4 μm.
It is about μm.

なお、本発明の場合、Te、As、Ga等の濃度分
布は巨視的に考えた連続的分布で把握し、その濃
度を制御すれば良い。
In the case of the present invention, the concentration distribution of Te, As, Ga, etc. may be grasped as a continuous distribution considered macroscopically, and the concentration may be controlled.

上述の光導電膜の場合、蒸発源としてSe、
As2Se3や、Te、Geなどを用い、回転型の蒸着装
置を使用して蒸着基板上にこれら蒸発物をそれぞ
れ数〜数十オングストロームの薄層として循環的
に数千層重ねることによつて、巨視的に連続的な
分布とし、所望の成分比あるいは成分分布を示す
ような膜を得ることができる。
In the case of the photoconductive film described above, Se,
Using As 2 Se 3 , Te, Ge, etc., these evaporated materials are cyclically deposited in several thousand thin layers of several to tens of angstroms each on a deposition substrate using a rotary evaporation device. As a result, it is possible to obtain a film that has a macroscopically continuous distribution and exhibits a desired component ratio or component distribution.

この場合、連続的分布の成分比は、循環的に蒸
着される1種または2種以上の蒸発物の各1層ず
つの和で構成される複合層、つまり回転蒸着の1
サイクルによつて形成される複合層内の平均成分
比の連続的分布として定義される。
In this case, the component ratio of the continuous distribution is defined as a composite layer consisting of the sum of each layer of one or more evaporates deposited cyclically, that is, one layer of rotary evaporation.
It is defined as the continuous distribution of average component ratios within a composite layer formed by a cycle.

以下本発明を実施例により詳しく説明する。 The present invention will be explained in detail below with reference to Examples.

実施例 1 第2図から第7図までは本発明の固体撮像装置
の製造方法を示す画素部の断面図である。半導体
基板に形成されるスイツチ回路をはじめ走査回路
等は、通常の半導体装置の工程を用いて製造され
る。p型シリコン基板20上に800Å程度の薄い
SiO2膜を形成し、このSiO2膜上に1400Å程度の
Si3N4膜を形成する。
Embodiment 1 FIGS. 2 to 7 are cross-sectional views of a pixel portion showing a method of manufacturing a solid-state imaging device of the present invention. Switch circuits, scanning circuits, and the like formed on a semiconductor substrate are manufactured using normal semiconductor device processes. A thin layer of about 800 Å is placed on a p-type silicon substrate 20.
A SiO 2 film is formed, and a layer of about 1400 Å is deposited on this SiO 2 film.
Form a Si 3 N 4 film.

SiO2膜は通常のCVD法、Si3N4膜はSi3N4
NH4、N2を流したCVD法によつた。つづいて酸
化膜22を形成する領域の上記Si3N4膜を除去
し、残つたSi3N4膜をマスクとしてシリコン基板
上部よりイオン・インプランテーシヨンを行な
い、p拡散領域21を形成する。この拡散領域2
1は各素子の分離をよりよくなすために設けた。
次いでH2:O2=1:8雰囲気中でシリコンを局
所酸化し、SiO2膜22を形成する。この酸化工
程は、上記の残されたSi3N4膜をつけたままで行
なう。Si3N4膜の残つている領域は酸化が進行し
ないので、酸化工程終了後に上記Si3N4膜とSiO2
膜を除去すると、第2図に示したような状態にな
る。この方法は一般にLOCOSと呼ばれている素
子分離のためのシリコンの局所酸化法である。こ
の後、MOSトランジスタのゲート絶縁膜をSiO2
膜で形成し、このゲート絶縁膜上にポリシリコン
によるゲート部25を形成する。次いで拡散領域
26,27を形成し、更にこの上部にSiO2膜2
8を形成する。そしてこの膜中にソース26およ
びドレイン27の電極取り出し口をエツチングで
開孔する。第3図にこの状態を示す。ドレイン電
極29としてAlを8000Å蒸着する。更にSiO2
30を7500Åに形成し、続いてソース電極31と
してAlを1μm蒸着する。第4図がこの状態を
示す断面図である。なお、電極31は領域26,
27、およびゲート部を覆う如く広く形成した。
これは素子間分離用拡散層21の間の信号処理領
域に光が入射するとブルーミングの原因となり望
ましくないためである。
SiO 2 film is made by normal CVD method, Si 3 N 4 film is made by Si 3 N 4 ,
A CVD method using NH 4 and N 2 was used. Next, the Si 3 N 4 film in the region where the oxide film 22 is to be formed is removed, and ion implantation is performed from above the silicon substrate using the remaining Si 3 N 4 film as a mask to form the p-diffusion region 21. . This diffusion area 2
1 was provided to better isolate each element.
Next, silicon is locally oxidized in an atmosphere of H 2 :O 2 =1:8 to form a SiO 2 film 22 . This oxidation step is performed with the remaining Si 3 N 4 film still attached. Since oxidation does not proceed in the remaining region of the Si 3 N 4 film, the Si 3 N 4 film and SiO 2
When the film is removed, the state shown in FIG. 2 is obtained. This method is a local oxidation method of silicon for element isolation, generally called LOCOS. After this, the gate insulating film of the MOS transistor is coated with SiO 2
A gate portion 25 made of polysilicon is formed on this gate insulating film. Next, diffusion regions 26 and 27 are formed, and a SiO 2 film 2 is further formed on top of the diffusion regions 26 and 27.
form 8. Then, holes for the electrodes of the source 26 and drain 27 are opened in this film by etching. FIG. 3 shows this state. As the drain electrode 29, Al is deposited to a thickness of 8000 Å. Furthermore, a SiO 2 film 30 is formed to a thickness of 7500 Å, and then Al is deposited to a thickness of 1 μm as a source electrode 31. FIG. 4 is a sectional view showing this state. Note that the electrode 31 is connected to the area 26,
27, and was formed wide so as to cover the gate portion.
This is because if light enters the signal processing region between the element isolation diffusion layers 21, it will cause blooming, which is undesirable.

また、受光領域の周辺にはシフトレジスター等
の回路が配置されている。この様にして走査回路
部が完成する。この走査回路部の上部に受光部を
形成する。第8図にSi基体部の平面図を示す。3
7は電極用コンタクト穴である。図において断面
図と同一の番号の部位は同一物を示している。
Further, a circuit such as a shift register is arranged around the light receiving area. In this way, the scanning circuit section is completed. A light receiving section is formed above this scanning circuit section. FIG. 8 shows a plan view of the Si substrate. 3
7 is a contact hole for an electrode. In the figures, parts with the same numbers as in the cross-sectional views indicate the same parts.

この様にして準備された半導体基体上に砒素を
5原子%含むSe―As層32を3μmの厚さに形
成する。第9図成分分布図のaの部分である。
A Se--As layer 32 containing 5 atomic percent arsenic is formed to a thickness of 3 μm on the semiconductor substrate thus prepared. This is part a of the component distribution diagram in Figure 9.

第4図にみられる如く半導体基板20に走査回
路等を形成した後は、半導体基体裏面に凹凸を生
じている。従つてこの状態では第5図に示したよ
うに該Se―As層の表面は該IC基板の凹凸を反映
して平坦ではない。つぎにこの基板を窒素ガス雰
囲気中で110℃、5分間の熱処理を加えた。該Se
―As層の軟化点は70℃程度なので、この熱処理
により層は軟化し第6図に示したように平坦化さ
れる。なお前記熱処理温度としては50℃以上が望
ましい。より好ましくは80℃以上、薄膜材料が変
質しない温度以下とする。Seを必須の構成元素
とする非晶質物質では実際上120℃以下が好まし
い。加熱時の雰囲気は窒素、希ガス中或いは空気
中等でも良い。
As shown in FIG. 4, after the scanning circuit and the like are formed on the semiconductor substrate 20, the back surface of the semiconductor substrate has irregularities. Therefore, in this state, the surface of the Se--As layer is not flat, reflecting the unevenness of the IC substrate, as shown in FIG. Next, this substrate was heat-treated at 110° C. for 5 minutes in a nitrogen gas atmosphere. The Se
-The softening point of the As layer is about 70°C, so this heat treatment softens the layer and flattens it as shown in Figure 6. Note that the heat treatment temperature is preferably 50°C or higher. More preferably, the temperature is 80°C or higher and lower than the temperature at which the thin film material does not deteriorate. For amorphous materials containing Se as an essential constituent element, the temperature is actually preferably 120°C or lower. The atmosphere during heating may be nitrogen, rare gas, air, or the like.

なお、加熱方法としては、たとえばランプ(た
とえば、ハロゲン・ランプ)等による照射による
のが好ましい方法である。
Note that a preferred heating method is, for example, irradiation with a lamp (eg, a halogen lamp).

このようにして平坦化すると、TVモニタ上で
の白キズ等を生じないという効果がある。
Flattening in this manner has the effect of preventing white scratches and the like from occurring on the TV monitor.

この第1層上にSeとAsよりなる第2層(bの
部分)を蒸着する。第2層を蒸着する場合、
Se、As2Se3をそれぞれ別の蒸着ボードに入れ、
同時に蒸発させる。この時As2Se3用の蒸着ボー
ドに流れる電流を制御することによつて、Asの
濃度が初め5原子%で、蒸着が進むにつれてなめ
らかに増加し、500〜1500Åの厚みの第3層の終
りの部分で15原子%ないし25原子%になるように
する。続いてSeとTeをそれぞれ別の蒸着ボード
から同時に蒸着して第3層(cの部分)とする。
第3層にはTeは一様に入つており、第3層の膜
厚は500〜2000Å、Te濃度は15原子%ないし25原
子%とする。その上に第4層(dの部分)として
10原子%のAsを含有するSeを100Åないし500Å
の厚さに蒸着する。
A second layer (portion b) made of Se and As is deposited on this first layer. When depositing the second layer,
Put Se, As 2 Se 3 into separate evaporation boards,
Evaporate at the same time. At this time, by controlling the current flowing through the As 2 Se 3 evaporation board, the As concentration is initially 5 atomic % and increases smoothly as the evaporation progresses, resulting in a third layer with a thickness of 500 to 1500 Å. The final part should have a concentration of 15 to 25 atom%. Next, Se and Te are simultaneously deposited from separate deposition boards to form the third layer (portion c).
Te is uniformly contained in the third layer, the thickness of the third layer is 500 to 2000 Å, and the Te concentration is 15 atomic % to 25 atomic %. On top of that, as the fourth layer (part d)
100Å to 500Å of Se containing 10 at% As
Deposit to a thickness of .

以上の蒸着は3×10-6Torrの真空中で行な
う。この第4層の上部にCeO2膜などのブロツキ
ング層を挿入することが好ましい。これは正孔の
流れを妨げる効果を生み暗電流を制御し得る。こ
の層の材料としては、Ce、Zn、Cd、B、Al、
Sc、Y、Si、Ge、Ti、Zr、Hf、Th、La、Sb、
Bi、V、Nb、Ta、Fe、U、W、Mo、からなる
群から選ばれた少なくとも一元素の酸化物を主成
分とする物質が良い。この代表的な例としては
CeO2、CdO、B2O2、Sc2O3、ZrO2、ThO2
Fe2O3、Cr2O3、CoO、Co2O3、Pr2O3、Tc2O3
ReO3、MgO、WO3、PbCrO4、Nb2O3、Ta2O3
Bi2O3、V2O5、Y2O3、HfO2、La2O3、GeO2
NiO、Cu2O、MnO、U3O8、BeO、WO3
Mo2O5、Al2CoO4、等がある。ブロツキング層は
通常100Å〜400Å程度の厚みに設けられる。
The above vapor deposition is performed in a vacuum of 3×10 −6 Torr. It is preferable to insert a blocking layer such as a CeO 2 film on top of this fourth layer. This produces the effect of blocking the flow of holes and can control dark current. Materials for this layer include Ce, Zn, Cd, B, Al,
Sc, Y, Si, Ge, Ti, Zr, Hf, Th, La, Sb,
A substance whose main component is an oxide of at least one element selected from the group consisting of Bi, V, Nb, Ta, Fe, U, W, and Mo is preferable. A typical example of this is
CeO2 , CdO, B2O2 , Sc2O3 , ZrO2 , ThO2 ,
Fe 2 O 3 , Cr 2 O 3 , CoO, Co 2 O 3 , Pr 2 O 3 , Tc 2 O 3 ,
ReO3 , MgO, WO3 , PbCrO4 , Nb2O3 , Ta2O3 ,
Bi 2 O 3 , V 2 O 5 , Y 2 O 3 , HfO 2 , La 2 O 3 , GeO 2 ,
NiO, Cu2O , MnO , U3O8 , BeO, WO3 ,
Examples include Mo 2 O 5 , Al 2 CoO 4 , etc. The blocking layer is usually provided with a thickness of about 100 Å to 400 Å.

ブロツキング層はこの例に限らず本発明の光導
電層に対し広く用いることができる。
The blocking layer is not limited to this example, and can be widely used in the photoconductive layer of the present invention.

次いで透明電極を形成して非晶質膜素子が作製
される。透明電極としては金等の極薄膜、或いは
低温で形成出来る酸化インジウム、酸化スズを含
む透明導電膜を用いれば良い。又細状の金属膜等
を透光性電極としても良い。
Next, a transparent electrode is formed to produce an amorphous film element. As the transparent electrode, an extremely thin film of gold or the like, or a transparent conductive film containing indium oxide or tin oxide, which can be formed at low temperatures, may be used. Further, a thin metal film or the like may be used as the light-transmitting electrode.

最後に半導体基板20のもう一方の面にオーム
接触の導電体膜36を設ける。一般には導電体膜
36は端子を通じて接地される。
Finally, an ohmic contact conductor film 36 is provided on the other surface of the semiconductor substrate 20. Generally, the conductive film 36 is grounded through a terminal.

又、透明電極の一部にCr―Auをマスクを用い
て蒸着し、ここにワイヤボンデイングレバイアス
用電極とした。
In addition, Cr--Au was deposited on a part of the transparent electrode using a mask, and this was used as a wire bonding bias electrode.

なお、本実施例では走査回路としてMOS型電
界効果型トランジスタで構成された例を示した
が、本発明はこれに限られるものではない。たと
えば走査回路としてCCD(Charge Coupled
Device)転送領域を用いたもの等でも良いこと
はいうまでもない。又MOS型トランジスターを
用いても他の回路方式を用いることも勿論であ
る。
Although this embodiment shows an example in which the scanning circuit is composed of MOS field effect transistors, the present invention is not limited to this. For example, as a scanning circuit, CCD (Charge Coupled
Needless to say, a device using a transfer area (Device) may also be used. Of course, even if MOS transistors are used, other circuit systems may be used.

実施例 2 実施例1と同様に、所定の半導体基体にスイツ
チ回路をはじめ走査回路等が形成される。次いで
Se―Ge層(ゲルマニウム含有量5原子%)を基
体温度60℃に保つて真空蒸着する。蒸着装置内で
100℃、3分間の熱処理を加える。この工程で光
導電膜表面は平坦化される。
Embodiment 2 As in Embodiment 1, a switch circuit, a scanning circuit, etc. are formed on a predetermined semiconductor substrate. then
A Se-Ge layer (germanium content: 5 at%) is vacuum deposited while maintaining the substrate temperature at 60°C. Inside the vapor deposition equipment
Add heat treatment at 100℃ for 3 minutes. In this step, the surface of the photoconductive film is flattened.

この層に引き続き3×10-6Torrの真空度にお
いて、SeとGeを各々別の蒸着ボードより同時に
蒸着する。この際Ge濃度が蒸着初期では5原子
%で、蒸着が進むにつれてなめらかに増大し、こ
の層の厚みが500〜1500Åに達したところでGe濃
度が20〜25原子%になるようにする。
Following this layer, Se and Ge are simultaneously deposited from separate deposition boards at a vacuum level of 3×10 -6 Torr. At this time, the Ge concentration is 5 at. % at the initial stage of deposition, increases smoothly as the deposition progresses, and when the thickness of this layer reaches 500 to 1500 Å, the Ge concentration is set to 20 to 25 at. %.

次いで、SeとTeとを蒸着し、光導電膜のc領
域を形成する。この際Te濃度が蒸着初期では20
〜25原子%で、その後なめらかに減少し、膜厚
1000Åのところで、0〜5原子%になるように組
成の制御を行う。
Next, Se and Te are deposited to form the c region of the photoconductive film. At this time, the Te concentration is 20 at the initial stage of deposition.
~25 atomic%, then decreases smoothly and the film thickness
At 1000 Å, the composition is controlled to be 0 to 5 atomic %.

更に光導電膜のd領域として、10at%のGeを
含むSeの膜を300Å形成する。
Furthermore, a Se film containing 10 at% Ge is formed to a thickness of 300 Å as the d region of the photoconductive film.

実施例1と同様に光導電膜上に透明電極を形成
して非晶質薄膜素子が作製される。
As in Example 1, a transparent electrode is formed on a photoconductive film to produce an amorphous thin film element.

なお、Seの中で深い準位を作る元素としてGe
の代りにSb、Bi、或いはSiを用いても所定の効
果を奏し得る。また、Asをはじめこれら素を共
存させても良い。更にSeの中で深い準位を作る
元素の代りにTeを用いても良いし、Teとこれら
の元素を共存させても良い。
Note that Ge is an element that creates deep levels in Se.
Even if Sb, Bi, or Si is used instead of, the desired effect can be achieved. Further, these elements including As may coexist. Furthermore, Te may be used instead of an element that creates a deep level in Se, or Te and these elements may coexist.

以上の実施例を用いて説明したように、本発明
によれば、高SN比で、しかもブルーミングのな
い高画質の固体撮像装置が得られる。
As described using the above embodiments, according to the present invention, a solid-state imaging device with a high SN ratio and high image quality without blooming can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は固体撮像装置の原理を示す図、第2図
より第7図は各々本発明の固体撮像装置の製造工
程を示す要部断面図、第8図は本発明の実施例に
おける固体撮像装置の平面図、第9図は本発明に
係る固体撮像装置の光電変換材料層の構成例を示
す成分分布図である。 10……水平走査信号発生器、12……垂直走
査信号発生器、13……スイツチ部、14……画
素、15……出力端、20……半導体基板、2
6,27……拡散領域、25……ゲート電極、2
2,28,30……絶縁層、31……第1の導電
層、37……光導電材料層、35……透明電極。
FIG. 1 is a diagram showing the principle of a solid-state imaging device, FIGS. 2 to 7 are sectional views of main parts showing the manufacturing process of the solid-state imaging device of the present invention, and FIG. 8 is a solid-state imaging device in an embodiment of the present invention. FIG. 9, which is a plan view of the device, is a component distribution diagram showing an example of the structure of the photoelectric conversion material layer of the solid-state imaging device according to the present invention. 10...Horizontal scanning signal generator, 12...Vertical scanning signal generator, 13...Switch section, 14...Pixel, 15...Output end, 20...Semiconductor substrate, 2
6, 27...Diffusion region, 25...Gate electrode, 2
2, 28, 30... Insulating layer, 31... First conductive layer, 37... Photoconductive material layer, 35... Transparent electrode.

Claims (1)

【特許請求の範囲】 1 複数個の光電変換部を順次選択する走査手段
を少なくとも有する半導体基板と、この半導体基
板上部に光電変換材料層、およびこの光電変換材
料層の上部に透光性電極を有する光電変換部が少
なくとも設けられて成る固体撮像装置において、
前記光電変換材料層が、 (a) TeもしくはSeの中で深い準位を作るような
元素の少なくとも一者の添加されたSe層であ
つて、その添加されたTe元素の量またはSeの
中で深い準位を作るような少なくとも一者の元
素の量が、添加一元素につき平均で10原子%以
下であるような第1の部分と、 (b) Seの中で深い準位を作るような元素の少な
くとも一者の添加されたSe層であつて、その
添加されたSeの中で深い準位を作るような少
なくとも一者の元素の連続的分布のピーク濃度
が15原子%以上であるような第2の部分と、 (c) 少なくともTeの添加されたSe層であつて、
その添加されたTe元素の連続的分布のピーク
濃度が15原子%以上であるような第3の部分
と、 (d) TeもしくはSeの中で深い準位を作るような
元素の少なくとも一者の添加されたSe層であ
つて、その添加されたTe元素の量またはSeの
中で深い準位を作るような少なくとも一者の元
素の量が、添加一元素につき平均で15原子%以
下であるような第4の部分、 から少なくとも形成され、上記各部分が順次隣接
して成ることを特徴とする固体撮像装置。
[Scope of Claims] 1. A semiconductor substrate having at least a scanning means for sequentially selecting a plurality of photoelectric conversion parts, a photoelectric conversion material layer on the top of this semiconductor substrate, and a transparent electrode on the top of this photoelectric conversion material layer. A solid-state imaging device including at least a photoelectric conversion section having
The photoelectric conversion material layer is (a) a Se layer doped with at least one of Te or an element that creates a deep level in Se, and the amount of the added Te element or the amount of the element in Se is (b) a first part in which the amount of at least one element that creates a deep level in Se is 10 atomic % or less on average per added element; an Se layer doped with at least one of the elements, in which the peak concentration of the continuous distribution of the at least one element that creates a deep level in the added Se is 15 atomic % or more (c) a Se layer doped with at least Te;
(d) at least one of the elements that creates a deep level in Te or Se; An added Se layer in which the amount of the added Te element or the amount of at least one element that creates a deep level in Se is 15 atomic % or less on average for each added element. A solid-state imaging device, characterized in that it is formed of at least a fourth portion as follows, and each of the above-mentioned portions are successively adjacent to each other.
JP14441579A 1979-06-08 1979-11-09 Solid image pickup device Granted JPS5668069A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP14441579A JPS5668069A (en) 1979-11-09 1979-11-09 Solid image pickup device
US06/154,999 US4394749A (en) 1979-06-08 1980-05-30 Photoelectric device and method of producing the same
DE8080301904T DE3069268D1 (en) 1979-06-08 1980-06-06 Method of producing a solid state photoelectric device
EP80301904A EP0023079B1 (en) 1979-06-08 1980-06-06 Method of producing a solid state photoelectric device
CA000353538A CA1145835A (en) 1979-06-08 1980-06-06 Photoelectric device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14441579A JPS5668069A (en) 1979-11-09 1979-11-09 Solid image pickup device

Publications (2)

Publication Number Publication Date
JPS5668069A JPS5668069A (en) 1981-06-08
JPS6244696B2 true JPS6244696B2 (en) 1987-09-22

Family

ID=15361633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14441579A Granted JPS5668069A (en) 1979-06-08 1979-11-09 Solid image pickup device

Country Status (1)

Country Link
JP (1) JPS5668069A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01142582U (en) * 1988-03-25 1989-09-29
JPH0332388A (en) * 1989-06-28 1991-02-12 Hitachi Ltd Current limiting circuit system for dc motor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58118173A (en) * 1982-01-05 1983-07-14 Toshiba Corp Infrared ray detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01142582U (en) * 1988-03-25 1989-09-29
JPH0332388A (en) * 1989-06-28 1991-02-12 Hitachi Ltd Current limiting circuit system for dc motor

Also Published As

Publication number Publication date
JPS5668069A (en) 1981-06-08

Similar Documents

Publication Publication Date Title
US4360821A (en) Solid-state imaging device
JP3019797B2 (en) Solid-state imaging device and method of manufacturing the same
CN103050501A (en) Solid-state imaging device, method for producing same, and camera
JPH02275670A (en) Photoelectric converter and image reader
US4419604A (en) Light sensitive screen
US4554478A (en) Photoelectric conversion element
CA1162279A (en) Photosensor
US4394749A (en) Photoelectric device and method of producing the same
EP0033230B1 (en) Solid-state imaging device
JPS6244696B2 (en)
JPS61294866A (en) Charge-coupled type semiconductor device
KR20000017459A (en) Solid-state image sensor and method of fabricating the same
KR840001163B1 (en) Photoelectric device
JPH0214790B2 (en)
KR840002185B1 (en) Photo device
JPS5954146A (en) Image pickup device
EP0309542A1 (en) Charge-coupled device with dual layer electrodes
KR840002282B1 (en) Solid-state imaging device
JPS6244695B2 (en)
JPH04125958A (en) Thin film capacitor
KR850001099B1 (en) Light sensitive screen and devices including the same
JPS6074784A (en) Solid-state image pickup device
JPH04211171A (en) Photoreceptor element
JPS6091667A (en) Manufacture of photoconductive film
JPH03129770A (en) Solid state image pickup device