JPS6242278B2 - - Google Patents
Info
- Publication number
- JPS6242278B2 JPS6242278B2 JP56101044A JP10104481A JPS6242278B2 JP S6242278 B2 JPS6242278 B2 JP S6242278B2 JP 56101044 A JP56101044 A JP 56101044A JP 10104481 A JP10104481 A JP 10104481A JP S6242278 B2 JPS6242278 B2 JP S6242278B2
- Authority
- JP
- Japan
- Prior art keywords
- raster
- signal
- address
- pattern generator
- refresh memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004048 modification Effects 0.000 claims description 20
- 238000012986 modification Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000000717 retained effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、グラフイツク表示装置野改良に係
り、特にパターンジエネレータに予め登録してあ
るグラフイツク・パターンを変換して、パターン
ジエネレータにない新たなパターンを生成して表
示できるようにしたグラフイツク表示装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to an improvement in the field of graphic display devices, and in particular converts graphic patterns registered in advance in a pattern generator to display new patterns that are not present in the pattern generator. The present invention relates to a graphic display device capable of generating and displaying various patterns.
(従来の技術)
グラフイツク表示装置が表示できる文字や図形
若しくはその構成要素(以下グラフイツク・パタ
ーンという)は、パターンジエネレータに登録さ
れているグラフイツク・パターンの内容によつて
決まる。(Prior Art) Characters, figures, or their constituent elements (hereinafter referred to as graphic patterns) that can be displayed by a graphic display device are determined by the contents of graphic patterns registered in a pattern generator.
したがつてパターンジエネレータには、できる
だけ多くのグラフイツク・パターンが登録されて
いることが望ましい。 Therefore, it is desirable that as many graphic patterns as possible be registered in the pattern generator.
(発明が解決しようとする問題点)
しかし、パターンジエネレータにグラフイツ
ク・パターンを登録するにあたつては、グラフイ
ツク・パターンに対応した書き込み信号を一つ一
つ作製しなければならない。そこで、グラフイツ
ク・パターンの種類が多いときは、その作製工数
は膨大なものになる問題点があつた。(Problems to be Solved by the Invention) However, when registering a graphic pattern in a pattern generator, it is necessary to create write signals corresponding to each graphic pattern one by one. Therefore, when there are many types of graphic patterns, there is a problem in that the number of man-hours required to produce them becomes enormous.
本発明はこのような問題点を解決したもので、
表示できるグラフイツク・パターンの種類が多い
割に、グラフイツク・パターン登録のための工数
が少なくて済むグラフイツク表示装置を提供する
ことを目的とする。 The present invention solves these problems,
To provide a graphic display device which requires less man-hours for graphic pattern registration even though there are many types of graphic patterns that can be displayed.
(問題点を解決するための手段)
このような目的を達成する本発明は、パターン
ジエネレータ・アドレスと上下ローテイト信号と
左右ローテイト信号と上下反転信号と左右反転信
号とを含む画面データを記憶するリフレツシユメ
モリ、リフレツシユメモリから読み出されて与え
られた上下ローテイト信号に従つてパターンジエ
ネレータ読みだし用のラスタアドレスを修飾する
ラスタ修飾回路、このラスタ修飾回路の前段また
は後段に接続されるリフレツシユメモリから読み
出されて与えられる上下反転信号に従つてラスタ
アドレスを所定の最高ラスタアドレスから差し引
いて新たなラスタアドレスを作り出すラスタ変換
回路、これらラスタ修飾回路とラスタ変換回路を
へて与えられるラスタアドレスとリフレツシユメ
モリから読み出されて与えられるパターンジエネ
レータ・アドレスに従つてそれらに対応するグラ
フイツク・パターン部分を出力するパターンジエ
ネレータ、このパターンジエネレータの1ラスタ
分の出力を保持し、リフレツシユメモリから読み
出されて与えられる左右ローテイト信号によつて
指定された量だけ保持内容を所定の方向に循環的
にシフトするシフトレジスタ、リフレツシユメモ
リから読み出されて与えられる左右反転信号に従
つて前記リフレツシユメモリのロード信号のタイ
ミングで該シフトレジスタの出力信号をロード
し、MSB側またはLSB側からシリアル信号に変
換する並列/直列換器から構成されている。(Means for Solving the Problems) The present invention achieves the above object by storing screen data including a pattern generator address, a vertically rotated signal, a horizontally rotated signal, a vertically reversed signal, and a horizontally reversed signal. Refresh memory, a raster modification circuit that modifies the raster address for pattern generator readout according to the upper and lower rotate signals read from the refresh memory, and a reflex controller connected to the previous or subsequent stage of this raster modification circuit. A raster conversion circuit that generates a new raster address by subtracting a raster address from a predetermined highest raster address in accordance with an up/down inversion signal that is read from the Tsushi memory and applied, and a raster that is applied through these raster modification circuits and raster conversion circuits. A pattern generator that outputs the corresponding graphic pattern portion according to the address and pattern generator address given by reading from the refresh memory, holds the output of one raster of this pattern generator, and refreshes the pattern generator. A shift register that cyclically shifts the stored contents in a predetermined direction by an amount specified by a left and right rotate signal read from the refresh memory and given, and a left and right inversion signal read from the refresh memory and given. It is comprised of a parallel/serial converter that loads the output signal of the shift register at the timing of the load signal of the refresh memory and converts it into a serial signal from the MSB side or the LSB side.
そして、この並列/直列変換器の出力信号に従
つて輝度が制御されるラスタスキヤン形の表示器
を具備している。 The apparatus is equipped with a raster scan type display whose brightness is controlled according to the output signal of the parallel/serial converter.
(作用) 本発明の各構成要素はつぎの作用をする。(effect) Each component of the present invention operates as follows.
リフレツシユメモリは、画面データと共にグラ
フイツク・パターンを変換するための4種類の信
号、すなわち上下ローテイト信号、左右ローテイ
ト信号、上下反転信号、左右反転信号を出力す
る。 The refresh memory outputs four types of signals for converting the graphic pattern together with the screen data, namely, a vertical rotation signal, a horizontal rotation signal, a vertical inversion signal, and a horizontal inversion signal.
ラスタ修飾回路と上下ローテイト信号によつて
もとのグラフイツク・パターンに対して所定の位
置で上下に切断して新しいパターンを生成する。 A new pattern is generated by cutting the original graphic pattern vertically at predetermined positions using a raster modification circuit and a vertical rotation signal.
ラスタ変換回路と上下反転信号によつて、もと
のグラフイツク・パターンを上下に反転させる。 The original graphic pattern is flipped vertically using the raster conversion circuit and the vertical flip signal.
シフトレジスタと左右ローテイト信号によつて
もとのグラフイツク・パターンに対して所定の位
置で左右に切断して新しいパターンを生成する。 A new pattern is generated by cutting the original graphic pattern left and right at predetermined positions using a shift register and left/right rotate signals.
並列/直列変換器と左右反転信号によつてもと
のグラフイツク・パターンを左右に反転させる。 The original graphic pattern is flipped left and right using a parallel/serial converter and a left/right inversion signal.
(実施例) 以下図面を用いて、本発明を説明する。(Example) The present invention will be explained below using the drawings.
第1図は、本発明の一実施例を示す構成ブロツ
ク図である。図において、1はリフレツシユメモ
リ、2はラスタ修飾回路、3はラスタ変換回路、
4はパターンジエネレータ、5は循環式のシフト
レジスタ、6は両端に出力がある並列/直列変換
器、7はラスタスキヤン形の表示器である。 FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 1 is a refresh memory, 2 is a raster modification circuit, 3 is a raster conversion circuit,
4 is a pattern generator, 5 is a circular shift register, 6 is a parallel/serial converter having outputs at both ends, and 7 is a raster scan type display.
リフレツシユメモリ1には、外部計算機などか
ら与えられる画面データが記憶される。画面デー
タには表示画像の内容とその修飾信号が含まれ
る。表示画像の内容は、表示画像に対応するグラ
フイツク・パターンのパターンジエネレータ4に
おけるアドレスである。修飾信号は後述するパタ
ーン変換のための制御信号で、上下ローテイト信
号、左右ローテイト信号、上下反転信号及び左右
反転信号の4種類ある。そして、パターンジエネ
レータ4に登録されているグラフイツク・パター
ンを上下左右にローテイトしたり、上下左右に反
転させたりして、見掛上新たなグラフイツク・パ
ターンを生成する。 The refresh memory 1 stores screen data provided from an external computer or the like. The screen data includes the content of the display image and its modification signal. The content of the displayed image is the address in the pattern generator 4 of the graphic pattern corresponding to the displayed image. The modification signal is a control signal for pattern conversion, which will be described later, and there are four types: a vertically rotated signal, a horizontally rotated signal, a vertically reversed signal, and a horizontally reversed signal. Then, the graphic pattern registered in the pattern generator 4 is rotated vertically and horizontally, or reversed vertically and horizontally to generate an apparently new graphic pattern.
リフレツシユメモリ1の画面データは、デイス
プレイ動作に合わせて周期的に読み出され、画面
データのうちパターンジエネレータ・アドレスは
パターンジエネレータ4に与えられ、修飾信号の
うち上下ローテイト信号はラスタ修飾回路2に、
上下反転信号はラスタ変換回路3に、左右ローテ
イト信号はシフトレジスタ5に、左右反転信号は
並列/直列変換器6に与えられる。 The screen data in the refresh memory 1 is read out periodically in accordance with the display operation, the pattern generator address of the screen data is given to the pattern generator 4, and the upper and lower rotate signals of the modification signals are sent to the raster modification circuit. 2,
The vertically inverted signal is applied to the raster conversion circuit 3, the horizontally rotated signal to the shift register 5, and the horizontally inverted signal to the parallel/serial converter 6.
以下各修飾信号の動作を図面を用いて場合を分
けて説明する。 The operation of each modification signal will be explained below in different cases using the drawings.
(1) 上下ローテイト信号
第2図aは円のグラフイツク・パターンを上下
方向に半回転ローテイトした場合であつて、二つ
の半円を上下に積み重ねたつづみ形のグラフイツ
ク・パターンがえられる。(1) Vertical Rotate Signal Figure 2a shows the case where a circular graphic pattern is rotated by half a turn in the vertical direction, resulting in a string-shaped graphic pattern in which two semicircles are stacked vertically.
この場合、ラスタ修飾回路2にはリフレツシユ
メモリ1から画面データの読出しに伴なつて、ラ
スタアドレスが与えられる。ラスタアドレスは、
パターンジエネレータ・アドレスと共にパターン
ジエネレータ4をアクセスするアドレスである。
このラスタアドレスはラスタ修飾回路2により上
下ローテイト信号に従つて修飾される。 In this case, the raster modification circuit 2 is given a raster address as screen data is read from the refresh memory 1. The raster address is
This is an address for accessing the pattern generator 4 together with the pattern generator address.
This raster address is modified by the raster modification circuit 2 according to the up and down rotation signals.
ラスタ修飾回路2は例えば加算回路であつて、
ラスタアドレスに上下ローテイト信号を加算して
新たなラスタアドレスを生成する。上下ローテイ
ト信号が加算された分だけ元のラスタアドレスが
ローテイトするので、このラスタアドレスによつ
てパターンジエネレータ4を読み出すと、パター
ンジエネレータ4中のグラフイツク・パターン
は、上下ローテイト信号の加算分だけ上下にロー
テイトして読み出される。 The raster modification circuit 2 is, for example, an addition circuit, and
A new raster address is generated by adding the upper and lower rotate signals to the raster address. The original raster address is rotated by the amount that the upper and lower rotate signals are added, so when the pattern generator 4 is read using this raster address, the graphic pattern in the pattern generator 4 is changed by the amount that the upper and lower rotate signals are added to. It is read out in rotation up and down.
(2) 上下反転信号
第2図cは三角形のグラフイツク・パターンを
上下方向に反転した場合であつて、上向きのグラ
フイツク・パターンから下向きのグラフイツク・
パターンが得られる。(2) Vertical inversion signal Figure 2c shows the case where a triangular graphic pattern is reversed in the vertical direction.
A pattern is obtained.
この場合、ラスタ修飾回路2から出力される修
飾済みのラスタアドレスは、ラスタ変換回路3を
通じてパターンジエネレータ4に与えられる。ラ
スタ変換回路3は上下反転信号が“1”であると
き、与えられたラスタアドレスを所定の最高ラス
タアドレスから差し引いて、新たなラスタアドレ
スを作り出す。最高ラスタアドレスとは、例えば
一つのグラフイツク・パターンを描くのに8ラス
タを要する場合に、ラスタアドレス0〜7の
「7」のことである。この7から、ラスタアドレ
ス0〜7をそれぞれ差し引いたものをつくると、
7〜0というラスタアドレスがえられるから、こ
のラスタアドレスによつてパターンジエネレータ
4をアクセスすると、パターンジエネレータ4中
のグラフイツク・パターンは、一番下の画素から
順番に上に読み出されるので、それをデイスプレ
イすると上下の反転したグラフイツク・パターン
がえられる。 In this case, the modified raster address output from the raster modification circuit 2 is given to the pattern generator 4 through the raster conversion circuit 3. When the up/down inversion signal is "1", the raster conversion circuit 3 subtracts the given raster address from the predetermined highest raster address to create a new raster address. The highest raster address is, for example, "7" of raster addresses 0 to 7 when 8 rasters are required to draw one graphic pattern. If we subtract each of the raster addresses 0 to 7 from this 7, we get
Since the raster address 7 to 0 is obtained, when the pattern generator 4 is accessed using this raster address, the graphic pattern in the pattern generator 4 is read out in order from the bottom pixel upwards. When you display it, you get a graphic pattern that is flipped upside down.
この様なラスタ変換は、ラスタアドレスが2進
数である場合、その各ビツトと上下反転信号との
エクスクルーシブ・オア演算によつて行い、上下
反転信号が“0”であればラスタアドレスがその
まま出力され、“1”であれば2進数であるラス
タアドレスの補数が得られてこの結果ラスタアド
レスが反転して出力される。なお、ラスタ変換回
路3はラスタ修飾回路2に前にあつてもよい。 When the raster address is a binary number, such raster conversion is performed by exclusive OR operation between each bit of the raster address and the up/down inversion signal.If the up/down inversion signal is "0", the raster address is output as is. , if it is "1", the complement of the raster address, which is a binary number, is obtained, and as a result, the raster address is inverted and output. Note that the raster conversion circuit 3 may be placed before the raster modification circuit 2.
(3) 左右ローテイト信号
第2図bは円のグラフイツク・パターンを左右
方向に半回転ローテイトした場合であつて、二つ
の半円を左右につなげた蝶形のグラフイツク・パ
ターンがえられる。(3) Left/Right Rotate Signal Figure 2b shows the case where a circular graphic pattern is rotated by half a turn in the left/right direction, resulting in a butterfly-shaped graphic pattern in which two semicircles are connected left and right.
この場合の操作はシフトレジスタ5によつてな
される。ラスタ変換回路3が与えるラスタアドレ
スと、リフレツシユメモリ1が与えるパターンジ
エネレータ・アドレスによつてパターンジエネレ
ータ4から読み出されるグラフイツク・パターン
の1ラスタ分は、シフトレジスタ5にセツトされ
る。シフトレジスタ5にはリフレツシユメモリ1
から左右ローテイト信号が与えられているので、
この指令にしたがつてシフトレジスタ5の内容は
右又は左のいずれか予め定められた方向に指定さ
れた量だけ循環的にシフトされ、左右方向にロー
テイトしたグラフイツク・パターンが得られる。
循環的にシフトするので、同一の変換を左若しく
は右のいずれの方向でも指定可能である。 The operation in this case is performed by the shift register 5. One raster portion of the graphic pattern read out from the pattern generator 4 according to the raster address given by the raster conversion circuit 3 and the pattern generator address given by the refresh memory 1 is set in the shift register 5. Shift register 5 has refresh memory 1
Since the left and right rotate signals are given from
In accordance with this command, the contents of the shift register 5 are cyclically shifted in a predetermined direction, either to the right or to the left, by a specified amount, resulting in a graphic pattern rotated in the horizontal direction.
Since the shift is circular, the same transformation can be specified in either the left or right direction.
第3図は、この様なシフトレジスタ5の構成ブ
ロツク図である。ロード信号によつてロードされ
たデータはシフトクロツクに従つて所定ビツト数
循環的にシフトされ、並列/直列変換器6に送ら
れる。このシフトクロツクはシフトレジスタ5に
設けられたクロツクによつて発生するものとし、
リアルタイムで1ラスタ分のデータを処理しなけ
ればならないから、このデータの1ドツト分の表
示に使用されるシフトクロツクに比べて充分高速
なものとする。このようにして、1ドツト分のデ
ータの処理時間内にシフト動作を終了する。 FIG. 3 is a block diagram of the structure of such a shift register 5. The data loaded by the load signal is cyclically shifted by a predetermined number of bits according to the shift clock and sent to the parallel/serial converter 6. This shift clock is generated by a clock provided in the shift register 5,
Since it is necessary to process one raster's worth of data in real time, the shift clock should be sufficiently faster than the shift clock used to display one dot of this data. In this way, the shift operation is completed within the processing time for one dot worth of data.
(4) 左右反転信号
第2図dは三角形のグラフイツク・パターンを
左右方向に反転した場合であつて、左向きのグラ
フイツク・パターンから右向きのグラフイツク・
パターンが得られる。このような操作は、並列/
直列変換器6によつてなされる。(4) Horizontal inversion signal Figure 2 d shows the case where a triangular graphic pattern is reversed in the left-right direction, and the left-handed graphic pattern is changed to the right-oriented graphic pattern.
A pattern is obtained. Such operations can be performed in parallel/
This is done by a serial converter 6.
第3図は並列/直列変換器6の詳細を説明する
構成ブロツク図である。図示するように、1画面
のデータの開始を識別するロード信号と、1ラス
タを構成するドツトを順次出力するためのシフト
クロツクを並列/直列変換器6は入力している。
例えば8ビツトのものでは一つのロード信号の間
にシフトクロツクは8パルス存在するようにして
いる。並列/直列変換器6は例えばTI社より供
給されるSN74LS299等の素子が使用される。こ
の様な素子では左シフトと右シフトの2種類の出
力端子があるので、ゲートにこの出力信号と左右
反転信号を入力していずれか一方を選択してい
る。ゲートで選択された左シフト又は右シフトの
一方が表示器7に送られる。 FIG. 3 is a block diagram illustrating details of the parallel/serial converter 6. As shown in the figure, the parallel/serial converter 6 receives a load signal for identifying the start of one screen of data and a shift clock for sequentially outputting dots constituting one raster.
For example, in an 8-bit device, there are 8 pulses of the shift clock during one load signal. As the parallel/serial converter 6, an element such as SN74LS299 supplied by TI, for example, is used. Since such an element has two types of output terminals, left shift and right shift, this output signal and a left/right inverted signal are input to the gate to select one of them. Either the left shift or the right shift selected by the gate is sent to the display 7.
この場合の動作を次に説明する。シフトレジス
タ5のシフト済みの内容は並列/直列変換器6に
セツトされる。このタイミングはリフレツシユメ
モリ1のロード信号のパルスによる。並列/直列
変換器6の内容はロード信号と共に与えられる左
右反転信号に従つて左側又は右側から、すなわち
MSB側又はLSB側からシフトクロツクによりシ
リアルに出力されて表示器7に輝度制御信号とし
て与えられる。シリアル出力を右から出すか左か
ら出すかによつて、左右の反転したグラフイツ
ク・パターンがえられる。 The operation in this case will be explained next. The shifted contents of shift register 5 are set into parallel/serial converter 6. This timing is determined by the pulse of the load signal of the refresh memory 1. The contents of the parallel/serial converter 6 are changed from the left side or the right side according to the left/right inverted signal given together with the load signal, i.e.
The signal is serially outputted from the MSB side or the LSB side by a shift clock and given to the display 7 as a brightness control signal. Depending on whether the serial output is output from the right or the left, a graphic pattern with the left and right sides reversed can be obtained.
(発明の効果)
以上説明したように本発明によれば、パターン
ジエネレータ4中のグラフイツク・パターンを上
下左右にローテイト又は反転、或いはそれらの組
み合わせによつて変換すると、一つの基本のグラ
フイツク・パターンからいく通りかの新たなグラ
フイツク・パターンを生成できるので、グラフイ
ツク・パターンのパターンジエネレータ4への登
録する必要がなくなり、工数の節約となる。また
パターン変換のためのハードウエアの構成も比較
的簡単である。(Effects of the Invention) As explained above, according to the present invention, when the graphic pattern in the pattern generator 4 is converted by rotating or reversing vertically and horizontally, or by a combination thereof, one basic graphic pattern is created. Since it is possible to generate several new graphic patterns, there is no need to register graphic patterns in the pattern generator 4, which saves man-hours. Furthermore, the hardware configuration for pattern conversion is relatively simple.
第1図は、本発明の一実施例を示す構成ブロツ
ク図、第2図は第1図の装置の動作を説明するた
めのグラフイツク・パターンと変換後のグラフイ
ツク・パターンの形状図、第3図はシフトレジス
タ5及び並列/直列変換器6の詳細な構成ブロツ
ク図である。
1……リフレツシユメモリ、2……ラスタ修飾
回路、3……ラスタ変換回路、4……パターンジ
エネレータ、5……シフトレジスタ、6……並
列/直列変換器、7……表示器。
FIG. 1 is a configuration block diagram showing an embodiment of the present invention, FIG. 2 is a graphic pattern for explaining the operation of the device shown in FIG. 1, and a diagram of the shape of the converted graphic pattern. FIG. 1 is a detailed block diagram of the shift register 5 and parallel/serial converter 6. FIG. 1... Refresh memory, 2... Raster modification circuit, 3... Raster conversion circuit, 4... Pattern generator, 5... Shift register, 6... Parallel/serial converter, 7... Display device.
Claims (1)
テイト信号と左右ローテイト信号と上下反転信号
と左右反転信号とを含む画面データを記憶するリ
フレツシユメモリ、 リフレツシユメモリから読み出されて与えられ
た上下ローテイト信号に従つてパターンジエネレ
ータ読みだし用のラスタアドレスを修飾するラス
タ修飾回路、 このラスタ修飾回路の前段または後段に接続さ
れリフレツシユメモリから読み出されて与えられ
る上下反転信号に従つてラスタアドレスを所定の
最高ラスタアドレスから差し引いて新たなラスタ
アドレスを作り出すラスタ変換回路、 これらラスタ修飾回路とラスタ変換回路をへて
与えられるラスタアドレスとリフレツシユメモリ
から読み出されて与えられるパターンジエネレー
タ・アドレスに従つてそれらに対応するグラフイ
ツク・パターン部分を出力するパターンジエネレ
ータ、 このパターンジエネレータの1ラスタ分の出力
を保持し、リフレツシユメモリから読み出されて
与えられる左右ローテイト信号によつて指定され
た量だけ保持内容を所定の方向に循環的にシフト
するシフトレジスタ、 リフレツシユメモリから読み出されて与えられ
る左右反転信号に従つて前記リフレツシユメモリ
のロード信号のタイミングで該シフトレジスタの
出力信号をロードし、MSB側またはLSB側から
シリアル信号に変換する並列/直列変換器、 および、この並列/直列変換器の出力信号に従
つて輝度が制御されるラスタスキヤン形の表示器
を具備するグラフイツク表示装置。[Claims] 1. A refresh memory that stores screen data including a pattern generator address, a vertical rotation signal, a horizontal rotation signal, a vertical inversion signal, and a horizontal inversion signal; a raster modification circuit that modifies a raster address for pattern generator readout in accordance with a vertical rotate signal, and a raster modification circuit that is connected to the preceding or subsequent stage of this raster modification circuit and that modifies a raster address read out from a refresh memory according to a vertical inversion signal that is applied. A raster conversion circuit that subtracts a raster address from a predetermined highest raster address to create a new raster address, and a raster address that is provided through these raster modification circuits and raster conversion circuits and a pattern generator that is provided by reading out the raster address from the refresh memory.・A pattern generator that outputs graphic pattern parts corresponding to the addresses according to the addresses, holds the output of one raster of this pattern generator, and uses the left and right rotate signals read from the refresh memory and given. A shift register that cyclically shifts retained contents in a predetermined direction by a specified amount, and the shift register is operated at the timing of a load signal of the refresh memory according to a left/right inversion signal read from the refresh memory and given. Equipped with a parallel/serial converter that loads the output signal and converts it from the MSB side or LSB side to a serial signal, and a raster scan type display whose brightness is controlled according to the output signal of this parallel/serial converter. Graphic display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56101044A JPS582877A (en) | 1981-06-29 | 1981-06-29 | Graphic display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56101044A JPS582877A (en) | 1981-06-29 | 1981-06-29 | Graphic display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS582877A JPS582877A (en) | 1983-01-08 |
JPS6242278B2 true JPS6242278B2 (en) | 1987-09-07 |
Family
ID=14290132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56101044A Granted JPS582877A (en) | 1981-06-29 | 1981-06-29 | Graphic display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS582877A (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4533911A (en) * | 1982-02-24 | 1985-08-06 | Daisy Systems Corporation | Video display system for displaying symbol-fragments in different orientations |
JPS60131595A (en) * | 1983-12-20 | 1985-07-13 | 株式会社アスキ− | Area-to-area data movement controller |
JPS6184679A (en) * | 1984-10-02 | 1986-04-30 | デ−タイ−スト株式会社 | Graphic display method and apparatus |
JPS6184680A (en) * | 1984-10-02 | 1986-04-30 | デ−タイ−スト株式会社 | Graphic display |
JP2968729B2 (en) * | 1996-07-30 | 1999-11-02 | 日本電気アイシーマイコンシステム株式会社 | Graphic image display device and graphic image display method |
-
1981
- 1981-06-29 JP JP56101044A patent/JPS582877A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS582877A (en) | 1983-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4303986A (en) | Data processing system and apparatus for color graphics display | |
US3778810A (en) | Display device | |
JPH0737082A (en) | Method and device for rotating multilevel picture 90 degrees | |
US4563677A (en) | Digital character display | |
JPS6242278B2 (en) | ||
JPH0863595A (en) | Method and device for rotation processing of image | |
JPS61290484A (en) | Display unit | |
JP2839768B2 (en) | Image rotation circuit | |
SU849195A1 (en) | Device for converting data to video signal | |
JPH02106363A (en) | Graphic information rotating circuit of printer | |
JPH04316089A (en) | Display controller | |
JPS6057373A (en) | Memory signal pattern rotation system | |
JPH0677262B2 (en) | Image storage device access method | |
JPH10254415A (en) | Liquid crystal display device and image signal processor | |
JPS63101981A (en) | Graphic data processor | |
JPS5981690A (en) | Display control system for crt display unit | |
JPH087547B2 (en) | Display memory address device | |
JPS6141186A (en) | Simultaneous color data writing apparatus | |
JPS60262282A (en) | Image memory control system | |
JPH03145694A (en) | Character pattern size converting system | |
JPS6231351B2 (en) | ||
JPS63162257A (en) | Vertical/horizontal pattern data conversion circuit | |
JPH06110434A (en) | Character display device | |
JPH04153846A (en) | Storage device | |
JPH01209151A (en) | Pattern generating circuit |