JPH04153846A - Storage device - Google Patents

Storage device

Info

Publication number
JPH04153846A
JPH04153846A JP2281160A JP28116090A JPH04153846A JP H04153846 A JPH04153846 A JP H04153846A JP 2281160 A JP2281160 A JP 2281160A JP 28116090 A JP28116090 A JP 28116090A JP H04153846 A JPH04153846 A JP H04153846A
Authority
JP
Japan
Prior art keywords
data
raster scan
address
memory device
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2281160A
Other languages
Japanese (ja)
Inventor
Tomoyuki Koshio
朝行 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2281160A priority Critical patent/JPH04153846A/en
Publication of JPH04153846A publication Critical patent/JPH04153846A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To write and read picture element data instantaneously in both normal and 90 deg. rotation modes by performing arithmetic for an address and a data bus and arranging the picture element data which continue in both raster scanning directions of the normal and 90 deg. rotation modes on different device. CONSTITUTION:The address bus and data bus are provided with arithmetic units 4 and 5 and the picture element data continue in the raster scan data directions of both the normal and 90 deg. rotation modes. The picture element data are arranged dispersedly in dot addresses of a memory device 1 so that the one-bit picture element data can be written and read on the different data buses. The picture element data which are read out continuously are stored on different memory devices in the memory device 1. Consequently, a raster scan display is easily made while turned by 90 deg. and the processing time up to the output of 90 deg.-rotated raster scan data is shortened.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は情報処理装置などに用いられるプリンタなどの
出力装置に出力するためのラスタスキャンデータを格納
する記憶装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a storage device for storing raster scan data to be output to an output device such as a printer used in an information processing device or the like.

従来の技術 第3図は従来の記憶装置の構成を示している。Conventional technology FIG. 3 shows the configuration of a conventional storage device.

第3図に示すように、構成要素として、1はメモリ装置
であり、ラスタスキャンデータを格納する。2は表示制
御装置であり、ラスタスキャンデータ出力のためのアド
レスを発生させる。3は並列/直列データ変換装置であ
り、メモリ装置lが出力した並列データを直列データに
変換する。7はアドレスバスであり、メモリ装置1およ
び表示制御装置2に接続している。10はデータバスで
あり、メモリ装置19表示制御装置2および並列/′直
列データ変換装置3に接続している。6は出力信号線で
あり、並列/直列データ変換装置3に接続している。
As shown in FIG. 3, as a component, 1 is a memory device, which stores raster scan data. A display control device 2 generates an address for outputting raster scan data. 3 is a parallel/serial data conversion device, which converts parallel data output from the memory device 1 into serial data. Reference numeral 7 denotes an address bus, which is connected to the memory device 1 and the display control device 2. A data bus 10 is connected to a memory device 19, a display control device 2, and a parallel/'serial data conversion device 3. Reference numeral 6 denotes an output signal line, which is connected to the parallel/serial data converter 3.

つぎに従来例の構成要素のお互いの間違動作について説
明する一行分すなわち1走査分のラスタスキャンデータ
は連続したアドレスに置かれており、表示制御装置2が
連続したアドレスをアドレスバス7に次々と出力し、各
アドレスに対してメモリ装置1がラスタスキャンデータ
をデータバス10に出力し、これを入力として並列/直
列データ変換装置3が並列データを常に同じ順序で直列
データ信号に変換し、出力信号線6に発生させる。
Next, the raster scan data for one line, that is, for one scan, to explain mutual malfunctions of the components in the conventional example is placed at consecutive addresses, and the display control device 2 sends consecutive addresses to the address bus 7 one after another. The memory device 1 outputs raster scan data to the data bus 10 for each address, and with this as input, the parallel/serial data converter 3 converts the parallel data into a serial data signal always in the same order, The signal is generated on the output signal line 6.

しかしある種の目的に対しては、単純にラスタスキャン
データを直列データとして出力するのではなく、メモリ
装置1に格納されている状態から90度回転させた状態
のラスタスキャンデータを出力する必要か生ずる。この
ような場合、そのままでは90度回転させたラスタスキ
ャンデータを並列/′直列データ変換装置3が要求する
タイミングで連続して発生させることが不可能なため、
メモリ装置1に格納されているラスタスキャンデータ全
体を、たとえば表示制御装置2に一度送り込み、90度
回転するように再配置のため再びメモリ装置1に格納し
た後、前記の方法により目的とするラスタスキャンデー
タを出力していた。
However, for certain purposes, instead of simply outputting raster scan data as serial data, it may be necessary to output raster scan data rotated 90 degrees from the state stored in the memory device 1. arise. In such a case, it is impossible to continuously generate raster scan data rotated by 90 degrees at the timing required by the parallel/serial data converter 3.
The entire raster scan data stored in the memory device 1 is once sent to the display control device 2, for example, and stored in the memory device 1 again for rearrangement so as to be rotated by 90 degrees, and then the target raster scan data is scanned by the method described above. It was outputting scan data.

発明が解決しようとする課題 このような従来方法では、ラスタスキャンデータ全体を
並べ替えなければならないため、実際に90度回転させ
たラスタスキャンデータを出力するまでの間に多(の処
理時間を必要としていた。
Problems to be Solved by the Invention In such conventional methods, the entire raster scan data must be rearranged, which requires a large amount of processing time before actually outputting the raster scan data rotated 90 degrees. It was.

本発明はこのような従来の問題を解決するものであり、
メモリ装置に格納しであるラスタスキャンデータに対し
て並べ替えなどの前処理を行うことな(、通常および9
0度回転させた状態のラスタスキャンデータの高速な書
き込み/読み出しを行うことができる優れた記憶装置を
提供することを目的とするものである。
The present invention solves these conventional problems,
Do not perform preprocessing such as sorting on the raster scan data stored in the memory device (normal and
It is an object of the present invention to provide an excellent storage device that can perform high-speed writing/reading of raster scan data rotated by 0 degrees.

課題を解決するための手段 本発明は上記目的を達成するために、アドレスバスおよ
びデータバスに演算装置を設け、通常および90度回転
させた状態のどちらの場合においてもラスタスキャンデ
ータ方向に連続する、それぞれ1ビツトの画素データの
書き込み/読み出しが、それぞれ異なるデータバス上で
同時に行われるように、画素データをメモリ装置のドツ
トアドレス上に分散させて配置するようにしたものであ
る。
Means for Solving the Problems In order to achieve the above object, the present invention provides an arithmetic unit on an address bus and a data bus so that the address bus and the data bus are continuous in the direction of raster scan data both in the normal state and in the state rotated by 90 degrees. , pixel data is distributed and arranged on dot addresses of the memory device so that writing/reading of 1-bit pixel data is performed simultaneously on different data buses.

演算装置として、表示制御装置からのアドレスにしたが
った動作モードに応じた演算を行い、アドレス信号を出
力するアドレスバス演算装置と、このアドレス信号にし
たがいメモリ装置から出力されるデータを同様に動作モ
ードに応じた演算を行いデータ信号を出力するデータバ
ス演算装置を設け、メモリ装置からラスタスキャンされ
るために同時に読み出される複数の画素データが、メモ
リ装置内の複数のメモリデバイスの異なるデバイスに各
々記憶される記憶装置である。
As an arithmetic device, there is an address bus arithmetic device that performs arithmetic operations according to the operating mode according to the address from the display control device and outputs an address signal, and an address bus arithmetic device that outputs an address signal according to the operating mode according to the address from the display control device. A data bus calculation device is provided that performs calculations according to the data signal and outputs data signals, and multiple pixel data read out simultaneously from the memory device for raster scanning are stored in different devices of the multiple memory devices in the memory device. It is a storage device that will be used.

作用 上記構成の本発明の記憶装置はラスタスキャンする場合
に、連続して読み出す画素データが、メモリ装置内の複
数のメモリデバイスの異なるデバイスに記憶されている
ため、ラスタスキャン表示を90度変えて容易に表示す
ることができる。すなわち、ラスタスキャンの一走査期
間は、メモリ装置からある数のデータが同時にアドレス
バス演算装置のアドレス信号にしたがい読み出され、そ
れが何回か行われて一走査信号の読み出しが完了するが
、この同時(ご読み出される複数の画素データが異なる
メモリデバイスに記憶されているため、順次メモリデバ
イスを指定し、そのメモリデバイス内のアドレスを指定
することにより目的の画素データを高速に読み出すこと
ができる。この関係は90度変えてラスタスキャン表示
する場合にも成立するようにメモリデバイスに記憶され
ているため、アドレスバス演算装置により目的とする動
作モードに応じたアドレス信号が発生されることにより
、容易に90度変えたラスタスキャン方向が行えること
ができる。すなわち、アドレスバスおよびデータバスに
演算を施すことによりラスタスキャンデータの並べ替え
に相当する効果を得ており、ラスタスキャンデータ自体
がその物理的な配置を変えることがないため、通常およ
び90度面回転せた状態のどちらの場合においても瞼時
に画素データの書き込み/読み出しを行うことができる
Effect When the storage device of the present invention having the above configuration performs raster scanning, since the pixel data to be read out continuously is stored in different devices of the plurality of memory devices in the memory device, the raster scan display is changed by 90 degrees. Can be easily displayed. That is, during one scanning period of a raster scan, a certain number of data is simultaneously read out from the memory device according to the address signal of the address bus calculation unit, and this is repeated several times to complete the reading of one scanning signal. This simultaneous (multiple pixel data to be read out is stored in different memory devices, so by sequentially specifying the memory devices and specifying the address within that memory device, the desired pixel data can be read out at high speed. This relationship is stored in the memory device so that it holds true even when raster scan display is performed by rotating the image by 90 degrees, so that the address bus arithmetic unit generates an address signal according to the intended operation mode. It is possible to easily change the raster scan direction by 90 degrees.In other words, by performing operations on the address bus and data bus, an effect equivalent to rearranging the raster scan data is obtained, and the raster scan data itself is physically Since the physical arrangement does not change, pixel data can be written/read while the eyelids are in use in both normal and 90 degree rotated states.

実施例 第1図は本発明の一実施例の構成を示すブロック図であ
る。第2図は同実施例におけるアドレスバスおよびデー
タバスの演算方法の概念図を示すものである。
Embodiment FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 shows a conceptual diagram of the method of calculating the address bus and data bus in the same embodiment.

第1図に示すように、構成要素として、1はメモリ装置
であり、ラスタスキャンデータを格納する。2は表示制
御装置であり、ラスタスキャンデータ出力のためのアド
レスを発生させる。3は並列/直列データ変換装置であ
り、メモリ装置1が出力した並列データを直列データに
変換する。4はアドレスバス演算装置てあり、5はデー
タlくス演算装置である。6は圧力信号線であり、並列
直列データ変換装置3に接続している。7はアドレスバ
スてあり、アドレスバス演算装置4.データバス演算装
置5および表示制御装置2に接続している。8はアドレ
スバスてあり、アドレスバス演算装置4およびメモリ装
置1に接続している。
As shown in FIG. 1, as a component, 1 is a memory device, which stores raster scan data. A display control device 2 generates an address for outputting raster scan data. Reference numeral 3 denotes a parallel/serial data conversion device, which converts parallel data output from the memory device 1 into serial data. 4 is an address bus arithmetic unit, and 5 is a data bus arithmetic unit. A pressure signal line 6 is connected to the parallel-serial data converter 3. 7 is an address bus, and an address bus arithmetic unit 4. It is connected to the data bus calculation device 5 and the display control device 2. An address bus 8 is connected to the address bus arithmetic unit 4 and the memory device 1.

9はデータバスであり、メモリ装置1およびデータバス
演算装置5に接続している。10はデータバスであり、
データバス演算装置51表示制御装置2および並列/直
列データ変換装置3に接続している。
A data bus 9 is connected to the memory device 1 and the data bus arithmetic unit 5. 10 is a data bus;
The data bus calculation device 51 is connected to the display control device 2 and the parallel/serial data conversion device 3.

つぎに上記実施例の構成要素のお互いの関連動作につい
て説明する。上記実施例において、表示制御装置2が読
み出し、または書き込みのアドレスをアドレスバス7に
出力すると、アドレスバス演算装置4が通常または90
度面回転いった動作モードに応じた演算を行い、その結
果をアドレスバス8に出力する。アドレスバス8の出力
は、メモリ装置1それぞれに対して独立に送られる。そ
のアドレスに対して各メモリ装置1がラスタスキャンデ
ータをデータバス9に出力し、この出力に対してデータ
バス演算装置5か前記動作モードとアドレスバス7の出
力に応じた演算を行い、その結果をデータバス10に出
力する。これを入力として並列、/直列データ変換装置
3が並列データを常に同じ順序で直列データ信号に変換
し、出力信号線64こ発生させる。
Next, the mutually related operations of the constituent elements of the above embodiment will be explained. In the above embodiment, when the display control device 2 outputs a read or write address to the address bus 7, the address bus arithmetic device 4 outputs a normal or 90 address.
It performs calculations according to the operating mode such as degree rotation, and outputs the results to the address bus 8. The output of address bus 8 is sent to each memory device 1 independently. Each memory device 1 outputs raster scan data to the data bus 9 for that address, and the data bus calculation device 5 performs calculations on this output according to the operation mode and the output of the address bus 7, and the result is is output to the data bus 10. Using this as an input, the parallel/serial data conversion device 3 converts the parallel data into serial data signals always in the same order, and generates an output signal line 64.

つぎに、アドレスバス演算装置4およびデータバス演算
装置5における演算方法について第2図により説明する
。一般にデータバスは8〜32本の場合が多いが、本実
施例では簡単のためデータバスを4本としている。第2
図(a)はラスタスキャンデータと、それぞれの画素デ
ータのメモリ装置1における物理的配置であり、画素デ
ータの書き込み/読み込みにおけるアドレスとデータの
演算の様子を示している。矩形で囲まれた部分はメモリ
装置1の個々のデバイスを表しており、A−Pは画素デ
ータを表している。第2図(b)は通常モードでの画素
データの書き込み/読み込みの様子を示している。第2
図(C2)は90度回転モードでの画素データの書き込
み・′読み込みの様子を示している。第2図1′b)と
第2図(C)における矢印(イ)はラスタスキャンの走
査の方向を示し、矢印(ロ)は各デバイスからの画素の
読み出し方法の概念を示している。このように、通常お
よび90度回転モートのとちらのラスタスキャン方向に
対しても連続する画素データ同志を、必ず異なったデバ
イスに配置するようにアドレスおよびデータバスに刻し
て演算を行い、画素データを分散させているため、それ
らの連続する画素データをどちらのモードにおいても同
時にデータバス上にのせることができるという利点を有
する。また、上記実施例においては、メモリ装置】、ア
ドレスバス演算装置4およびデータバス5を、外部装置
からは通常のメモリ装置として扱うことができるため、
非常に汎用性が高い。
Next, the calculation method in the address bus calculation device 4 and the data bus calculation device 5 will be explained with reference to FIG. Generally, the number of data buses is often 8 to 32, but in this embodiment, the number of data buses is set to 4 for simplicity. Second
Figure (a) shows the physical arrangement of raster scan data and respective pixel data in the memory device 1, and shows how addresses and data are calculated when writing/reading pixel data. The parts surrounded by rectangles represent individual devices of the memory device 1, and AP represents pixel data. FIG. 2(b) shows how pixel data is written/read in the normal mode. Second
Figure (C2) shows how pixel data is written and read in the 90 degree rotation mode. The arrow (a) in FIG. 2 1'b) and FIG. 2(C) indicates the scanning direction of raster scan, and the arrow (b) indicates the concept of the method of reading pixels from each device. In this way, continuous pixel data in both the normal and 90-degree rotation mode raster scan directions are written on the address and data bus and calculated so that they are always placed in different devices. Since the data is distributed, it has the advantage that consecutive pixel data can be placed on the data bus simultaneously in either mode. Furthermore, in the above embodiment, the memory device], the address bus arithmetic unit 4, and the data bus 5 can be treated as normal memory devices from an external device.
Very versatile.

発明の効果 本発明は上記説明より明らかなように、アドレスおよび
データバスに対して演算を施し、通常および90度回転
モードのどちらのラスタスキャン方向に対しても連続す
る画素データを異なったデバイスに配置するようにした
ものであり、通常および90度回転させた状態のどちら
の場合においても瞬時に画素データの書き込み/読み出
しを行うことができるという効果を有する。
Effects of the Invention As is clear from the above description, the present invention performs arithmetic operations on address and data buses, and transfers continuous pixel data to different devices in both raster scan directions in normal and 90 degree rotation modes. This arrangement has the effect that pixel data can be instantaneously written/read both in the normal state and in the state rotated by 90 degrees.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における記憶装置の構成を示
すブロック図、第2図は同実施例におけるアドレスバス
およびデータバスの演算方法を示す概念図、第3図は従
来の記憶装置の構成を示すブロック図である。 1・・・・・・メモリ装置、2・・・・・・表示制御装
置、4・・・・・・アドレスバス演算装置、5・・・・
・・データバス演算装置。 代理人の氏名 弁理士小鍜治明 ほか28第 図 第 図 <(G 第 図
FIG. 1 is a block diagram showing the configuration of a storage device according to an embodiment of the present invention, FIG. 2 is a conceptual diagram showing an operation method for an address bus and a data bus in the same embodiment, and FIG. FIG. 2 is a block diagram showing the configuration. 1...Memory device, 2...Display control device, 4...Address bus calculation device, 5...
...Data bus arithmetic unit. Name of agent: Patent attorney Haruaki Ogata et al.

Claims (2)

【特許請求の範囲】[Claims] (1)データバスに対応した複数のメモリデバイスを有
するメモリ装置と、 前記メモリ装置の記憶内容をラスタスキャン表示する表
示制御装置と、 前記表示制御装置からのアドレスにしたがい動作モード
に応じた演算を行い、前記メモリ装置にアドレス信号を
出力するアドレスバス演算装置と、 前記アドレスバス演算装置のアドレス信号にしたがい前
記メモリ装置から出力されるデータを、前記動作モード
に応じた演算を行い、データ信号を出力するデータバス
演算装置とを具備し、 前記メモリ装置の記憶データ配置が、前記表示制御装置
によるラスタスキャンの一走査における同時読み出しの
複数画素データが前記複数のメモリデバイスの異なるデ
バイスに記憶されているとともに、前記データ信号が前
記表示制御装置によりラスタスキャン表示されるように
してなる記憶装置。
(1) A memory device having a plurality of memory devices compatible with a data bus, a display control device that displays the stored contents of the memory device in a raster scan manner, and an operation according to an operation mode according to an address from the display control device. an address bus arithmetic device that performs an operation and outputs an address signal to the memory device; and an address bus arithmetic device that performs an arithmetic operation on the data output from the memory device according to the address signal of the address bus arithmetic device in accordance with the operation mode, and outputs the data signal. a data bus arithmetic unit that outputs data, and the storage data arrangement of the memory device is such that a plurality of pixel data read simultaneously in one raster scan by the display control device are stored in different devices of the plurality of memory devices. and the data signal is displayed in a raster scan manner by the display control device.
(2)表示制御装置が、ラスタスキャン方向が90度異
なる二つの動作モードを有する請求項1記載の記憶装置
(2) The storage device according to claim 1, wherein the display control device has two operation modes in which raster scan directions differ by 90 degrees.
JP2281160A 1990-10-18 1990-10-18 Storage device Pending JPH04153846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2281160A JPH04153846A (en) 1990-10-18 1990-10-18 Storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2281160A JPH04153846A (en) 1990-10-18 1990-10-18 Storage device

Publications (1)

Publication Number Publication Date
JPH04153846A true JPH04153846A (en) 1992-05-27

Family

ID=17635195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2281160A Pending JPH04153846A (en) 1990-10-18 1990-10-18 Storage device

Country Status (1)

Country Link
JP (1) JPH04153846A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096312B2 (en) 2002-03-20 2006-08-22 Seiko Epson Corporation Data transfer device and method for multidimensional memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096312B2 (en) 2002-03-20 2006-08-22 Seiko Epson Corporation Data transfer device and method for multidimensional memory

Similar Documents

Publication Publication Date Title
US4903217A (en) Frame buffer architecture capable of accessing a pixel aligned M by N array of pixels on the screen of an attached monitor
JPH077260B2 (en) Image data rotation processing apparatus and method thereof
JPH0323917B2 (en)
EP0677193A1 (en) Method and apparatus for providing fast multicolor storage in a frame buffer
JPH04153846A (en) Storage device
EP0677192B1 (en) Multiple block mode operations in a frame buffer system designed for windowing operations
JPS62271184A (en) Access system for picture memory
JPH0740242B2 (en) Data transfer method
JPH10105454A (en) Multi-port memory and display system provided with the same
JP2989193B2 (en) Image memory interleaved input / output circuit
JP2735058B2 (en) Video display memory
JPH0736772A (en) Device and method for fast bit map access control
JPS6330985A (en) Straight line drawing system
JP3427586B2 (en) Data processing device and storage device
JP2737154B2 (en) Image enlargement display circuit
SU1709385A1 (en) Video signal generator
JPH0695272B2 (en) Image display device
JPS61273675A (en) 3-dimensional address generating circuit
JPH0677262B2 (en) Image storage device access method
GB2072387A (en) Method and apparatus for memory address modification in digital systems
JPH01246630A (en) Data access device
JPH036510B2 (en)
JPH0668243A (en) Image input device
JPS62174882A (en) Graphics video ram control circuit
JPH07306805A (en) Image memory device