JPS6240835A - Ｐｃｍ信号の折返し回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＰＣＭ信号の折返しにおいて。

切替えスイッチによって多重ｐｃｉ１１チャンネル信号
に遅延を与えてフレームパルスに対する相対位置を変え
ることによし、 折返した音声帯域信号が異なったチャンネルに戻るよう
にしたものである。

〔産業上の利用分野〕

本発明はＰＣＭ信号の折返し回路の改良に関するもので
ある。

１８号の折返し試験においては、チャンネル信号をＰＣ
Ｍ多電変換群において折返し、電話機により試験の行え
ることが望ましい。

〔従来の技術〕

従来のＰＣＭ多電変換群における折返し回路では。

成るチャンネルから送出された音声弗酸信号は折返しの
結果それと同一のチャンネルに戻るように構成されてい
る。第４図はかかる折返し回路をブロック構成図にて示
す。

１はｐｃｉ多市多装化装置はＰＣＭ分離装置、３は折返
し切替回路である。

チャンネル１６号はｊｍｍ待時多重化装置１により多ｆ
ｉＰｃＭ　信号に変換され、ＰＣＭ　Ｓ端子から送出さ
れる。

この送出信号は折返し切替回路３へも接続されている。

今１Ｂ端ｒから折返し切替えｔｈ令がｌｊえられると１
通窩、受信端イＰＣＭ　Ｒから受信されている信号に替
わり、送信信号が回路３を介し分離装置２へ接続され、
復号されたチャンネル信号が受信される。

かかる折返し回路が交換機に接続され′（いるときは、
電話機側にてハウリング状態を４１．シることがある。

〔発明が解決しようとする問題点〕

１−述のようなハウリング現象を伴うと、ｍ詰機を使用
して試験を行うことが不ロ１能となるので。

この欠点を解決しなくてはならない。

〔問題点を解決するための手段〕

上記の問題点は。

ｐヒツト構成のｎ（固のチャンネルと−・（固のフレー
ムパルスをもつＰＣＭ多街信号につき。

フレームパルスはピノ１−遅延無く折返し。

各チャンネル信号はｒｎ　ｘ　ｐピノＩ−遅延にて［１
一つ１＆　ＪＭ　ｍ個のチャンネルについては更にフレ
ームパルスのピノ１−数を加えたビット数余分に遅延さ
一ロる１段を備えてなる。

本発明のＰＣＭ信号の折返し回路によって解決される。

〔作用〕

本発明によれば、第１図の原理図に示すように。

多電化装置ｆ１から送られたｐビット構成のｎ１ｌｌの
チャンネルと−（固のフレームパルスをもつＰＣＭ多電
信号は、フレームパルスはビット遅延無く折返し、　　
各チャンネル信号はｍ　Ｘ　ｐビット遅延にて１１つ後
尾ｍｌＷのチャンネルについては更にフレームパルスの
ビット数を加えたビット数余分に遅延さセる信号遅延切
替手段１０によし、 フレーム中のビット数に変化を起こさず、フレームパル
スを任意の隣合う２個のＰＣＭチャンネル信号の間へ移
動させ、これを折返し切替回路３を介し分離装置２へ送
り返すことにより折返し信号を送出時と異なる任意のチ
ャンネルに戻すことを可能にする。

〔実施例〕

図示実施例に従い本発明の詳細を置体的に説明する。

第２図は本発明の信号折返し回路の一実施例のブロック
回路図で、第３図は多電ＰＣＭ信号の折返しタイムチャ
ートを示す。

図において、多電化ＰＣＭ信号は２４チヤンネル（ロー
２４）、各チャンネルは８ピノｌ構成で（ｐ−８）、フ
レームパルスとしてｌピッ１パルス（ｑ−１）をもつも
のとする。またチャンネル遅延量は１チャンネル分（ｍ
−１）とする。

本発明により折返し回路は、信号切替回路４゜信号切替
制御回路５．８ヒツトシフトレジスタ６゜９ビツトシフ
トレジスタ７を備える。

その他、第４図と同一部分は同し番号にで示す。

多電化ＰＣＭ信号は３個のｉ￥路に分岐され一ζ信号切
替回路４へ与えられる。

信号切替回路４へは第３図ａ、ｂ、ｃに示すように、ビ
ット遅延の無いＣ信号、８ビツト遅延されたｂ信号、並
びに９ビツト遅延されたＣ信号が与えられる。

信号切替制御回路５は入力のフレームパルスＦＰとクロ
ック信号Ｃ１、Ｋから切替制御信号をつくし、この信号
により信号切替回路４を制御してａ、ｂ。

Ｃの信号からｄに示ずようなＰＣＭ多甫多倍化信号成す
る。

折返し切替回路３は１、Ｂ信号が与えられた場合。

送信信号を分離装置２へ折り返す。

このとき、折返される信号ｄはフレームパルスＦの位置
が第２３チヤンネルと第２４チヤンネルの間に移動され
る。従って第１チヤンネルから送り出された信号は第２
チヤンネルにて受信され、また第１チヤンネルには第２
４チヤンネルの信号が受信される。

この際フレーム内のピッ１−数は、折返しの前後におい
て同一であり、チャンネル構成ビット数にも変化を生し
ることがない。

（発明の効果〕 本発明によれば、チャンネルの入れ換えカ行われるので
、電話機による折返し試験の際にハウリングの発生がな
く、試験の実施を容易にすることが出来、その作用効果
は極めて大きい。

【図面の簡単な説明】

第１図は本発明の信号折返し回路の原理図。 第２図は本発明の信号折返し回路の一実施例のブロック
回路図。 第３図は多重ＰＣＭ信号の折返しタイムチャート。 第４図は従来の折返し回路のブロック構成図を示す。 図において１ １はＰＣＭ多重化装置。 ２はＰＣＭ分離装置。 ３は折返し切替回路。 ４は信号切替回路。 ５は信号切替制御回路。 ６は８ビツトシフトレジスタ。 ７は９ビツトシフトレジスタ。 １０は信号遅延切替手段を示す。 Ａ（纂明の信号折涙し回路Ｊｌ犀口 憤　１　間

Claims (2)

【特許請求の範囲】
1. （１）ｐビット構成のｎ個のチャンネルと一個のｑビッ
   ト構成のフレームパルスをもつＰＣＭ多重信号につき、 フレームパルスはビット遅延無く折返し、 各チャンネル信号はｍ×ｐビット遅延にて且つ後尾ｍ個
   のチャンネルについては更にフレームパルスのビット数
   を加えたビット数余分に遅延させる信号遅延切替手段（
   １０）を備えてなることを特徴とするＰＣＭ信号の折返
   し回路。
2. （２）ｐビット構成のｎ個のチャンネルと一個のｑビッ
   ト構成のフレームパルスをもつＰＣＭ多重信号につき、 多重化装置（１）からの遅延のない信号とｍ×ｐビット
   シフトレジスタ（６）を介した信号とｍ×ｐ＋ｑビット
   シフトレジスタ（７）を介した信号とを切替える信号切
   替回路（４）と、 フレームパルスはビット遅延無く折返し、 各チャンネル信号はｍ×ｐビット遅延にて且つ後尾ｍ個
   のチャンネルについては更にｑビット余分に遅延させる
   よう該信号切替回路（４）を制御する信号切替回路（５
   ）と、 折返し切替指令が与えられたときに受信多重信号から信
   号切替回路（４）出力信号に切替えて分離装置（２）へ
   出力する折返し切替回路（３）とを有することを特徴と
   する特許請求の範囲第１項によるＰＣＭ信号の折返し回
   路。