JPS6240820A - 双方向性スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、時分割交換機の加入者回路装置等に用いられ
る双方向性スイッチに関するものである。

（従来の技術） 従来、このような分野の技術として、加入者回路装置に
用いられるＰＮＰＮスイッチ（サイリスタ）からなる双
方向性スイッチがある。以下、その構成を図を用いて説
明する。

第２図は従来の双方向性スイッチを含む加入者回路装置
の一構成例を示す図である。

第２図において、ｌは加入者の電話器で、この′電話器
ｌは伝送線路２，３及び双方向＋＋スイッチ（これを分
離スインチともいう）４を介して給電回路５に接続され
ている。双方向スイッチ４は、伝送線路２．３と給電回
路５との間を人、すＪするもので、伝送線路２．３側に
接続される端子−１１，１２と給電回路５側に接続され
る端１’１３．＋４とを旦えている。端子１１，１３間
には１対のＰＮＰＮスイッチ１５．１８が逆並夕１に接
続されると共に、端子１２．１４間にも１対のＰＮＰＮ
スイッチ１？、　＋８が逆並列に接続されている。

給７ｕ回路５は、第２図に示す閉回路に通話用′電力を
供給する。双方向性スイッチ４では、通常時、ＰＮＰＮ
スイッチ１５．１８がオンとなっており、電話器ｌから
給電回路５を介して他の電話器（図示せず）との通話が
行われるが、伝送線路２　、３＄に故障が発生した場合
等には、４　ＰＮＰＮスインチ１５〜＋８をオフとし、
電話器１と給′市回路５との接続を！／１離し、故障箇
所を調べ、修理が行われる。

このような加入者回路装置では、通常の通話時には図中
Ａで示す方向、即ち給電回路５、ＰＮＰＮスインチ１５
．０（送線路２、電話器１、伝送線路３、ＰＮＰＮスイ
ッチ１８、給′屯回路５に１通話用電力と１゛１声信り
からなるループ電流が流れる。

ところで、伝送線路２，３はマンホール等の共用構に設
置されることが多く、この場合、隣接して敷設された′
市力線等の影響で交ｆｌｌｔ、、：、Ａ導を受けること
がある。該伝送線路２，３にこの交流誘導電流が前述し
たループ電流より大きく重畳されると、通話電流が反転
し、ＰＮＰＮスイッチ１５．１８が力、シトオフするが
、それと同時にＰＮＰＮスインチ１８．１７が導通する
ので、第２図の方向Ｂへ′電流が流れ、通話が保持ネれ
る。

（発明が解決しようとする問題点） しかしながら、−１−記構成の双方向性スイ、ンチ４で
は、その電流・電圧特性曲線が第３図のような曲線Ａ１
であるため、ＰＮＰＮスイッチ１５．１８からＰＮＰＮ
スイッチＩｆｆ、＋７へ動作が移行するとき、交流、１
導入力値号Ｂ１が歪みを受けて出力信号Ｃ１となる。そ
のため、その出力信号Ｃ１に音声信号が重畳ごれたとき
、信号歪みが発生してＳ／Ｎ比（信号対雑比）が大幅に
劣化し、通話品質が著しく損なわれるという問題点があ
った。

本発明は、前記従来技術が持っていた問題点として、加
入者側電話器への給電電流を越える大振幅の交流誘導電
流が重畳されたときに非線形歪みが発生し、Ｓ／Ｎ特性
が劣化するという点について解決した双方向性スイッチ
を提供するものである。

（問題点を解決するための１段） 本発明は、前記問題点を解決するために、第１と第２の
端子間において信号の人、切りを行なう双方向性スイッ
チにおいて、前記第１と第２の端子間に逆直列接続され
た第１および第２のＮチャンネルＭｌ）Ｓ　）ランジス
タと、前記第１と第２の端子間に逆直列接続された第１
および第２のＰチャンネルＭＯＳトランジスタと、フォ
ース電流源から供給される定電流を−・定方向に流して
それを電圧に変換する第１と第２のバイアス回路と、シ
ンク電流源へ流す定電流を一定方向に流してそれを電圧
に変換する第３と第４のバイアス回路とを備え、しかも
第１と第２のバイアス回路の出力電圧を第１と第２のＮ
チャンネルＭＯＳ）ランジスタにそれぞれバイアスとし
て印加すると共に、第３と第４のバイアス回路の出力電
圧を第１と第２のＰチャンネルＭＯＳトランジスタにそ
れぞれバイアスとして印加するようにしたものである。

（作　用） 未発１１は、以１−のように双方向性スイッチを構成し
たので、第１．第２．第３．第４のバイアス回路は、第
１と第２の端子の電位の大小にかかわらず、第１および
第２のＮチャンネルＭＯＳトランジスタと第１および第
２のＰチャンネルＭＯ５）ランジスタとのいずれか、ま
たは両者をオン状態にするようにそれらにバイアス電圧
を印加して第１と第２の端子間をオン状態にする。これ
らのＭＯＳトランジスタは、その電流・電圧特性が直線
的であるため、第１または第２の端子に入力される信号
は歪みを受けることなく、第２または第１の端子から出
力される。したがって、前記問題点を除犬できるのであ
る。

（実施例） 第１図は、本発明の実施例を示す双方向性スイッチの回
路図である。

この双方向スイッチは、第２図の伝送線路２または３に
接続される第１の端子２１と、第２図の給電回路５に接
続される第２の端子２２とを旦えている。

第１と第２の端子２１．２２間には、逆直列接続された
第１および第２のＮチャンネルＭＯ９トランジスタ（以
下、８ＭＯ５という）　２３．２４と、逆直列された第
１および第２のＰチャンネルＭＱＳ　）ランジスタ（以
下、ＰＭＯＳという）　２５．２８とが、並列に接続さ
れている。各ＭＯ９２３〜２８のゲート・ドレイン間に
は、第１．第２．第３．第４のバイアス回路２７．２８
，２９，３０がそれぞれ接続されている。さらに、第１
および第２のバイアス回路２７．２８にはそれに一定電
流を供給するフォース電流源３１が、また第３および第
４のバイアス回路２９．３０にはそのバイアス回路２９
．３０から一定電流を引き込むシンク電流源３２が、そ
れぞれ接続されている。以下、接続状態をさらに説明す
る。

ＮＭＯＳ２３，２４およびＰｌ’１Ｏ９２５，２８は、
直線的な電流・電圧特性を有するトランジスタで、その
ドレイン・ソー子問およびドレイン書ゲート間の耐圧が
、例えば５００〜６００ｖ程度である。

第１のＮＮ（）Ｓ２３は、そのドレインが第１の端子２
１に、そのソースが自己のバックゲートに、そのゲート
がフォース電流Ｊｉｉ３１にそれぞれ接続されている。

第２のＮＭＯＳ２４は、そのソースが自己のバックゲー
トと第１のＮＭＯＳ２３のソースに、そのドレインが第
２の端子２２に、そのゲートがフォース電流源３！にそ
れぞれ接続されている。第１のＰＭＯＳ２５は、そのド
レインが第１の端子２１に、そのソースが自己のバック
ゲートに、そのゲートがシンク電流＠３２にそれぞれ接
続されている。第２のＰＭＯＳ２Ｂは、そのソー７が自
己のバックゲートと第１のＰＭＯ９２５のソースに、そ
のドレインが第２の端子に、そのゲートがシンク電流源
３２にそれぞれ接続されている。

第１と第２のバイアス回路２７．２８は、フォース電流
源３１から供給される一定電流を電圧に変換する回路で
あり、例えばダイオードと５〜ＩＯＫΩ程度の抵抗との
直列回路で構成されている。

すなわち、第１のバイアス回路２７は、第１のＮＭＯＳ
２３のゲートに順方向に接続されたダイオードＤＩと、
それと第１のＮＭＯＳ２３のドレインとの間に接続され
た抵抗Ｒ１とで構成され、第１のＮＭＯＳ２３のゲート
・ドレイン間にバイアス電圧を印加する。

このバイアス電圧は、動作時に、第２のＮＭＯＳ２４の
ゲート・ソース間バイアスとなる。第２のバイアス回路
２日は、第２のＮＭＯＳ２４．のゲートに接続された順
方向の夕゛イオードロ２と、それと第２の１ＭＯＳ２４
のドレインとの間に接続された抵抗Ｒ２とで構成され、
第２の１ＭＯＳ２４のゲート４Φドレイン間、にバイア
ス電圧を印加する。このバイアス電圧は、動作時に、第
１のＮＮ０Ｓ２３のゲート・ソース間バイアスとなる。

また、第３と第４のバイアス回路２９．３０は、フォー
ス電流源３２へ引込まれる一定電流を電圧に変換する回
路であり、例えば５〜ＩＯＫΩ程度の抵抗とダイオード
との直列回路で構成されている。

すなわち、第３のバイアス回路２９は、第１のＰに０９
２５のドレインに接続された抵抗Ｒ３と、それと第１の
ＰＭＯ９２５のゲートとの間に順方向に接続されたダイ
オードＤ３とで構成され、第１のＰＭＯ９２５のドレイ
ン・ゲート間にバイアス電圧を印加する。このバイアス
電圧は、動作時に、第２のＰＭＯ９２Ｂのゲート・ソー
ス間バイアスとなる。第４のバイアス回路３０は、第２
のＰＭＯ９２Ｂのドレインに接続された抵抗Ｒ４と、そ
れと第２のＰＭＯ９２Ｂのゲートとの間に接続されたダ
イオ−トロ４とで構成され、第２のＰに０８２Ｂのドレ
イン・ゲート間にバイアス電圧を印加する。このバイア
ス電圧は、動作時に、第１のｐＨ１ＯＳ２５のゲート自
ソース間バイアスとなる。

なお、ダイオード旧〜Ｄ４は゛、各ＮＭＯ９２３，２’
４．ＰＭＯＳ２５、２８の非駆動時において、示ｌふ第
一の端子２１．２２間、および各端子２１’、２２と各
電流源３１．３２との間の耐圧を確保するためのもので
ある。

次に、本実施例の動作について説明する。

仮に、第１の端子２１の電位をｖｌ、第２の端子２２の
電位なり２、フォース電流源３１の駆動電位をＶＮ、シ
ンク電流源３２の駆動電位なりＰとする。通常、ＶＮは
＋５ポルト程度、ｖＰは−５ボルト程度に設定され、Ｖ
Ｎ＞ＶＰであり、フォース電ｋ　鯨３１とシンク電流ｌ
；ｉ３２は同時に駆動される。従って、各電位の大小関
係は、次のように分けられる。

（ｉ）　　ＶＮ＞ＶＰ≧Ｖｌ、Ｖ２ （ｉｉ）　　Ｖｌ、Ｖ２　≧ＶＮ＞ＶＰ（ｉｉｉ）　Ｖ
Ｎ＞Ｖｌ、Ｖ２　＞ＶＰ以上°、この３通りの場合につ
いて動作を説明する。

（ｉ）の条件の場合 Ｖｌ：）　Ｖ２のとき、フォース電流源３１から第２の
端子２２に向って電流が流れ、抵抗Ｒ２に発生する電圧
が第２のＮＭＯＳ２４のゲー）−ソース間のバイアス電
圧となると共に、第１の８ＭＯＳ２３のゲート・トレイ
ン間のバイアス電圧となる。そのため第１と第２のＮに
０Ｓ２３．２４は導通する。

ｉ この際、シンク電流源３２の電位ｖＰの力が第１と第２
の端子′電位Ｖｌ、Ｖ２よりも高いが、ダイオード［］
３．［１４が逆方向になっているため、抵抗Ｒ３，Ｒ４
には電流が流れない。そのため、第１と第２のＰＭＯＳ
２５，２８にはバイアス電圧が印加されず、この第１と
第２のＰＭＯＳ２５．２６は非導通となる。

また、Ｖ２＞　Ｖｌならば、フォース電流源３１かも第
１の端子２１に向って電流が流れ、抵抗Ｒ１に発生する
電圧が第１のＮ１４Ｏ９２３のゲート・ドレイン間のバ
イアス電圧となると共に、第２のＮＭＯＳ２４のゲート
自ソース間のバイアス電圧となる。そのため、第１と第
２ＯＮに０８２３．２４は、導通する。その際、第１と
第２のＰに０３２５．２６は、Ｌ記と同様の理由により
、非導通となる。

従って、（ｉ）の条件の場合には、第１と第２の端子電
位Ｖｌ、Ｖ２の大小にかかわらず、第１と第２のＮに０
３２３．２４を介して第１と第２の端子２１．２２間が
オン状態となる。

（ｉｉ）の条件の場合 Ｖｌ＞Ｖ２ならば、第１の端子電位ｖ１の方がシンク電
流源３２の電位ｖｐよりも高いため、第１の端子２１か
ら抵抗Ｒ３及びダイオードＤ３を介してシンク電流源３
２に電流が流れる。そのため、抵抗Ｒ３の両端に電圧が
発生し、これが第１のＰＭＯＳ２５のドレイン・ゲート
間のバイアス電圧となると共に、第２のＰＭＯＳ２Ｂの
ソース・ゲート間のバイアス電圧となり、第１と第２の
ＰＭＯ５２５，２６が導通する。

その際、フォース電流源３１の電位ＶＮは第１と第２の
端子電位Ｖｌ、Ｖ２よりも低く、タイオード旧、Ｄ２が
逆方向になっているため、抵抗Ｒ１，Ｒ２にＴＬ流が流
れず、これに（ｔなうバイアス電圧も発生しないので、
第１と第２の８ＭＯＳ２３，２４は非導通となる。

また、Ｖ２＞Ｖｌならば、第２の端子電位ｖ２がシンク
電流源３２の電位ｖＰよりも高くなるので、第２の端子
２２から抵抗Ｒ４及びダイオードＤ４を介してシンク電
流源３２に電流が流れる。そのため、抵抗Ｒ４の両端に
電圧が発生し、これが第２のＰＭＯＳ２Ｂのドレイン−
ゲート間のバイアス電圧となると共に、第１のＰＭＯＳ
２５のソース・ゲート間のバイアス電圧となり、第１と
第２のＰＭＯＳ２５．２８が導通する。その際、フォー
ス電流源３１の電位は第１と第２の端子電位Ｖｌ、Ｖ２
よりも低いため、１−記と同様の理由により、第１．第
２のＮＭＯＳ２３．２４は非導通となる。

従って、（ｉｉ）の条件の場合には、電位Ｖｌ、Ｖ２の
大小にかかわらず、第１と第２のＰＭＯＳ２５，２８を
介して第１と第２の端子２１．２２間がオン状態となる
。

（ｉｉｉ）の条件の場合 Ｖｌ＞Ｖ２ならば、フォース電ｍ源３１から第２の端子
２２へ向って電流が流れると共に、第１の端子２１から
シンク電流源３２に向って＠流が流れる。そのため、抵
抗Ｒ２の両端に発生するバイアス電圧によってｉｆと第
２のＮＭＯＳ２３．２４が導通すると共に、抵抗Ｒ３の
両端に発生ずるバイアス電圧によって第１と第２のＰＭ
Ｏ５２５，２６が導通ずる。

Ｖ２＞Ｖｌならば、フォース電流源３１から第１の端子
２１へ、第２の端子２２からシンク電ｙｉｔｓ３２へ、
それぞれ電流が流れ、抵抗Ｒ１により発生するバイアス
ミ圧で第１と第２のＮＭＯＳ２３．２４が導通すると共
に、抵抗Ｒ４により発生するバイアス電圧で第１と第２
のＰＭＯ９２５，２８が導通する。

従って、（ｉｉｉ）の条件の場合には、第１と第２の端
子電位Ｖｌ、Ｖ２の大小にかかわらず。

ＮＭＯＳ２３．２４及びＰＭＯＳ２５．２Ｅｔによって
第１と第２の端子２１．２２間がオン状態となる。

なお、第１と第２の端子２１．２２間をオフ状態にする
には、フォース電流源３１及びシンク電流源３２の駆動
を停止すればよい。

第４図は、第１図のＮＭＯＳ２３．２４及びＰＭＯＳ２
５，２Ｂ−の電流・電圧特性を示すもので、同図に示さ
れるようにその電流・電圧特性曲線Ａ２は直線となる。

そのため、交ｖ！、誘導電ｆｌｔＢ２は歪みを受けずに
、出力電流Ｃ２として出力される。

而して本実施例では、次のような利点を有する。

ＮＭＯＳ２３．２４とＰＭＯＳ２５，２８とをコンプリ
メンタリ接続することによって、第１と第２の端子２１
．２２の電位Ｖｌ、Ｖ２に影響されず、スイッチ動作を
行うことができる。このスイッチの電流・電圧特性は直
線的であり、しかも第１のＮＭＯＳ２３およびＰＭＯＳ
２５と第２のＮＭＯＳ２４およびＰＭＯＳ２Ｅｉとを縦
続接続して双方向の耐圧を増すようにしたので、大振幅
の交流誘導電流が入力されても、歪みを受けることなく
出力できる。そのため、この双方向性スイッチを、時分
割交換機における加入者回路装置の分離スイッチに用い
れば、Ｓ／Ｎ　特性劣化を皆無とすることができ、従っ
て大振幅交流誘導耐量を有する全固体化加入者回路装置
の実現が可能となる。

なお、本実施例による双方向性スイッチは、加入者回路
装置の分離スイッチだけに利用されるものではなく、そ
れ以外にも利用可能である。また、バイアス回路２７〜
３０は、抵抗Ｒ１〜Ｒ４及びダイオードＤＩ−０４以外
の回路で構成することも可能である。

（発明の効果） 以」−詳細に説明したように、本発明によれば、第１お
よび第２のＮＭＯＳを逆直列接続すると共に、第１およ
び第２のＰＭＯＳを逆直列接続し、これら両回路を第１
と第２の端子間に並列接続し、第１゜第２．第３．第４
のバイアス回路で前記各ＮＭＯＳ、ＰＭＯＳをそれぞれ
オン、オフするようにしたので、第１と第２の端子電位
の影響を受けることなく、直線的な電流・電圧特性を持
ったスイッチ動作を行なうことができ、これによって入
力信号に対して出力信号の歪みを除去でき、Ｓ／Ｎ　ｅ
性の劣化等を回避できる。

【図面の簡単な説明】

第１図は本発明の実施例を示す双方向性スイッチの回路
図、第２図は従来の双方向性スイッチを説明するための
回路図、第３図は第２図の回路図の電流・電圧特性図、
第４図は第１図の回路の電流争電圧特性図である。 ２１．２２・・・・・・第１と第２の端子、２３．２４
・・・・・・第１と第２のＮＭＯＳ、２５．２８・・・
・・・第１と第２のＰＭＯＳ、２７．２８，２９．３０
・・・・・・第１．第２．第３゜第４のバイアス回路、
３１・・・・・・フォース電流源。 ３２・・・・・・シンク電流源、旧〜Ｄ４・・・・・・
ダイオード、ＲＩＮＲ４・・・・・・抵抗。 出願人代理人　　　柿　　木　　恭　　成第３図 ”１□ Ｖ ■

Claims (1)

1. 【特許請求の範囲】 １、第１と第２の端子間に逆直列接続された第１および
   第２のＮチャンネルＭＯＳトランジスタと、 前記第１と第２の端子間に逆直列接続された第１および
   第２のＰチャンネルＭＯＳトランジスタと、 フォース電流源から供給される定電流を一定方向に流し
   てそれを電圧に変換し、この電圧を前記第１と第２のＮ
   チャンネルＭＯＳトランジスタにそれぞれバイアスとし
   て印加する第１と第２のバイアス回路と、 シンク電流へ流す定電流を一定方向に流してそれを電圧
   に変換し、この電圧を前記第１と第２のＰチャンネルＭ
   ＯＳトランジスタにそれぞれバイアスとして印加する第
   ３と第４のバイアス回路とを、 備えたことを特徴とする双方向性スイッチ。 ２、前記第１、第２、第３および第４のバイアス回路は
   、順方向のダイオードと抵抗との直列回路で構成された
   特許請求の範囲第１項記載の双方向性スイッチ。