JPS6240075A - Ｐｌｌ及びそれを用いたモ−タコントロ−ラ - Google Patents
Ｐｌｌ及びそれを用いたモ−タコントロ−ラInfo
- Publication number
- JPS6240075A JPS6240075A JP60176872A JP17687285A JPS6240075A JP S6240075 A JPS6240075 A JP S6240075A JP 60176872 A JP60176872 A JP 60176872A JP 17687285 A JP17687285 A JP 17687285A JP S6240075 A JPS6240075 A JP S6240075A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- counter
- reference frequency
- pulse
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はＰＬＬ （Ｐｈａｓｅ １−ｏｃｋｅｄ
１ｏｏｐ ）及びそれを用いたモータコントローラに
関し、特にディジタルＰＬＬを用いてモータの速度制御
を行なうＰＬＬモータコントローラに関する。
１ｏｏｐ ）及びそれを用いたモータコントローラに
関し、特にディジタルＰＬＬを用いてモータの速度制御
を行なうＰＬＬモータコントローラに関する。
［発明の技術的前頭とその問題点］
従来、この種のＰＬＬモータコントローラにあっては、
例えば第４図に示す米国モトローラ社製のＴＬＬ位相検
波器（商品名ＭＣ−４０４４）において、設定すべきモ
ータの回転速度に対応する５９周波数のクロック（以下
Ｉｌｌパルスという）と、モータの回転速度対応したタ
イミングのクロック（以下Ｆ Ｊパルスという）とをそ
れぞれ端子Ｒと同Ｖとで受けて、一種のＰＷＭ （ｐｕ
ｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）波形
で２値の誤差信号が端子Ｕ又は同りから出力されると、
これがチャージポンプでアナログ最に変換され、更に積
分器で平滑化されてモータ駆動系へ送出されるように構
成される。
例えば第４図に示す米国モトローラ社製のＴＬＬ位相検
波器（商品名ＭＣ−４０４４）において、設定すべきモ
ータの回転速度に対応する５９周波数のクロック（以下
Ｉｌｌパルスという）と、モータの回転速度対応したタ
イミングのクロック（以下Ｆ Ｊパルスという）とをそ
れぞれ端子Ｒと同Ｖとで受けて、一種のＰＷＭ （ｐｕ
ｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）波形
で２値の誤差信号が端子Ｕ又は同りから出力されると、
これがチャージポンプでアナログ最に変換され、更に積
分器で平滑化されてモータ駆動系へ送出されるように構
成される。
このような構成にあっては、チャージポンプや積分器の
ＣＲ定数のため、アナログ変換された誤差信号にはルー
プディレィが加わり、その為、特にモータが軽負荷であ
ったり、低イナーシヤであるとぎに、モータを設定すべ
き回転速度に応答性良く制剖することが難しく、また、
位相対電圧比（Ｐ／Ｖ比）のゲイン制御も難しかった。
ＣＲ定数のため、アナログ変換された誤差信号にはルー
プディレィが加わり、その為、特にモータが軽負荷であ
ったり、低イナーシヤであるとぎに、モータを設定すべ
き回転速度に応答性良く制剖することが難しく、また、
位相対電圧比（Ｐ／Ｖ比）のゲイン制御も難しかった。
しかも、ＰＬＬ回路の中にＣＲ定数が含まれている場合
には、当該ＰＬＬ回路はモノリシックＩＣ化することに
適さない。
には、当該ＰＬＬ回路はモノリシックＩＣ化することに
適さない。
［発明の目的］
この発明は、上記に鑑みてなされたものであり、その目
的は、ＣＲ定数を含む手段が除去された集積化に適した
ディジタルＰＬＬを提供し、かつ、これを用いたＰＬＬ
モータコン１−ローラを提供することにある。
的は、ＣＲ定数を含む手段が除去された集積化に適した
ディジタルＰＬＬを提供し、かつ、これを用いたＰＬＬ
モータコン１−ローラを提供することにある。
［発明の概要］
上記の目的を達成するため、この発明のＰＬＬは、設定
すべき基準周波数でフリーランされるカウンタと、比較
入力信号となるサンプリングパルスを発生するパルス発
生器と、前記サンプリングパルスが前記基準周波数の入
力信号に引込まれる条件の中にあるときに、前記サンプ
リングパルスの送出タイミングで前記カウンタに示され
る状態のディジタル情報をラッチするラッチ回路と、ラ
ッチされた前記カウンタに示される状態のディジタル情
報をアナログ変換するＤ／Ａコンバータとを含むことを
特徴とする。
すべき基準周波数でフリーランされるカウンタと、比較
入力信号となるサンプリングパルスを発生するパルス発
生器と、前記サンプリングパルスが前記基準周波数の入
力信号に引込まれる条件の中にあるときに、前記サンプ
リングパルスの送出タイミングで前記カウンタに示され
る状態のディジタル情報をラッチするラッチ回路と、ラ
ッチされた前記カウンタに示される状態のディジタル情
報をアナログ変換するＤ／Ａコンバータとを含むことを
特徴とする。
また、この発明のＰ Ｌ Ｌモータコントローラは、設
定すべきモータの回転速度に対応する基準周波数でフリ
ーランされるカウンタと、前記モータの実際の回転速度
に応答したタイミングでサンプリングパルスを発生する
パルス発生器と、前記サンプリングパルスが前記基準周
波数の入力信号に引込まれる条件の巾にあるときに、前
記サンプリングパルスの送出タイミングで前記カウンタ
に示される状態をラッチするラッチ回路と、ラッチされ
た前記カウンタに示される状態のディジタル情報をアナ
ログ変換するＤ／Ａコンバータとを含む、モータの回転
速度制御系を構成したことを特徴とする。
定すべきモータの回転速度に対応する基準周波数でフリ
ーランされるカウンタと、前記モータの実際の回転速度
に応答したタイミングでサンプリングパルスを発生する
パルス発生器と、前記サンプリングパルスが前記基準周
波数の入力信号に引込まれる条件の巾にあるときに、前
記サンプリングパルスの送出タイミングで前記カウンタ
に示される状態をラッチするラッチ回路と、ラッチされ
た前記カウンタに示される状態のディジタル情報をアナ
ログ変換するＤ／Ａコンバータとを含む、モータの回転
速度制御系を構成したことを特徴とする。
［発明の効果］
上述したような本発明のＰＩＬが適用されたモータコン
トローラであれば、基準クロックと「Ｊクロックから直
接的にモータ駆動系へ加える直流電圧を得ることができ
るので、ＣＲ定数を含む手段が不要であるディジタルＰ
ＬＬが構成される。
トローラであれば、基準クロックと「Ｊクロックから直
接的にモータ駆動系へ加える直流電圧を得ることができ
るので、ＣＲ定数を含む手段が不要であるディジタルＰ
ＬＬが構成される。
従って、本発明のＰＬＬモータコントローラは、Ｐ Ｌ
１回路に対して、完全モア１リシツクＩＣ化を達成す
ることができるものであり、またグループディレィが無
いので、いかなる負荷及びイナーシャのモータに使用し
ても、モータを設定すべき回転速度に応答性良く制御す
ることができる。
１回路に対して、完全モア１リシツクＩＣ化を達成す
ることができるものであり、またグループディレィが無
いので、いかなる負荷及びイナーシャのモータに使用し
ても、モータを設定すべき回転速度に応答性良く制御す
ることができる。
また、ＰＬＬ回路におけるＰＶゲインの分解能及びその
精度は、カウンタおよびＤ／Ａコンバータによって適宜
自由にコントロールすることができる。
精度は、カウンタおよびＤ／Ａコンバータによって適宜
自由にコントロールすることができる。
［発明の実施例］
第１図は、この発明が適用されたＰＬＬモータコントロ
ーラの概略構成を示すブロック図である。
ーラの概略構成を示すブロック図である。
この発明が適用されたＰＬＬモータコントローラにあっ
ては、基準周波数発振器１から設定すべきモータの回転
数に対応する基準周波数のパルス（以下基準パルスとい
う）が出力される。カウンタ３は、基準周波数発振器１
からの基準パルスを受けて、その基準周波数でフリーラ
ンされる。
ては、基準周波数発振器１から設定すべきモータの回転
数に対応する基準周波数のパルス（以下基準パルスとい
う）が出力される。カウンタ３は、基準周波数発振器１
からの基準パルスを受けて、その基準周波数でフリーラ
ンされる。
一方、パルス発生器５では、モータ駆動系１１からモー
タの実際の回転数に比例したピックアップ信号を受けて
、モータの実際の回転速度に応答したタイミングでＦＧ
パルスが発生される。このＦＧパルスがＰＬＬの比較入
力信号となる。
タの実際の回転数に比例したピックアップ信号を受けて
、モータの実際の回転速度に応答したタイミングでＦＧ
パルスが発生される。このＦＧパルスがＰＬＬの比較入
力信号となる。
こうしてパルス発生器５から発生されたＦＧバルスがラ
ッチ回路７に加えられると、ラッチ回路７においては、
ＦＧパルスが基準周波数に引込まれる条件にあるとぎ、
ＦＧパルスの送出タイミングで、カウンタ３に示される
状態がラッチされる。
ッチ回路７に加えられると、ラッチ回路７においては、
ＦＧパルスが基準周波数に引込まれる条件にあるとぎ、
ＦＧパルスの送出タイミングで、カウンタ３に示される
状態がラッチされる。
同時に、ラッチされたカウンタ３に示される状態のディ
ジタル情報がＤ／Ａコンバータ９においてアナログ変換
されて誤差信号として、モータ駆動系１１へ送出される
。
ジタル情報がＤ／Ａコンバータ９においてアナログ変換
されて誤差信号として、モータ駆動系１１へ送出される
。
すなわら、カウンタ３と、パルス回路５と、ラッチ回路
７と、Ｄ／Ａコンバータつとにより−、基準周波数を中
心としてマイナスπの遅れ位置からプラスπの進み位相
までの間において、基準パルスとＦＧパルスの位相差に
対応した直流電圧を、第２図に示すように１募るもので
ある。なお、第２図は位相差ＯＬ：１′）場合を示して
いる。
７と、Ｄ／Ａコンバータつとにより−、基準周波数を中
心としてマイナスπの遅れ位置からプラスπの進み位相
までの間において、基準パルスとＦＧパルスの位相差に
対応した直流電圧を、第２図に示すように１募るもので
ある。なお、第２図は位相差ＯＬ：１′）場合を示して
いる。
モータ駆動系では、入力された誤差信号に基づいて、設
定された回転速度でモータが回転するように、モータを
駆動調整することになる。このモータ駆動系１１からは
、前述したようにピックアップ信号がパルス発生器５へ
送出されるから、パルス発生器５のＦＧパルスの送出タ
イミングが、基準パルスの送出タイミングと一致する方
向に変化される。
定された回転速度でモータが回転するように、モータを
駆動調整することになる。このモータ駆動系１１からは
、前述したようにピックアップ信号がパルス発生器５へ
送出されるから、パルス発生器５のＦＧパルスの送出タ
イミングが、基準パルスの送出タイミングと一致する方
向に変化される。
この発明の一実施例にあっては、第３図に示すように、
カウンタ３には、８段のＴフリップフロップ３１が設け
られており、各段のＴフリップフロップ３１では、例え
ば８ビツトで基準周波数がフリーランされる。そして、
各段毎に、リセット出力が対応するナントゲート３３の
一方の入力端子に加わる。
カウンタ３には、８段のＴフリップフロップ３１が設け
られており、各段のＴフリップフロップ３１では、例え
ば８ビツトで基準周波数がフリーランされる。そして、
各段毎に、リセット出力が対応するナントゲート３３の
一方の入力端子に加わる。
パルス発生器５には、４段のＤフリップフロップ５１が
設けられており、アンプ１３にｄ３いて増幅されたモー
タ駆動系１１からのピックアップ信号を受けて、ＦＧパ
ルスが発生されると共に、システムリセット信号ＳＲお
よび信号０ＶＥＲが発生される。
設けられており、アンプ１３にｄ３いて増幅されたモー
タ駆動系１１からのピックアップ信号を受けて、ＦＧパ
ルスが発生されると共に、システムリセット信号ＳＲお
よび信号０ＶＥＲが発生される。
ラッチ回路７には、８段のＤフリップフロップ７１が設
けれており、各Ｄフリップフロップ７１のＣＫ端子でＦ
Ｇパルスを受ける。また、各Ｄフリップフロップ７１の
Ｄ端子には、カウンタ３の対応する各ナントゲート３３
の出力端子と接続されているから、その各ナンドゲ−１
へ３３の他方の入力端子が接続されているＦＶコンバー
タ１５に、基準周波数に対応した電圧が生じている際、
ＦＧパルスの送出タイミングでカウンタ５に示される状
態の８ビツトのディジタル情報がナントゲート３３を介
してＤフリップ７０ツブ５１のＤ端子に加わり、そのＤ
フリップフロップ７１でラッチされて、そのオワゲート
７３からＤ／Ａコンバータ９へ送出される。
けれており、各Ｄフリップフロップ７１のＣＫ端子でＦ
Ｇパルスを受ける。また、各Ｄフリップフロップ７１の
Ｄ端子には、カウンタ３の対応する各ナントゲート３３
の出力端子と接続されているから、その各ナンドゲ−１
へ３３の他方の入力端子が接続されているＦＶコンバー
タ１５に、基準周波数に対応した電圧が生じている際、
ＦＧパルスの送出タイミングでカウンタ５に示される状
態の８ビツトのディジタル情報がナントゲート３３を介
してＤフリップ７０ツブ５１のＤ端子に加わり、そのＤ
フリップフロップ７１でラッチされて、そのオワゲート
７３からＤ／Ａコンバータ９へ送出される。
Ｄ／Ａコンバータ９は、８段のラダー抵抗９１からなり
、ラッチ回路７でラッチされた８ビツトのディジタル情
報がラダー抵抗９１により直接的にアナログ変換される
。
、ラッチ回路７でラッチされた８ビツトのディジタル情
報がラダー抵抗９１により直接的にアナログ変換される
。
このアナログ変換された誤差信号は、比較的高抵抗のラ
ダー抵抗９１で得られるから、インピーダンス整合のた
めバッファアンプ１７を介してモータ駆動系１１へ送出
される。なお、ＦＶコンバータ１５の出力もインピーダ
ンス整合用のバッファアンプ１９を介してモータ駆動系
１１へ送出される。
ダー抵抗９１で得られるから、インピーダンス整合のた
めバッファアンプ１７を介してモータ駆動系１１へ送出
される。なお、ＦＶコンバータ１５の出力もインピーダ
ンス整合用のバッファアンプ１９を介してモータ駆動系
１１へ送出される。
こうして、モータ駆動系１１では、モータの回転速度が
調整される。
調整される。
そして、モータ駆動系１１ではモータの回転数を例えば
光学的又は磁気的に監視してＪ５す、これによりピック
アップ信号が得られる。このピックアップ信号がアンプ
１３で増幅されて続くパルス発生器５に加わり、このパ
ルス発生器５からＦＧパルスがラッチ回路へ加わること
になる。
光学的又は磁気的に監視してＪ５す、これによりピック
アップ信号が得られる。このピックアップ信号がアンプ
１３で増幅されて続くパルス発生器５に加わり、このパ
ルス発生器５からＦＧパルスがラッチ回路へ加わること
になる。
第１図は、この発明が適用されたＰＬＬモータコントロ
ーラの概略構成を示すブロック図、第２図は位相差対誤
差信号の特性説明図、第３図は、この発明の一実施例の
要部構成を示す詳細結線図、第４図は、従来例の説明図
である。 １・・・基準周波数発掘器 ３・・・カウンタ５
・・・パルス発生器 ７・・・ラッチ回路９
・・・Ｄ／Ａコンバータ 第１図 第２図 第４図
ーラの概略構成を示すブロック図、第２図は位相差対誤
差信号の特性説明図、第３図は、この発明の一実施例の
要部構成を示す詳細結線図、第４図は、従来例の説明図
である。 １・・・基準周波数発掘器 ３・・・カウンタ５
・・・パルス発生器 ７・・・ラッチ回路９
・・・Ｄ／Ａコンバータ 第１図 第２図 第４図
Claims (2)
- （１）基準周波数でフリーランされるカウンタと、比較
入力信号となるサンプリングパルスを発生するパルス発
生器と、前記サンプリングパルスが前記基準周波数の入
力信号に引込まれる条件の中にあるときに、前記サンプ
リングパルスの送出タイミングで前記カウンタに示され
る状態のディジタル情報をラッチするラッチ回路と、ラ
ッチされた前記カウンタに示される状態のディジタル情
報をアナログ変換するＤ／Ａコンバータとを含むことを
特徴とするＰＬＬ。 - （２）設定すべきモータの回転速度に対応する基準周波
数でフリーランされるカウンタと、前記モータの実際の
回転速度に応答したタイミングでサンプリングパルスを
発生するパルス発生器と、前記サンプリングパルスが前
記基準周波数の入力信号に引込まれる条件の中にあると
きに、前記サンプリングパルスの送出タイミングで前記
カウンタに示される状態のティジタル情報をラッチする
ラッチ回路と、ラッチされた前記カウンタに示される状
態のティジタル情報をアナログ変換するＤ／Ａコンバー
タとを含む、モータの回転速度制御系を構成したことを
特徴とするＰＬＬモータコントローラ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176872A JPS6240075A (ja) | 1985-08-13 | 1985-08-13 | Ｐｌｌ及びそれを用いたモ−タコントロ−ラ |
| US06/896,151 US4739237A (en) | 1985-08-13 | 1986-08-13 | PLL motor controller |
| EP86111214A EP0212566A1 (en) | 1985-08-13 | 1986-08-13 | Phase locked loop motor controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176872A JPS6240075A (ja) | 1985-08-13 | 1985-08-13 | Ｐｌｌ及びそれを用いたモ−タコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6240075A true JPS6240075A (ja) | 1987-02-21 |
Family
ID=16021262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176872A Pending JPS6240075A (ja) | 1985-08-13 | 1985-08-13 | Ｐｌｌ及びそれを用いたモ−タコントロ−ラ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4739237A (ja) |
| EP (1) | EP0212566A1 (ja) |
| JP (1) | JPS6240075A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303408A (ja) * | 1987-06-03 | 1988-12-12 | Pioneer Electronic Corp | 誤差検出回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63159932U (ja) * | 1987-04-09 | 1988-10-19 | ||
| US5293445A (en) * | 1992-05-29 | 1994-03-08 | Sgs-Thomson Microelecetronics, Inc. | AGC with non-linear gain for PLL circuits |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953417B2 (ja) * | 1981-10-26 | 1984-12-25 | 株式会社エフエムバルブ製作所 | 便器の水洗装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4002962A (en) * | 1973-10-01 | 1977-01-11 | The United States Of America As Represented By The Secretary Of The Navy | Phase locked servo loop circuit |
| US3989931A (en) * | 1975-05-19 | 1976-11-02 | Rockwell International Corporation | Pulse count generator for wide range digital phase detector |
| JPS5479384A (en) * | 1977-12-06 | 1979-06-25 | Matsushita Electric Ind Co Ltd | System of synchronously leading in phase locked loop |
| CA1210149A (en) * | 1982-09-28 | 1986-08-19 | Shigeru Tajima | Digital capstan servo circuit |
| JPS59147532A (ja) * | 1983-02-14 | 1984-08-23 | Hitachi Ltd | 検波回路 |
| JPS60134310A (ja) * | 1983-12-22 | 1985-07-17 | Hitachi Ltd | モータ制御装置 |
-
1985
- 1985-08-13 JP JP60176872A patent/JPS6240075A/ja active Pending
-
1986
- 1986-08-13 US US06/896,151 patent/US4739237A/en not_active Expired - Lifetime
- 1986-08-13 EP EP86111214A patent/EP0212566A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953417B2 (ja) * | 1981-10-26 | 1984-12-25 | 株式会社エフエムバルブ製作所 | 便器の水洗装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63303408A (ja) * | 1987-06-03 | 1988-12-12 | Pioneer Electronic Corp | 誤差検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0212566A1 (en) | 1987-03-04 |
| US4739237A (en) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3883785A (en) | Low speed phaselock speed control system | |
| US4376914A (en) | Motor control device | |
| US4680516A (en) | Motor speed control system | |
| JPS648543B2 (ja) | ||
| US4500822A (en) | Digital capstan servo circuit | |
| JPS6240075A (ja) | Ｐｌｌ及びそれを用いたモ−タコントロ−ラ | |
| US5329560A (en) | AGC circuit with non-linear gain for use in PLL circuit | |
| EP0572161B1 (en) | AGC with non-linear gain for PLL circuits | |
| EP0029846B1 (en) | Digital velocity servo | |
| SE461124B (sv) | Regleranordning foer en flerfasmotors varvfrekvens foer att bibehaalla motorn i fas med en naetspaenningssignal | |
| US3928798A (en) | Means for frequency/digital conversion | |
| US4816723A (en) | Variable speed motor control method and apparatus | |
| US4348585A (en) | Frequency/speed controller | |
| JP2760126B2 (ja) | 周期比較回路及び位相比較回路 | |
| JPS6310668B2 (ja) | ||
| JPS59117482A (ja) | モ−タ制御装置 | |
| JPS648541B2 (ja) | ||
| KR850001221B1 (ko) | 디지탈방법에 의한 모터 제어회로 | |
| JPS6311914Y2 (ja) | ||
| JPS6028785A (ja) | 電動機の速度制御装置 | |
| JPS6277614A (ja) | デイジタル位置制御装置 | |
| JPS6329351A (ja) | テ−プ走行制御装置 | |
| JPS6142015A (ja) | デイジタル式位相制御装置 | |
| JPS6115576A (ja) | 速度サ−ボ回路 | |
| JPH0827657B2 (ja) | デイジタルサ−ボ制御回路 |