JPS6239939A - Line diagnosis device - Google Patents
Line diagnosis deviceInfo
- Publication number
- JPS6239939A JPS6239939A JP60179293A JP17929385A JPS6239939A JP S6239939 A JPS6239939 A JP S6239939A JP 60179293 A JP60179293 A JP 60179293A JP 17929385 A JP17929385 A JP 17929385A JP S6239939 A JPS6239939 A JP S6239939A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- data
- characters
- frames
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、データ通信機器におけるプロトコル試験、通
信上の障害試験、性能評価等を行うのに使用する回線診
断装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a line diagnostic device used to perform protocol tests, communication failure tests, performance evaluations, etc. in data communication equipment.
(従来の技術)
従来、日本工業規格のC−6361で規定された「モデ
ムと通信制御装置およびデータ端末装置とのインタフェ
ース」に基づき、独立同期方式又は調歩同期方式によっ
て通信を行うモデムと通信制御装置とのインタフェース
又はモデムとデータ端末槻装置とのインタフェースに流
れる信号によってそれぞれの機器を接続する回線診断装
置は、データ端末装置(以下DTEという)と通信制御
装置(以下DCEという)との間に接続することによシ
、インタフェースに流れる信号に何ら擾乱を与えること
なくその信号をモニタして、陰極線管(以下CRTとい
う)の画面に表示したり、指定したビソト列に対してト
リガをかけてモニタを停止させたり、データをメモリに
取シ込んだシすることができる。(Prior art) Conventionally, a modem and communication control system that communicates using an independent synchronization method or a start-stop synchronization method is based on the "interface between a modem and a communication control device and a data terminal device" specified in C-6361 of the Japanese Industrial Standard. A line diagnostic device that connects each device by a signal flowing through the interface with the device or the interface between the modem and the data terminal device is a device that connects each device by a signal flowing through the interface between the data terminal device (hereinafter referred to as DTE) and the communication control device (hereinafter referred to as DCE). By connecting the signal, you can monitor the signal flowing through the interface without disturbing it in any way, display it on the screen of a cathode ray tube (hereinafter referred to as CRT), or trigger a specified bisonto column. You can stop the monitor or import data into memory.
第4図は従来の回線診断装置の構成を示すもので、DT
EとDCEとの間に挿入したインタフェースユニット1
に流れる送信データ及び受信データから、フレーミング
回路2によって同期をとりながらフレームを受信して、
データキャプチャメモリ3に格納する。そして、このフ
レームのデータ全ビデオRAMを内蔵したCRTコント
ロール回路4に転送して回線上の信号をCRT 5の画
面に表示し、又、キーが一ドロで指定したビット列に対
してトリガをかけると、前述のモニタ機iUを停止する
が、インタフェースに流れる信号と予め指定したビット
列とが一致すると、トリガ機能が働いてプロトコル試験
等を行うことができる。Figure 4 shows the configuration of a conventional line diagnostic device.
Interface unit 1 inserted between E and DCE
The framing circuit 2 receives frames from the transmitted data and received data flowing in the frame, and
The data is stored in the data capture memory 3. Then, all the data of this frame is transferred to the CRT control circuit 4 which has a built-in video RAM, and the signal on the line is displayed on the screen of the CRT 5. Also, when a trigger is applied to the bit string specified by the key stroke, , the aforementioned monitor device iU is stopped, but if the signal flowing through the interface matches a pre-specified bit string, the trigger function is activated and a protocol test etc. can be performed.
(発明が解決しようとする問題)
しかしながら、インタフェースに流れる信号から特定ノ
<’ターンのフレーム又はキャラクタヲ検出したときに
は、モニタ機能を停止させるだけなので、データ通信機
器を対向接続してプロトコル試験等を行う場合、特定/
?ターンのフレーム又はキャラクタ間の遅延時間を測定
できないという問題があった。(Problem to be solved by the invention) However, when a frame or character of a specific turn is detected from the signal flowing through the interface, the monitor function is simply stopped. If so, specify/
? There was a problem in that it was not possible to measure the frame of a turn or the delay time between characters.
本発明は、このような問題を解決するだめになされたも
ので、特定/Fターンのフレーム又はキャラクタ間の遅
延時間を簡単に測定できる回線診断装置を提供すること
を目的とするものである。The present invention was made to solve such problems, and an object of the present invention is to provide a line diagnostic device that can easily measure the delay time between frames or characters of a specific/F turn.
(問題を解決するための手段)
本発明は、インタフェースに流れる送信データ及び受信
データに対する特定ツクターンのトリガ検出機能を二重
化して、両フレーム又はキャラクタ間の遅延時間を測定
できるようにしたものである。(Means for Solving the Problem) The present invention duplicates the trigger detection function of a specific turn for transmission data and reception data flowing through an interface, so that the delay time between both frames or characters can be measured. .
(作用)
DTEからの送信データ及びDCEからの受信データを
トリガ検出回路に通して、予め指定した第1のビット列
を検出したときに計時を開始させ、予め指定した第2の
ビット列を検出したときに計時を停止させることにより
、指定したフレーム又はキャラクタ間の時間を測定する
ことができる。(Operation) Transmit data from the DTE and receive data from the DCE are passed through the trigger detection circuit, and when a pre-specified first bit string is detected, timing is started, and when a pre-specified second bit string is detected. By stopping the time measurement at , the time between specified frames or characters can be measured.
(実施例)
第1図は本発明の一実施例の構成を示し、第2図は、第
1図を補足説明するための具体例であり、第3図(、)
はDTEとDCEの接続系統を示し、第3図(b)はD
TEとDCEの間に回線診断装置を接続したときのCP
U 8により指定したトリガ機能処理を実施する。その
際、トリガ機能自体はμmCPUにより処理できるが、
高速性が要求されるため、ディスクリートロジックによ
り実現する。そして、メインCPU 8によって基準デ
ータレジスタ9及び10に設定された2種類のトリガパ
ターンとデータ取込部7から転送されてくるデータとを
コンパレータロジック11及び12によって比較して一
致した場合はシーケンス制御ロジック13に対してトリ
ガ検出を通知する。すると、シーケンス制御ロジック1
3はコンパレータロジック11及び12から通知される
トリガ検出信号を管理して、メインCPU 8に対しト
リガ検出割込みを順次発生する。又、シ一ケンスロジッ
ク13は受信データスタック14から転送されてくるデ
ータをパンク制御CPU 15に転送し、且つ、第2番
目のトリガ検出をすると、パンク制御CPU 15への
データ転送を停止する。(Example) Fig. 1 shows the configuration of an embodiment of the present invention, Fig. 2 is a specific example for supplementary explanation of Fig. 1, and Fig. 3 (,)
shows the connection system of DTE and DCE, and Fig. 3(b) shows the connection system of DTE and DCE.
CP when a line diagnostic device is connected between TE and DCE
Execute the trigger function processing specified by U8. At that time, the trigger function itself can be processed by the μm CPU, but
Since high speed is required, this is achieved using discrete logic. Then, the two types of trigger patterns set in the reference data registers 9 and 10 by the main CPU 8 and the data transferred from the data acquisition unit 7 are compared by the comparator logics 11 and 12, and if they match, the sequence control is performed. Logic 13 is notified of trigger detection. Then, sequence control logic 1
3 manages the trigger detection signals notified from the comparator logics 11 and 12, and sequentially generates trigger detection interrupts to the main CPU 8. Further, the sequence logic 13 transfers the data transferred from the reception data stack 14 to the puncture control CPU 15, and stops data transfer to the puncture control CPU 15 when the second trigger is detected.
更に、メインCPU 8はシーケンス制御ロジックけて
タイマを停止することにより、2つのトリガ条件設定の
フレーム又はキャラクタ間における遅延時間を測定する
ことができるようになる。尚、メインCPU 8のトリ
ガ割込処理の概念は第2図に示す通シである。Furthermore, by stopping the timer using the sequence control logic, the main CPU 8 can measure the delay time between two trigger condition setting frames or characters. The concept of trigger interrupt processing by the main CPU 8 is as shown in FIG.
このように本実施例によればメインCPU 8によって
設定した2種類のトリガパターンにより、両フレーム又
はキャラクタ間の遅延時間を外部測定器を用いず瞬時に
測定することができる。As described above, according to this embodiment, by using the two types of trigger patterns set by the main CPU 8, the delay time between both frames or characters can be instantaneously measured without using an external measuring device.
(発明の効果)
以上説明したように、本発明によれば、DTEとDEC
間のインタフェースに流れる信号に対して指定した2つ
のフレーム又はキャラクタについてトリガ検出できるの
で、指定した2つのフレーム又はキャラクタ間の遅延時
間を測定することができるという効果がある。(Effects of the Invention) As explained above, according to the present invention, DTE and DEC
Since trigger detection can be performed for two specified frames or characters in the signal flowing through the interface between the two, it is possible to measure the delay time between the two specified frames or characters.
第1図は本発明の一実施例のブロック図、第2図はトリ
が割込み処理の概念図、第3図(a)はDTEとDCE
の接続系統を示す図、第3図(b)はDTEとDCEの
間に回線診断装置を接続する際の系統図、第4図は従来
の回線診断装置のブロック図である。
7・・・データ取込部、8・・・メインCPU、12・
・・コンパレータロジック。Figure 1 is a block diagram of one embodiment of the present invention, Figure 2 is a conceptual diagram of interrupt processing, and Figure 3 (a) is a diagram of DTE and DCE.
FIG. 3(b) is a diagram showing a connection system for connecting a line diagnostic device between a DTE and a DCE, and FIG. 4 is a block diagram of a conventional line diagnostic device. 7... Data import unit, 8... Main CPU, 12.
...Comparator logic.
Claims (1)
データ端末機装置とのインタフェースに流れる信号によ
ってそれぞれの機器に接続される回線診断装置において
、データ端末装置からの送信データに対して同期をとっ
てフレーム又はキャラクタを受信する手段と、通信制御
装置からの受信データに対して同期をとってフレーム又
はキャラクタを受信する手段と、予め指定したビット列
が送信フレーム又は受信フレームの中に存在することを
検出する手段と、前記送信フレーム又は前記受信フレー
ムの中に予め指定した第1のビット列を検出すると計時
を開始して予め指定した第2のビット列を検出すると計
時を停止することにより、前記インタフェースに流れる
信号の送信データまたは受信データの内の指定した前記
フレーム又は前記キャラクタ間の遅延時間を測定する手
段とが具備されていることを特徴とする回線診断装置。A line diagnostic device that is connected to each device by a signal flowing through the interface between the modem and the communication control device or the interface between the modem and the data terminal device synchronizes with the data transmitted from the data terminal device and analyzes frames or means for receiving characters; means for receiving frames or characters in synchronization with data received from a communication control device; and means for detecting that a pre-specified bit string is present in a transmitted frame or received frame. Then, when a pre-specified first bit string is detected in the transmitting frame or the receiving frame, timing is started, and when a pre-specified second bit string is detected, timing is stopped, thereby controlling the signal flowing through the interface. 1. A line diagnostic device comprising: means for measuring a delay time between specified frames or characters in transmitted data or received data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60179293A JPS6239939A (en) | 1985-08-16 | 1985-08-16 | Line diagnosis device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60179293A JPS6239939A (en) | 1985-08-16 | 1985-08-16 | Line diagnosis device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6239939A true JPS6239939A (en) | 1987-02-20 |
Family
ID=16063290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60179293A Pending JPS6239939A (en) | 1985-08-16 | 1985-08-16 | Line diagnosis device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6239939A (en) |
-
1985
- 1985-08-16 JP JP60179293A patent/JPS6239939A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7006117B1 (en) | Apparatus for testing digital display driver and method thereof | |
JPS6239939A (en) | Line diagnosis device | |
JPH07264263A (en) | Serial communication interface device | |
JPH0310532A (en) | Line quality diagnostic device | |
JP2564982B2 (en) | General-purpose interface controller | |
JPH0358217B2 (en) | ||
KR100293562B1 (en) | Method for displaying error of modem | |
JP3155986B2 (en) | Communication line transmission error detection method | |
JPS61282940A (en) | Control program inspection system using event table | |
JP3218691B2 (en) | State information synchronization method for remote monitoring control system | |
JPS6384344A (en) | Checking system for abnormal frame processing | |
JPS63117530A (en) | Transmission equipment | |
JPS6243938A (en) | Line diagnosing device | |
JPH04183046A (en) | Bus fault detecting system | |
JPH0646736B2 (en) | Communication failure detection method | |
JPH03202786A (en) | Testing circuit of serial transmission function | |
JP2001103123A (en) | Method and device for inspecting terminal interface | |
JP2001186216A (en) | Line monitoring device | |
JPS6243937A (en) | Line diagnosing device | |
JPH04227131A (en) | Transmission/reception test circuit | |
JPH1022986A (en) | Serial input and output port | |
JPS6171749A (en) | Transmission controller | |
JPS63238632A (en) | Fault detecting system for information processor | |
JPH09223101A (en) | Intra-device information collecting system | |
JPS63180236A (en) | Data transmitter |