JPS6239564B2 - - Google Patents
Info
- Publication number
- JPS6239564B2 JPS6239564B2 JP55013170A JP1317080A JPS6239564B2 JP S6239564 B2 JPS6239564 B2 JP S6239564B2 JP 55013170 A JP55013170 A JP 55013170A JP 1317080 A JP1317080 A JP 1317080A JP S6239564 B2 JPS6239564 B2 JP S6239564B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- collector
- constant current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、負荷抵抗の値を変化して出力信号の
利得を変化させても出力信号の直流レベルが変化
しない差動増幅器を提供しようとするものであ
る。DETAILED DESCRIPTION OF THE INVENTION An object of the present invention is to provide a differential amplifier in which the DC level of the output signal does not change even if the gain of the output signal is changed by changing the value of the load resistance.
差動増幅器を構成するトランジスタのコレクタ
に負荷抵抗が接続されており、この負荷抵抗の値
を変化させると、出力信号の利得を変化させるこ
とができる。ところが、負荷抵抗の値を変化させ
るとトランジスタに流れる直流電流の大きさも変
化してしまうため、出力信号の直流レベルも変化
してしまう。複数の回路を直流結合して継続接続
する場合のように、使用する回路によつては直流
レベルを変化させずに信号の利得のみを変化させ
たいことがある。 A load resistor is connected to the collectors of the transistors constituting the differential amplifier, and by changing the value of this load resistor, the gain of the output signal can be changed. However, when the value of the load resistance changes, the magnitude of the DC current flowing through the transistor also changes, and therefore the DC level of the output signal also changes. Depending on the circuit used, it may be desirable to change only the signal gain without changing the DC level, such as when a plurality of circuits are DC-coupled and connected continuously.
本発明はこのような要望を満すことができる差
動増幅器を提供しようとするものであり、以下本
発明の一実施例について図面を参照して説明す
る。 The present invention aims to provide a differential amplifier that can meet such demands, and one embodiment of the present invention will be described below with reference to the drawings.
第1図に示すように第1のトランジスタ1と第
2のトランジスタ2のエミツタ同志を接続する。
この接続点と基準電位点との間にトランジスタ3
と抵抗4との直列回路を接続し、このトランジス
タ3のベースに直流電源端子5の電圧を抵抗6,
7、ダイオード8で分圧して得られた直流電圧を
印加して定電流回路を構成する。トランジスタ
1,2のベースには抵抗9,10,11,12に
より直流バイアスが加えられている。 As shown in FIG. 1, the emitters of a first transistor 1 and a second transistor 2 are connected together.
Transistor 3 is connected between this connection point and the reference potential point.
A series circuit of the transistor 3 and the resistor 4 is connected, and the voltage of the DC power supply terminal 5 is connected to the base of the transistor 3 through the resistor 6,
7. A constant current circuit is constructed by applying the DC voltage obtained by dividing the voltage with the diode 8. A DC bias is applied to the bases of the transistors 1 and 2 by resistors 9, 10, 11, and 12.
第1図ではトランジスタ1のベースに信号入力
端子13を設けているが、トランジスタ2のベー
スに設けてもよく、また両方に設けて相互に逆極
性の入力信号を加えてもよい。 Although the signal input terminal 13 is provided at the base of transistor 1 in FIG. 1, it may be provided at the base of transistor 2, or may be provided at both to apply input signals of opposite polarity to each other.
トランジスタ1のコレクタと直流電源端子5と
の間に負荷抵抗14を接続し、トランジスタ2の
コレクタは直流電源端子5に直結している。トラ
ンジスタ2のコレクタも抵抗を介して直流電源に
接続してもよい。 A load resistor 14 is connected between the collector of the transistor 1 and the DC power supply terminal 5, and the collector of the transistor 2 is directly connected to the DC power supply terminal 5. The collector of transistor 2 may also be connected to a DC power supply via a resistor.
本実施例の特徴として、トランジスタ1のコレ
クタと直流電源端子5の間にトランジスタ15を
接続し、そのベースにダイオード16、トランジ
スタ17、抵抗18より得られた直流電圧を印加
し、定電流回路を構成する。トランジスタ1のコ
レクタに信号出力端子19を設けている。 A feature of this embodiment is that a transistor 15 is connected between the collector of the transistor 1 and the DC power supply terminal 5, and a DC voltage obtained from a diode 16, a transistor 17, and a resistor 18 is applied to its base to form a constant current circuit. Configure. A signal output terminal 19 is provided at the collector of the transistor 1.
負荷抵抗14、トランジスタ15を含む定電流
回路、及び信号出力端子19は、トランジスタ2
のコレクタ側に設けてもよい。 A constant current circuit including a load resistor 14, a transistor 15, and a signal output terminal 19 are connected to a transistor 2.
It may be provided on the collector side.
第1図において、トランジスタ3に流れる定電
流をIとする。通常、トランジスタ1,2のベー
ス電圧は等しく設定されるから、信号無入力時に
はトランジスタ1のコレクタに流れる電流とトラ
ンジスタ2のコレクタに流れる電流は等しく、
I/Zづつとなる。 In FIG. 1, the constant current flowing through the transistor 3 is designated as I. Normally, the base voltages of transistors 1 and 2 are set equal, so when no signal is input, the current flowing to the collector of transistor 1 and the current flowing to the collector of transistor 2 are equal.
It will be I/Z each.
今、信号入力端子13に入力信号電圧が加えら
れてトランジスタ1のベース電圧の方がトランジ
スタ2のベース電圧より高くなつたとすると、ト
ランジスタ1のコレクタ電流が増加しトランジス
タ2のコレクタ電流が同一量だけ減少する。この
トランジスタ1の増加した電流をΔICとする。
このとき、トランジスタ15が無いものとし、負
荷抵抗14の最初の抵抗値をR、変化後の抵抗値
を(R+ΔR)とし、直流電源電圧をVccとする
と、信号出力端子19の出力電圧VOUTは、次式
で表わされる。 Now, if an input signal voltage is applied to the signal input terminal 13 and the base voltage of transistor 1 becomes higher than the base voltage of transistor 2, the collector current of transistor 1 increases and the collector current of transistor 2 increases by the same amount. Decrease. Let this increased current of transistor 1 be ΔI C .
At this time, assuming that there is no transistor 15, the initial resistance value of the load resistor 14 is R, the resistance value after the change is (R+ΔR), and the DC power supply voltage is Vcc , the output voltage of the signal output terminal 19 is V OUT is expressed by the following formula.
VOUT=Vcc−(1/2I+ΔI)(R+ΔR)
=Vcc−1/2I(R+ΔR)−ΔI(R+ΔR)
ΔI・(R+ΔR)の項が信号成分であり、残
余の項が直流成分をあらわす。 V OUT = V cc - (1/2I+ΔI) (R+ΔR) = V cc -1/2I (R+ΔR) - ΔI (R+ΔR) The term ΔI・(R+ΔR) is the signal component, and the remaining term represents the DC component. .
上式より明らかなように、負荷抵抗14の抵抗
値RをΔRだけ変化させることによりΔI(R+
ΔR)の大きさを変化させて出力信号の利得を変
化させることができるが、同時に1/2I(R+Δ
R)の大きさも1/2I・ΔRだけ変化してしまうた
めに出力の直流電圧レベルも変化してしまう。 As is clear from the above equation, by changing the resistance value R of the load resistor 14 by ΔR, ΔI(R+
The gain of the output signal can be changed by changing the magnitude of ΔR), but at the same time, the magnitude of 1/2I (R + ΔR) also changes by 1/2I・ΔR, so the output DC voltage level also changes. It will change.
そこで、第1図の差動増幅器においては、トラ
ンジスタ15を含む定電流を付加することによ
り、負荷抵抗の抵抗値Rが変化されて利得が変化
されたときの出力の直流電圧の変化を補償するよ
うにしている。その動作を以下詳述する。 Therefore, in the differential amplifier of FIG. 1, by adding a constant current including the transistor 15, the change in the output DC voltage when the resistance value R of the load resistor is changed and the gain is changed is compensated for. That's what I do. The operation will be explained in detail below.
トランジスタ15を付加してもトランジスタ1
に流れる電流値は一定であるから、トランジスタ
15に流す定電流をIDとすると、負荷抵抗14
に流れる電流はトランジスタ15がない場合より
もIDだけ少くなる。従つて、トランジスタ1か
ら信号出力端子19に出力される出力電圧V′OUT
は下記のようになる。 Even if transistor 15 is added, transistor 1
Since the current value flowing through the transistor 15 is constant, if the constant current flowing through the transistor 15 is I D , then the load resistance 14
The current flowing through the transistor 15 is reduced by I D compared to the case without the transistor 15. Therefore, the output voltage V' OUT output from transistor 1 to signal output terminal 19
is as follows.
V′OUT=Vcc−(1/2I−ID+ΔI)(R+ΔR
)
=Vcc−1/2I(R+ΔR)+ID(R+ΔR)
−
ΔR(R+ΔR)
=Vcc−1/2I・R−1/2I・ΔR+ID(R
+Δ
R)−ΔI(R+ΔR)
したがつて、出力の直流電圧レベルを、トラン
ジスタ15が無い場合に比べてID(R+ΔR)
だけ補償することができる。 V′ OUT =V cc −(1/2I−I D +ΔI)(R+ΔR
) =V cc -1/2I (R+ΔR)+I D (R+ΔR)
- ΔR (R + ΔR) = V cc -1/2I・R-1/2I・ΔR+I D (R
+ΔR)-ΔI(R+ΔR) Therefore, the output DC voltage level is I D (R+ΔR) compared to the case without transistor 15.
only can be compensated.
この時、トランジスタ15は定電流回路である
ので、入力信号によつて生じる電流変化ΔICは
負荷抵抗14のみに流れ、出力信号の利得はトラ
ンジスタ15の有無によつては影響されない。 At this time, since the transistor 15 is a constant current circuit, the current change ΔI C caused by the input signal flows only through the load resistor 14, and the gain of the output signal is not affected by the presence or absence of the transistor 15.
さらに、上式より、
−1/2I・ΔR+ID(R+ΔR)=O
とするうに、すなわち、
ID=1/2I(ΔR/R+ΔR)
とするように抵抗18等の値を選んでトランジス
タ15の電流IDを設定すれば、負荷抵抗14の
抵抗値を変化させたときの出力の直流電圧レベル
の変化を完全に補償することができる。 Furthermore, from the above formula, the values of the resistor 18 etc. are selected so that −1/2I・ΔR+ ID (R+ΔR)=O, that is, I D =1/2I(ΔR/R+ΔR), and the transistor 15 is adjusted. By setting the current ID , it is possible to completely compensate for changes in the output DC voltage level when the resistance value of the load resistor 14 is changed.
第2図に示す実施例は、トランジスタ1,2の
両方のベースに相互に逆極性の入力信号を加え、
トランジスタ1,2の両コレクタに負荷抵抗1
4,20を接続し、各負荷抵抗14,20に対し
並列に定電流回路となるトランジスタ15,21
を設け、各々に信号出力端子19,22を設けた
ものである。23は信号入力端子である。この場
合も同様に補償をすることができる。 The embodiment shown in FIG. 2 applies input signals of opposite polarity to the bases of both transistors 1 and 2,
Load resistance 1 is placed on both collectors of transistors 1 and 2.
Transistors 15, 21 are connected in parallel to each load resistor 14, 20 to form a constant current circuit.
, and signal output terminals 19 and 22 are provided respectively. 23 is a signal input terminal. In this case as well, compensation can be provided in the same way.
以上のように、本発明によれば負荷抵抗の値を
変化させて出力信号の利得を変化させた場合に
も、出力の直流電圧レベルが変化しないように補
償することができるものである。 As described above, according to the present invention, even when the gain of the output signal is changed by changing the value of the load resistance, it is possible to compensate so that the output DC voltage level does not change.
第1図は本発明の一実施例における差動増幅器
の回路図、第2図は同他の実施例における差動増
幅器の回路図である。
1……第1のトランジスタ、2……第2のトラ
ンジスタ、3,15,21……定電流回路用のト
ランジスタ、14,20……負荷抵抗、13,2
3……信号入力端子、19,22……信号出力端
子。
FIG. 1 is a circuit diagram of a differential amplifier in one embodiment of the present invention, and FIG. 2 is a circuit diagram of a differential amplifier in another embodiment. 1... First transistor, 2... Second transistor, 3, 15, 21... Constant current circuit transistor, 14, 20... Load resistor, 13, 2
3...Signal input terminal, 19, 22...Signal output terminal.
Claims (1)
エミツタ同志を接続し、この接続点と基準電位点
間に定電流回路を設け、上記第1のトランジスタ
と第2のトランジスタのうち少なくとも一方のト
ランジスタのコレクタと直流電源間に負荷抵抗を
接続し、上記第1のトランジスタと第2のトラン
ジスタのうち少くとも一方のトランジスタのベー
スに信号入力端子を設け、上記負荷抵抗が接続さ
れたトランジスタのコレクタに信号出力端子を設
けるとともに、この信号出力端子が設けられたト
ランジスタのコレクタと直流電源との間に、上記
負荷抵抗の抵抗値が変化されたときに生じるこの
トランジスタに流れ込む電流の変化を補償する大
きさの定電流を流し込む定電流回路を設けたこと
を特徴とする差動増幅器。1 Connect the emitters of the first transistor and the second transistor, provide a constant current circuit between this connection point and a reference potential point, and connect the collector of at least one of the first transistor and the second transistor. and a DC power source, a signal input terminal is provided at the base of at least one of the first transistor and the second transistor, and a signal is output to the collector of the transistor to which the load resistor is connected. A terminal is provided between the collector of the transistor provided with this signal output terminal and the DC power supply, the size of which compensates for the change in the current flowing into this transistor that occurs when the resistance value of the load resistor is changed. A differential amplifier characterized by having a constant current circuit that flows a constant current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1317080A JPS56110312A (en) | 1980-02-05 | 1980-02-05 | Diferential amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1317080A JPS56110312A (en) | 1980-02-05 | 1980-02-05 | Diferential amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56110312A JPS56110312A (en) | 1981-09-01 |
JPS6239564B2 true JPS6239564B2 (en) | 1987-08-24 |
Family
ID=11825693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1317080A Granted JPS56110312A (en) | 1980-02-05 | 1980-02-05 | Diferential amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56110312A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57201311A (en) * | 1981-06-04 | 1982-12-09 | Toshiba Corp | Amplifier circuit |
-
1980
- 1980-02-05 JP JP1317080A patent/JPS56110312A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS56110312A (en) | 1981-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4059808A (en) | Differential amplifier | |
JPS61230411A (en) | Electric circuit | |
US4403199A (en) | Gain control systems | |
JPS6133708Y2 (en) | ||
EP0164182B1 (en) | Jfet active load input stage | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
US4283683A (en) | Audio bridge circuit | |
JPH0626287B2 (en) | Amplifier | |
JPS6239564B2 (en) | ||
JPH0712128B2 (en) | amplifier | |
JPH0527282B2 (en) | ||
JPS6252486B2 (en) | ||
JPH0225286B2 (en) | ||
JPH06326527A (en) | Amplifier circuit | |
JP2623954B2 (en) | Variable gain amplifier | |
JPS6139880A (en) | Speed controller of dc motor | |
JPS6155805B2 (en) | ||
JP2926591B2 (en) | Differential transistor circuit | |
JP3470835B2 (en) | Operational amplifier | |
JPS5928285B2 (en) | phase inversion circuit | |
KR810001084B1 (en) | Two-terminal impedance circuit | |
JP2532900Y2 (en) | Limiter circuit | |
JPH0716138B2 (en) | Amplifier circuit device | |
JPS6252489B2 (en) | ||
JP2781850B2 (en) | Variable gain amplifier circuit |