JPS6239068A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS6239068A JPS6239068A JP17892185A JP17892185A JPS6239068A JP S6239068 A JPS6239068 A JP S6239068A JP 17892185 A JP17892185 A JP 17892185A JP 17892185 A JP17892185 A JP 17892185A JP S6239068 A JPS6239068 A JP S6239068A
- Authority
- JP
- Japan
- Prior art keywords
- film
- films
- electrode
- gate electrode
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000001678 irradiating effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 12
- 239000011521 glass Substances 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 229910017817 a-Ge Inorganic materials 0.000 description 8
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 210000004379 membrane Anatomy 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 210000004303 peritoneum Anatomy 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであって、
ＴＰＴの製造に適用して最適なものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device,
It is most suitable for application to the production of TPT.
本発明は、半導体装置の製造方法において、絶縁性基板
上にソース電極及びドレイン電極を形成する工程と、上
記ソース電極及び上記ドレイン電極のそれぞれが部分的
に露出した状態で上記ソース電極及び上記ドレイン電極
にまたがる半導体層を上記絶縁性基板上に形成する工程
と、上記半導体層上にゲート絶縁膜を介してゲート電極
を形成する工程と、エネルギービームを照射することに
より上記半導体層を結晶化させる工程とをそれぞれ具備
させることにより、チャネル領域が単結晶の半導体で構
成された、特性の優れた半導体装置を製造することがで
きるようにしたものである。The present invention provides a method for manufacturing a semiconductor device, including a step of forming a source electrode and a drain electrode on an insulating substrate, and a step of forming a source electrode and a drain electrode with each of the source electrode and the drain electrode partially exposed. A step of forming a semiconductor layer spanning the electrode on the insulating substrate, a step of forming a gate electrode on the semiconductor layer via a gate insulating film, and crystallizing the semiconductor layer by irradiating with an energy beam. By providing these steps, it is possible to manufacture a semiconductor device with excellent characteristics, the channel region of which is made of a single crystal semiconductor.
従来、絶縁性基板上にＴＰＴ等の半導体装置を作製する
場合、チャネル領域はアモルファスＳｔまたは単結晶Ｓ
ｔ等により構成していた。Conventionally, when manufacturing a semiconductor device such as TPT on an insulating substrate, the channel region is made of amorphous St or single crystal S.
It was composed of t, etc.
しかしながら、これらのアモルファスＳｉまたは単結晶
Ｓｉによりチャネル領域を構成したＴＰＴは移動度等が
小さく、バルクＳｔにより構成したデバイスに比べて特
性が著しく劣るものであった。However, these TPTs in which the channel region is made of amorphous Si or single-crystal Si have low mobility, etc., and their characteristics are significantly inferior to devices made of bulk St.
本発明は、従来技術が有する上述のような欠点を是正し
た半導体装置の製造方法を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that corrects the above-mentioned drawbacks of the prior art.
本発明に係る半導体装置の製造方法は、絶縁性基板（例
えば表面に５ｉｆｔ膜２が形成されたガラス基板１）上
にソース電極（例えばＭＯ膜’３ａ及びｎ゛型ａＳｉ：
Ｈ膜４ａから成るソース電極５）及びドレイン電極（
例えばＭＯ膜３ｂ及びｎ゛型ａ−Ｓｉ：Ｈ膜４ｂから成
るドレイン電極６）を形成する工程と、上記ソース電極
及び上記ドレイン電極のそれぞれが部分的に露出した状
態で」二記ソース電極及び上記ドレイン電極にまたがる
半導体層（例えばａ −５ｉ ： Ｈ膜７）を上記絶縁
性基板上に形成する工程と、上記半導体層上にゲート絶
縁膜（例えばＳｉＯ□膜８）を介してゲート電極（例え
ばＭｏから成るゲート電極１０）を形成する工程と、エ
ネルギービーム（例えばＸｅＣｌエキシマ−レーザーに
よるレーザー光１１）を照射することにより上記半導体
層を結晶化させる工程とをそれぞれ具備している。The method for manufacturing a semiconductor device according to the present invention is to provide a source electrode (for example, an MO film '3a and an n-type aSi layer) on an insulating substrate (for example, a glass substrate 1 on which a 5ift film 2 is formed).
A source electrode 5) and a drain electrode (5) made of H film 4a
For example, a step of forming a drain electrode 6) consisting of an MO film 3b and an n-type a-Si:H film 4b, and a step of forming the source electrode 6) with each of the source electrode and the drain electrode partially exposed. A step of forming a semiconductor layer (e.g., a-5i:H film 7) spanning the drain electrode on the insulating substrate, and forming a gate electrode (e.g., a gate insulating film (e.g., SiO□ film 8) on the semiconductor layer via a gate insulating film (e.g., SiO□ film 8). The method includes a step of forming a gate electrode 10 made of, for example, Mo, and a step of crystallizing the semiconductor layer by irradiating it with an energy beam (eg, laser light 11 from a XeCl excimer laser).
このようにすることによって、エネルギービーム照射に
より高温に加熱されたゲート電極、ソース電極及びドレ
イン電極から半導体層に供給される熱によりこの半導体
層を単結晶化させることができる。By doing so, the semiconductor layer can be made into a single crystal by heat supplied to the semiconductor layer from the gate electrode, source electrode, and drain electrode heated to a high temperature by energy beam irradiation.
以下本発明をＴＰＴの製造に適用した実施例につき図面
を参照しながら説明する。Embodiments in which the present invention is applied to the manufacture of TPT will be described below with reference to the drawings.
まず本発明の第１実施例につき説明する。First, a first embodiment of the present invention will be described.
第１Ａ図に示すように、まず例えばガラス基板ｌ上にプ
ラズマＣＶＤ法（またはスパッタ法）により膜厚５００
〜１０００人のＳｉ島腹膜２バッファ層）を形成し、次
いでこのＳｉｎ、膜２上に膜厚１０００〜３０００人程
度のＭｏ膜３をスパッタ法等により形成した後、このＭ
Ｏ膜３上に膜厚１００〜５００人のｎ゛型ａ−Ｓｉ ：
Ｈ膜（水素化アモルファスＳｉ膜）４をプラズマＣＶ
Ｄ法により形成する。As shown in FIG. 1A, first, a film with a thickness of 500 mm is deposited on, for example, a glass substrate l by plasma CVD (or sputtering).
After forming a Mo film 3 with a thickness of about 1000 to 3000 layers on this Si film 2 by sputtering or the like, this M
n-type a-Si with a film thickness of 100 to 500 on the O film 3:
Plasma CV of H film (hydrogenated amorphous Si film) 4
Formed by method D.
次に上記ｎ゛型ａ −Ｓｔ ： Ｈ膜４及びＭｏ膜３の
所定部分を順次エツチング除去して、第１Ｂ図に示すよ
うに、所定形状のｎ０型ａ−Ｓｉ：Ｈ膜４ａｓ４ｂ及び
Ｍｏ膜３ａ、３ｂを形成する。なおこれらのｎ１型ａ
−Ｓｔ ： Ｈ膜４ａ及びＭｏ膜３ａがソース電極５を
構成し、ｎ″″″型ａ５ｉ ： Ｈ膜４ｂ及びＭ。Next, predetermined portions of the n-type a-St:H film 4 and Mo film 3 are sequentially etched away to form an n0-type a-Si:H film 4as4b and a Mo film with predetermined shapes, as shown in FIG. 1B. 3a and 3b are formed. Furthermore, these n1 type a
-St:H film 4a and Mo film 3a constitute the source electrode 5, and n'''' type a5i:H film 4b and M.
膜３ｂがドレイン電極６を構成する。The film 3b constitutes the drain electrode 6.
次に第１Ｃ図に示すように、例えば膜厚１０００人のａ
−Ｓｔ ： Ｈ膜７をプラズマＣＶＤ法により全面に
形成した後、このａ −５ｉ ： Ｈ膜７上にゲート絶
縁膜を構成する膜厚２００〜２０００人の５ｉＯｔ膜８
を形成する。この後、必要に応じて０２または０、ガス
中でレーザーアニールを行うことによりＳｉＯ□膜８と
ａ −Ｓｔ ： Ｈ膜７との界面状態を改善した後、こ
の５ｉｆｔ膜８の全面にポジ型のフォトレジストを塗布
し、次いでガラス基板１の裏面側から例えばＸｅＣｌエ
キシマレーザ−による波長３０８ｎｍのレーザー光（図
示せず）を照射して上記フォトレジストの露光を行う。Next, as shown in FIG. 1C, for example, a film with a film thickness of 1000
After a -St:H film 7 is formed on the entire surface by plasma CVD, a 5iOt film 8 with a thickness of 200 to 2000 layers is formed on the a-5i:H film 7 to form a gate insulating film.
form. After this, after improving the interface state between the SiO□ film 8 and the a-St:H film 7 by performing laser annealing in 02 or 0 gas as necessary, a positive type film is applied to the entire surface of this 5ift film 8. Next, the photoresist is exposed by irradiating a laser beam (not shown) with a wavelength of 308 nm, e.g., from an XeCl excimer laser, from the back side of the glass substrate 1.
この際、Ｍｏ膜３ａ、３ｂに入射した上記レーザー光は
これらのＭｏ膜３ａ、３ｂにより殆ど吸収されるため、
上記フォトレジストのうちのこれらのＭｏ膜３ａ、３ｂ
の上方に対応する部分のみが露光されない。この結果、
現像により、第１Ｃ図に示すように、Ｍｏ膜３ａ、３ｂ
と実質的に同一平面形状のフォトレジスｔ−９ａ、９ｂ
が形成される。At this time, since most of the laser light incident on the Mo films 3a and 3b is absorbed by these Mo films 3a and 3b,
These Mo films 3a and 3b of the above photoresist
Only the portion corresponding above is not exposed. As a result,
By development, as shown in FIG. 1C, Mo films 3a and 3b are formed.
Photoresists t-9a, 9b having substantially the same planar shape as
is formed.
次に全面にＭｏ膜を形成した後、リフトオフ法により、
すなわちフォトレジスト９ａ、９ｂをその上に形成され
た上記Ｍｏ膜と共に除去することによって、第１Ｄ図に
示すように所定形状のＭｏ膜から成るゲート電極１０を
形成する。Next, after forming a Mo film on the entire surface, by lift-off method,
That is, by removing the photoresists 9a and 9b together with the Mo film formed thereon, a gate electrode 10 made of a Mo film having a predetermined shape is formed as shown in FIG. 1D.
次に第１Ｅ図に示すよ・うに、５ｉｎ２膜８、ａ −５
ｔ：Ｈ膜７及びｎ゛型ａ−Ｓｉ ： Ｈ膜４の所定部分
を順次エツチング除去することによりこれらの膜を島状
化すると共に、ソース電極５及びドレイン電極６を構成
するＭｏ膜３ａ、３ｂの一端部を露出させる。この結果
、Ｍｏ膜３ａ、３ｂの一端部が露出した状態でソース電
極５及びドレイン電極６のそれぞれにまたがるａ −Ｓ
ｉ ： Ｈ膜７が形成される。Next, as shown in FIG. 1E, the 5in2 film 8, a-5
By sequentially etching and removing predetermined portions of the t:H film 7 and the n-type a-Si:H film 4, these films are made into islands, and the Mo film 3a constituting the source electrode 5 and the drain electrode 6 is removed. Expose one end of 3b. As a result, a-S straddles each of the source electrode 5 and drain electrode 6 with one end of the Mo films 3a and 3b exposed.
i: H film 7 is formed.
次に常温で上方からＸｅＣｌエキシマ−レーザーによる
波長３０８ｎｍのレーザー光１１を好ましくはパルス幅
１００ｎｓ以下、パワー密度１０ ’ Ｗ／ｃｍ”以上
の条件で全面に照射する。このレーザー光１１の照射に
より、Ｍｏから成るゲート電極１０と、露出している上
記Ｍｏ膜３ａ、３ｂの一端部とにおいて熱が発生する結
果、これらが全体的に高温に加熱される。この際、ゲー
ト電極１０で発生した熱はＳｉＯ□膜８を介して下層の
ａ −５ｔ ： Ｈ膜７に伝導されると共に、Ｍｏ膜３
ａ、３ｂで発生した熱も同様にこのａ −Ｓｉ ： Ｈ
膜７に伝導され、この熱によりａ −３ｉ ： Ｈ膜７
が加熱溶融される。この場合、ａ −３ｔ ： Ｈ膜７
のうちのソース電極５及びドレイン電極６に隣接する部
分、すなわちソース領域及びドレイン領域に対応する部
分にはゲート電極１０からの熱とソース電極５及びドレ
イン電極６からの熱とが供給されるため、ａ −Ｓｉ
： Ｈ膜７の温度プロファイルは、第２図に示すように
、ゲート電極１０の下方のチャネル領域の中心で最も温
度が低く、両端で最も温度が高い温度プロファイルとな
る。その結果、溶融したａ −５ｔ ： Ｈ膜７の固化
の際には、最も温度が低いチャネル領域の上記中心部分
から結晶化が始まり、次いでこの結晶化が膜の両端に向
かって進行するので、固化終了後には５ｔＯ２膜８との
界面に沿って単結晶領域１２ （クロスハツチングを施
した領域）が形成される。このようにして、チャネル領
域が単結晶ＳＮにより構成された５ｉＴＦＴが完成され
る。Next, the entire surface is irradiated with a laser beam 11 of a wavelength of 308 nm from a XeCl excimer laser from above at room temperature, preferably with a pulse width of 100 ns or less and a power density of 10'W/cm'' or more.By irradiating with this laser beam 11, Heat is generated in the gate electrode 10 made of Mo and the exposed ends of the Mo films 3a and 3b, and as a result, these are heated to a high temperature as a whole.At this time, the heat generated in the gate electrode 10 is conducted to the lower a-5t:H film 7 via the SiO□ film 8, and is also conducted to the Mo film 3.
The heat generated in a and 3b is also similar to this a-Si:H
The heat is conducted to the film 7 and the a-3i:H film 7
is heated and melted. In this case, a −3t : H film 7
Since the heat from the gate electrode 10 and the heat from the source electrode 5 and drain electrode 6 are supplied to the portion adjacent to the source electrode 5 and drain electrode 6, that is, the portion corresponding to the source region and the drain region. , a-Si
: As shown in FIG. 2, the temperature profile of the H film 7 is such that the temperature is lowest at the center of the channel region below the gate electrode 10 and highest at both ends. As a result, when the molten a-5t:H film 7 solidifies, crystallization starts from the central portion of the channel region where the temperature is lowest, and then this crystallization progresses toward both ends of the film. After solidification, a single crystal region 12 (crosshatched region) is formed along the interface with the 5tO2 film 8. In this way, a 5iTFT whose channel region is made of single crystal SN is completed.
この第１実施例によれば、ガラス基板１上にソース電極
５及びドレイン電極６を形成し、次いでａ −Ｓｔ ：
Ｈ膜７、ゲート絶縁膜８及びＭＯから成るゲート電極
１０を順次形成した後、ソース電極５及びドレイン電極
６を構成するＭＯ膜３ａ、３ｂの一部をエツチングによ
り露出させた状態でレーザー光１１を照射し、これによ
って加熱されたゲート電極１０及びＭｏ膜３ａ、３ｂか
ら供給される熱によりａ −Ｓｔ ： Ｈ膜７を溶融単
結晶化させて単結晶領域１２を形成しているので次のよ
うな種々の利点が得られる。すなわち、第１に、チャネ
ル領域を単結晶領域１２により構成することができるの
で、電子または正孔の移動度がバルクＳｉにおけるそれ
に匹敵する、特性が優れた５ｉＴＦＴを製造することが
できる。なお単結晶領域１２の幅は５０μｍ程度までは
実現可能であるのに対して、一般に用いられるＴＰＴの
チャネル長は０．５〜１０μｍであるので、実用上全て
のＴＰＴに対してチャネル領域を単結晶で構成すること
ができる。第２に、ゲート電極１０をソース電極５及び
ドレイン電極６に対してセルファラインで形成すること
ができるので、ゲート・ソース間及びゲート・ドレイン
間の寄生容量が小さく、従って高速動作の可能なＴＰＴ
を製造することが可能である。第３に、ゲート電極１０
形成用のフォトマスク等が不要であるためＴＰＴの製造
に用いるフォトマスクの枚数を従来に比べて低減するこ
とができる。第４に、レーザー光１１の照射によりゲー
ト電極１０及びＭｏ膜３ａ、３ｂで発生する熱を利用し
て常温でａ−Ｓｔ ： Ｈ膜７の溶融単結晶化を行って
いるので、製造工程を低温プロセス化することができ、
従って低融点のガラス基板１を用いることができる。According to this first embodiment, a source electrode 5 and a drain electrode 6 are formed on a glass substrate 1, and then a-St:
After sequentially forming the H film 7, the gate insulating film 8, and the gate electrode 10 made of MO, the MO films 3a and 3b constituting the source electrode 5 and the drain electrode 6 are partially exposed by etching and exposed to laser light 11. The a-St:H film 7 is melted into a single crystal by the heat supplied from the heated gate electrode 10 and the Mo films 3a and 3b to form a single crystal region 12. Various advantages can be obtained. That is, first, since the channel region can be constituted by the single crystal region 12, it is possible to manufacture a 5iTFT with excellent characteristics in which the mobility of electrons or holes is comparable to that in bulk Si. Note that while it is possible to realize the width of the single crystal region 12 up to about 50 μm, the channel length of commonly used TPT is 0.5 to 10 μm. Can be composed of crystals. Second, since the gate electrode 10 can be formed in a self-aligned manner with respect to the source electrode 5 and the drain electrode 6, the parasitic capacitance between the gate and the source and between the gate and the drain is small, and therefore the TPT can operate at high speed.
It is possible to manufacture Third, gate electrode 10
Since a photomask for formation is not required, the number of photomasks used for manufacturing TPT can be reduced compared to the conventional method. Fourth, since the a-St:H film 7 is melted into single crystals at room temperature using the heat generated in the gate electrode 10 and the Mo films 3a and 3b by irradiation with the laser beam 11, the manufacturing process can be simplified. Can be processed at low temperature,
Therefore, a glass substrate 1 with a low melting point can be used.
なおチャネル領域には直接レーザー光１１が当たらない
ので、光照射により誘起される欠陥が生じないという利
点もある。Note that since the channel region is not directly irradiated with the laser beam 11, there is also the advantage that defects induced by light irradiation do not occur.
次に本発明の第２実施例につき説明する。Next, a second embodiment of the present invention will be described.
第３Ａ図に示すように、第１実施例と同様にしてガラス
基板１上にＳｔ島腹膜２びＭｏ膜３を形成した後、この
Ｍｏ膜膜上上ｎ゛型Ｇｅ膜１３を形成する。As shown in FIG. 3A, after forming the St island peritoneum 2 and Mo film 3 on the glass substrate 1 in the same manner as in the first embodiment, an n-type Ge film 13 is formed on the Mo film.
次に上記ｎ゛型Ｇｅ膜１３及びＭｏ膜３の所定部分を順
次エツチング除去して、第３Ｂ図に示すように、所定形
状のｎ１型Ｇｅ膜１３ａ、１３ｂ及び？ｌ。Next, predetermined portions of the n-type Ge film 13 and Mo film 3 are sequentially etched away, and as shown in FIG. 3B, the n1-type Ge films 13a, 13b and ? l.
膜３ａ、３ｂを形成する。なおこれらのｎ゛型Ｇｅ膜１
３ａ及びＭｏ膜３ａによりソース電極５が構成され、ｎ
゛型Ｇｅ膜１３ｂ及びＭｏ膜３ｂによりドレイン電極６
が構成される。Films 3a and 3b are formed. Note that these n-type Ge films 1
3a and Mo film 3a constitute a source electrode 5, and n
The drain electrode 6 is formed by the ゛-type Ge film 13b and the Mo film 3b.
is configured.
次に第３Ｃ図に示すように、全面にａ −Ｇｅ膜膜層４
ゲート絶縁膜を構成するＳｉｎｇ膜８及びＴｉ膜１５を
順次形成する。Next, as shown in FIG. 3C, an a-Ge film layer 4 is formed on the entire surface.
A Sing film 8 and a Ti film 15 constituting a gate insulating film are sequentially formed.
次に第３Ｄ図に示すように、上記Ｔｉ膜１５．５ｉＯｚ
膜８、ａ−Ｇｅ膜膜層４びｎ″′型Ｇｅ膜１３ａ、１３
ｂの所定部分をエツチング除去して、これらの膜を島状
化し、同時に所定形状のＴｉ膜から成るゲート電極１０
を形成すると共に、ＭＯ膜３ａ、３ｂの一端部を露出さ
せた後、第１実施例と同様にしてＸｅＣｌエキシマ−レ
ーザーによるレーザー光１１を全面に照射する。このレ
ーザー光１１の照射により、Ｔｉから成る上記ゲート電
極１０及びＭ。Next, as shown in FIG. 3D, the Ti film 15.5 iOz
Membrane 8, a-Ge membrane layer 4, n'' type Ge membrane 13a, 13
By etching away predetermined portions of b, these films are made into islands, and at the same time, a gate electrode 10 made of a Ti film having a predetermined shape is formed.
After forming and exposing one end of the MO films 3a and 3b, the entire surface is irradiated with laser light 11 from the XeCl excimer laser in the same manner as in the first embodiment. The gate electrodes 10 and M made of Ti are irradiated with this laser beam 11.
膜３ａ、３ｂが高温に加熱され、これらのゲート電極１
０及びＭｏ膜３ａ、３ｂで発生した熱が第１実施例にお
けると同様にしてａ−Ｇｅ膜膜層４伝導される結果、こ
のａ−Ｇｅ膜膜層４加熱溶融される。The films 3a and 3b are heated to a high temperature, and these gate electrodes 1
As a result of the heat generated in the O and Mo films 3a and 3b being conducted to the a-Ge film layer 4 in the same manner as in the first embodiment, the a-Ge film layer 4 is heated and melted.
この結果、ａ−Ｇｅ膜膜層４温度プロファイルは、第４
図に示すように、第２図と同様にチャネル領域の中心部
で最低温度となり、中心から離れるに従って温度が高く
なるという傾向を示す、従って、結晶化はａ−Ｇｅ膜膜
層４中心部から始まり、両端に向かって進行するので、
固化後にはＳｉＯ２膜８との界面に沿って単結晶領域１
２が形成され、これによってＧｅＴ Ｆ Ｔが完成され
る。As a result, the temperature profile of the a-Ge film layer 4 is
As shown in the figure, the temperature tends to be lowest at the center of the channel region and increase as it moves away from the center, similar to FIG. 2. Therefore, crystallization starts from the center of the a-Ge film layer 4. As it begins and progresses towards both ends,
After solidification, a single crystal region 1 is formed along the interface with the SiO2 film 8.
2 is formed, thereby completing the GeT F T.
この第２実施例によれば、第１実施例と同様に、チャネ
ル領域を単結晶Ｇｅにより構成することができるので移
動度の高い優れた特性のＧｅＴＦＴを製造することがで
き、低温プロセスであるので低融点のガラス基板１を用
いることができる等の利点を有する。According to the second embodiment, as in the first embodiment, the channel region can be made of single-crystal Ge, so a GeTFT with high mobility and excellent characteristics can be manufactured using a low-temperature process. Therefore, it has the advantage that a glass substrate 1 having a low melting point can be used.
以上本発明の実施例につき説明したが、本発明は上述の
２つの実施例に限定されるものではな（、本発明の技術
的思想に基づ（各種の変形が可能である。例えば、上述
の２つの実施例においては、加熱のためのエネルギービ
ームとしてＸｅＣ７！エキシマ−レーザーによるレーザ
ー光１１を用いているが、必要に応じてＸｅＦｅキシマ
−レーザー（波長３５１ｎｍ） 、 ＫｙＦエキシマ−
レーザー（波長２４８ｎｍ） 、へｒＦエキシマーレー
ザー、Ａｒレーザー（波長４８８ｎｍ）等によるレーザ
ー光、さらには電子ビーム、イオンビーム等の各種エネ
ルギービームを用いることが可能である。また上述の２
つの実施例においては、ソース電極５及びドレイン電極
６をＭｏで構成し、ゲート電極ｌＯをＭｏまたはＴｉで
構成したが、第５図に示すように、例えばこれらのゲー
ト電極１０、ソース電極５及びドレイン電極６をＷ１Ｔ
１％ Ｐｔ、Ｃｒ等のレーザー光１１の反射率の小さい
金属により構成するか、またはゲート電極１０をソース
電極５及びドレイン電極６を構成する金属よりも反射率
の小さい金属により構成することによって、上述の２つ
の実施例ど同様の目的を達成することが可能である。な
お例えば第２実施例においてゲート電極１０を反射率の
極めて大きいＡＮにより構成した場合には、ａ −Ｇｅ
膜膜層４チャネル領域への熱供給はソース電極５及びド
レイン電極６から殆ど行われるので、特にチャネル長の
短いＴＰＴのチャネル領域の結晶化に効果的である。な
お参考のため次表にゲート電極１０、ソース電極５及び
ドレイン電極６の材料として用いることのできる金属の
例をその融点と共に示す。Although the embodiments of the present invention have been described above, the present invention is not limited to the above-mentioned two embodiments (based on the technical idea of the present invention) (various modifications are possible. For example, the above-mentioned In these two examples, a laser beam 11 from an XeC7! excimer laser is used as the energy beam for heating, but if necessary, a XeFe excimer laser (wavelength 351 nm) or a KyF excimer laser may be used.
It is possible to use laser light such as a laser (wavelength: 248 nm), a HerF excimer laser, an Ar laser (wavelength: 488 nm), and various energy beams such as an electron beam and an ion beam. Also, the above 2
In one embodiment, the source electrode 5 and the drain electrode 6 were made of Mo, and the gate electrode 1O was made of Mo or Ti, but as shown in FIG. Drain electrode 6 is W1T
By forming the gate electrode 10 with a metal such as 1% Pt or Cr that has a low reflectance for the laser beam 11, or by forming the gate electrode 10 with a metal whose reflectance is lower than that of the metal forming the source electrode 5 and the drain electrode 6. Similar objectives can be achieved in the two embodiments described above. For example, in the second embodiment, when the gate electrode 10 is made of AN having an extremely high reflectance, a-Ge
Since most of the heat is supplied to the channel region of the film layer 4 from the source electrode 5 and drain electrode 6, it is particularly effective for crystallizing the channel region of TPT having a short channel length. For reference, the following table shows examples of metals that can be used as materials for the gate electrode 10, source electrode 5, and drain electrode 6, along with their melting points.
また上述の２つの実施例においては、ａ −Ｓｉ ：Ｈ
膜７またはａ Ｇｅ膜膜層４形成してこれをレーザー
光１１の照射を利用して結晶化させることにより単結晶
領域１２を形成して′いるが、これらの膜の代わりに多
結晶Ｓｉ膜または多結晶Ｇｅ膜を形成し、これを再結晶
化させることによっても単結晶領域１２を形成すること
が可能である。さらにまた、必要に応じて上述の２つの
実施例で用いたＳｉ、Ｇｅ以外の各種半導体のアモルフ
ァス膜または多結晶膜を用いることも可能である。なお
参考のため本発明における半導体層として用いることの
できる半導体の例をその融点及びバンドギャップと共に
次表に示す。Furthermore, in the above two embodiments, a-Si:H
The single crystal region 12 is formed by forming the film 7 or a Ge film film layer 4 and crystallizing it using irradiation with the laser beam 11, but instead of these films, a polycrystalline Si film is formed. Alternatively, the single crystal region 12 can also be formed by forming a polycrystalline Ge film and recrystallizing it. Furthermore, it is also possible to use an amorphous film or a polycrystalline film of various semiconductors other than Si and Ge used in the above two embodiments, if necessary. For reference, examples of semiconductors that can be used as the semiconductor layer in the present invention are shown in the following table along with their melting points and band gaps.
また上述の２つの実施例においては、基板としてガラス
基板１を用いたが、必要に応じて石英ガラス基板、プラ
スチック基板等の各種絶縁性基板を用いることが可能で
ある。なお参考のため第６図に石英ガラス及びプラスチ
ック材料の一例としてポリメタクリル酸メチル（ＰＭＭ
Ａ）の光透過率（Ｔ）の光の波長（λ）依存性を示す。Further, in the above two embodiments, the glass substrate 1 was used as the substrate, but various insulating substrates such as a quartz glass substrate and a plastic substrate can be used as necessary. For reference, Figure 6 shows polymethyl methacrylate (PMM) as an example of quartz glass and plastic materials.
The dependence of the light transmittance (T) on the wavelength (λ) of light in A) is shown.
さらに上述の２つの実施例における５ｉｆｔ膜２及びＳ
ｉＯ□膜８の代わりに５ｉｙＮａ膜を用いることが可能
であり、さらにはＳｉＯ□膜２は必要に応じて省略可能
である。Furthermore, the 5ift film 2 and S in the above two embodiments
A 5iyNa film can be used in place of the iO□ film 8, and furthermore, the SiO□ film 2 can be omitted if necessary.
なお例えば第１Ｅ図に示す状態でレーザー光１１の照射
前にＳｉｎｇ膜８を介してｎ型またはｐ型の不純物をａ
−Ｓｔ ： Ｈ膜７中にイオン注入したり、５ｉｎｔ
膜８をゲート電極１０と同一形状にエツチングしてａ
−３ｉ ： Ｈ膜７の両端部を露出させた後、ＰＨｓま
たはＢ、）１．ガスを含む３囲気中でレーザー光１１を
照射してＰまたはＢをａ−Ｓｉ： Ｈ膜７中に拡散（Ｇ
ａｓ Ｉｍｍｅｒｓｉｏｎ Ｌａ５ｅｒ Ｄｏｐｉｎｇ
、ＧＩＬＤ）させたりすることによってソース領域及び
ドレイン領域を形成するようにすれば、ｎ゛型ａ−５ｔ
： Ｈ膜４を省略可能である。Note that, for example, in the state shown in FIG.
-St: Ion implantation into the H film 7,
The film 8 is etched into the same shape as the gate electrode 10.
-3i: After exposing both ends of the H film 7, PHs or B,)1. P or B is diffused (G
as Immersion La5er Doping
, GILD) to form the source and drain regions, the n-type a-5t
: The H film 4 can be omitted.
本発明によれば、エネルギービーム照射により高温に加
熱されたゲート電極、ソース電極及びドレイン電極から
半導体層に供給される熱によりこの半導体層を単結晶化
させることができ、従ってチャネル領域が単結晶の半導
体で構成された、特性の優れた半導体装置を製造するこ
とができる。According to the present invention, the semiconductor layer can be made into a single crystal by the heat supplied to the semiconductor layer from the gate electrode, source electrode, and drain electrode heated to high temperature by energy beam irradiation, so that the channel region becomes a single crystal. It is possible to manufacture a semiconductor device with excellent characteristics, which is composed of a semiconductor of
また製造工程を低温プロセス化することができるので、
低融点の基板を用いることができる。In addition, the manufacturing process can be made into a low-temperature process, so
A low melting point substrate can be used.
第１Ａ図〜第１Ｅ図は本発明の第１実施例による５ｉＴ
ＦＴの製造方法を工程順に示す断面図、第２図はレーザ
ー光照射により加熱されたａ −３ｔ ：Ｉ］膜の温度
プロファイルを示すグラフ、第３Ａ図〜第３Ｄ図は本発
明の第２実施例によるＧｅＴＦＴの製造方法を工程順に
示す断面図、第４図はレーザー光照射により加熱された
ａ −Ｇｅ膜の温度プロファイルを示すグラフ、第５図
は種々の金属の光反射率（Ｒ）の光の波長（λ）依存性
を示すグラフ、第６図は基板材料の光透過率（Ｔ）の光
の波長（λ）依存性を示すグラフである。
なお図面に用いた符号において、
ｌ−・−・−・−・−・−・ガラス基板２．８・・・−
−−−−−−５ｔ Ｏ□膜３・−一一〜−−〜−−−−
−−−・・−ＭＯ膜５−−−−−一・・・−・−−−−
−−ソース電極６−・・−−−一一一−−−〜−−−−
−−ドレイン電極７−−−−−・−−−−ｍ−・−−−
−−−ａ −Ｓｔ ： Ｈ膜１０−・・−−−−−−一
−・−ゲート電極１１・・−・−・−・−・・レーザー
光１２−・−・・−〜−−−・−単結晶領域１４−・−
−−−−−−−−−−−ａ −Ｇｅ膜１５−・−・−・
・・−Ｔ ｉ膜
である。1A to 1E are 5iTs according to the first embodiment of the present invention.
2 is a graph showing the temperature profile of the a-3t:I] film heated by laser beam irradiation, and FIGS. 3A to 3D are cross-sectional views showing the steps of the FT manufacturing method. 4 is a graph showing the temperature profile of the a-Ge film heated by laser beam irradiation, and FIG. 5 is a graph showing the optical reflectance (R) of various metals. FIG. 6 is a graph showing the dependence of the light transmittance (T) of the substrate material on the wavelength (λ) of light. In addition, in the symbols used in the drawings, l-・-・−・−・−・−・Glass substrate 2.8...−
−−−−−−5t O□Membrane 3・−11～−−−−−−
---...-MO film 5------1...-----
−−Source electrode 6−・・−−111−−−～−−−
---Drain electrode 7----------------
---a -St: H film 10------1---Gate electrode 11--Laser beam 12---------・−Single crystal region 14−・−
−−−−−−−−−−−a −Ge film 15−・−・−・
...-Ti film.
Claims (1)
工程と、 上記ソース電極及び上記ドレイン電極のそれぞれが部分
的に露出した状態で上記ソース電極及び上記ドレイン電
極にまたがる半導体層を上記絶縁性基板上に形成する工
程と、 上記半導体層上にゲート絶縁膜を介してゲート電極を形
成する工程と、 エネルギービームを照射することにより上記半導体層を
結晶化させる工程とをそれぞれ具備することを特徴とす
る半導体装置の製造方法。[Claims] A step of forming a source electrode and a drain electrode on an insulating substrate, and a semiconductor layer spanning the source electrode and the drain electrode with each of the source electrode and the drain electrode partially exposed. a step of forming a gate electrode on the insulating substrate, a step of forming a gate electrode on the semiconductor layer via a gate insulating film, and a step of crystallizing the semiconductor layer by irradiating the semiconductor layer with an energy beam. A method for manufacturing a semiconductor device, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17892185A JPH073824B2 (en) | 1985-08-14 | 1985-08-14 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17892185A JPH073824B2 (en) | 1985-08-14 | 1985-08-14 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239068A true JPS6239068A (en) | 1987-02-20 |
| JPH073824B2 JPH073824B2 (en) | 1995-01-18 |
Family
ID=16056974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17892185A Expired - Lifetime JPH073824B2 (en) | 1985-08-14 | 1985-08-14 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073824B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138725A (en) * | 1988-06-28 | 1990-05-28 | Ricoh Co Ltd | Semiconductor substrate and manufacture thereof |
| JPH02283073A (en) * | 1989-04-25 | 1990-11-20 | Seiko Epson Corp | Semiconductor device and manufacture thereof |
| EP0459763A1 (en) * | 1990-05-29 | 1991-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| US6475839B2 (en) | 1993-11-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing of TFT device by backside laser irradiation |
| JP2007311442A (en) * | 2006-05-17 | 2007-11-29 | Hitachi Ltd | Organic thin film transistor, method and apparatus for manufacturing the same |
-
1985
- 1985-08-14 JP JP17892185A patent/JPH073824B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02138725A (en) * | 1988-06-28 | 1990-05-28 | Ricoh Co Ltd | Semiconductor substrate and manufacture thereof |
| JPH02283073A (en) * | 1989-04-25 | 1990-11-20 | Seiko Epson Corp | Semiconductor device and manufacture thereof |
| EP0459763A1 (en) * | 1990-05-29 | 1991-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| US5313075A (en) * | 1990-05-29 | 1994-05-17 | Hongyong Zhang | Thin-film transistor |
| US5523240A (en) * | 1990-05-29 | 1996-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor with a halogen doped blocking layer |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US7355202B2 (en) | 1990-05-29 | 2008-04-08 | Semiconductor Energy Co., Ltd. | Thin-film transistor |
| US6475839B2 (en) | 1993-11-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing of TFT device by backside laser irradiation |
| US6617612B2 (en) * | 1993-11-05 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a semiconductor integrated circuit |
| JP2007311442A (en) * | 2006-05-17 | 2007-11-29 | Hitachi Ltd | Organic thin film transistor, method and apparatus for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073824B2 (en) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59195871A (en) | Manufacture of metal oxide semiconductor field-effect transistor | |
| JPS60245124A (en) | Manufacture of semiconductor device | |
| TW200423207A (en) | Semiconductor device and method of fabricating the same | |
| JPS60245172A (en) | Insulated gate type semiconductor device | |
| JPH03244136A (en) | Manufacture of thin-film transistor | |
| JPH1050607A (en) | Manufacture of semiconductor device | |
| JPS6239068A (en) | Manufacture of semiconductor device | |
| JPS60150618A (en) | Manufacture of semiconductor device | |
| JP2534980B2 (en) | Method for manufacturing crystalline semiconductor thin film | |
| JPH0629212A (en) | Manufacture of semiconductor device | |
| JPS621220A (en) | Manufacture of defect localized orientation silicon monocrystalline film on insulation support | |
| JP2838155B2 (en) | Method for manufacturing thin film transistor | |
| JPS6269680A (en) | Manufacture of thin film transistor | |
| JPS6159820A (en) | Manufacture of semiconductor device | |
| JPS5928328A (en) | Preparation of semiconductor device | |
| JP2771812B2 (en) | Method for manufacturing semiconductor device | |
| JPH08293464A (en) | Manufacture of semiconductor substrate and semiconductor device | |
| JP2831006B2 (en) | Method for manufacturing thin film transistor | |
| JPH03284831A (en) | Forming method for semiconductor thin-film | |
| JPH09172186A (en) | Manufacture of thin film transistor | |
| JPS5825220A (en) | Manufacture of semiconductor substrate | |
| JPH09232584A (en) | Method of manufacturing semiconductor device | |
| JPH0697196A (en) | Semiconductor device and manufacture thereof | |
| JPS6017911A (en) | Manufacture of semiconductor device | |
| JPS59132120A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |