JPS6238332Y2 - - Google Patents
Info
- Publication number
- JPS6238332Y2 JPS6238332Y2 JP5697882U JP5697882U JPS6238332Y2 JP S6238332 Y2 JPS6238332 Y2 JP S6238332Y2 JP 5697882 U JP5697882 U JP 5697882U JP 5697882 U JP5697882 U JP 5697882U JP S6238332 Y2 JPS6238332 Y2 JP S6238332Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistors
- input terminal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 208000012468 Ewing sarcoma/peripheral primitive neuroectodermal tumor Diseases 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は、電界効果形トランジスタを用いたチ
ヨツパ形の演算増幅器の改良に関する。[Detailed Description of the Invention] The present invention relates to an improvement of a chopper type operational amplifier using field effect transistors.
第1図は電界効果形トランジスタを用いた従来
のチヨツパー形演算増幅器の接続図である。図に
おいて、(+),(−)はそれぞれ入力端子、BRは
4つの電界効果形トランジスタFETを辺とする
ブリツジ回路である。なお、以下の説明におい
て、電界効果形トランジスタを単にFETとい
う。Tはトランス、Ampは交流増幅器である。 FIG. 1 is a connection diagram of a conventional chopper operational amplifier using field effect transistors. In the figure, (+) and (-) are input terminals, respectively, and BR is a bridge circuit with four field effect transistors FET as sides. Note that in the following description, the field effect transistor is simply referred to as FET. T is a transformer, and Amp is an AC amplifier.
FETをスイツチング素子とするチヨツパー形
演算増幅器におけるチヨツパーの動作は相向い合
う2つずつのFETをそれぞれ正,逆相のドライ
ブ信号で交互にON・OFFさせることにより行う
が、ドライブ電圧のレベルはFETの特性から入
力電圧Viに追従していなければならない。その
為に、ドライブ手段として一般的にはトランスT
を用い、その二次側コイルの中点を(−)入力端
に接続することによりトランスTの二次側コイル
を入力Viの電位にし、そして、トランスTの一
次側コイルより供給されるドライブ信号DSを絶
縁して二次側コイルに取出し、その二次側コイル
より得られる電圧によりFETをドライブするよ
うにしている。 The chopper operation in a chopper-type operational amplifier that uses FETs as switching elements is performed by alternately turning on and off two opposing FETs using positive and negative phase drive signals, but the drive voltage level is It must follow the input voltage V i due to its characteristics. For this reason, transformer T is generally used as a drive means.
By connecting the middle point of the secondary coil to the (-) input terminal, the secondary coil of the transformer T is brought to the potential of the input Vi , and the drive supplied from the primary coil of the transformer T is The signal DS is insulated and taken out to the secondary coil, and the voltage obtained from the secondary coil drives the FET.
このようなドライブ回路をもつたチヨツパー形
演算増幅器は従来より用いられているが、この方
法では交流増幅器AMPが高入力インピーダンス
とする場合に、トランスTの一次側・二次側間の
絶縁抵抗、リーク電流が問題となる。また、トラ
ンスTは飽和状態で使用することになる。そのた
め、このトランスで発生する高周波成分のノイズ
は入力信号Viが微少の場合に幣害となる。更
に、FETに例えばエンハンスメント形のものを
用いた場合、その特性は第2図に示すようなので
0とVGSvoltの電圧を交互に切換えるようなドラ
イブ信号が必要となるが、第1図の回路ではトラ
ンス結合のため第3図に示す如く2×VGの振幅
となつてしまう。その結果、FETのゲート・ド
レイン,ゲート・ソース間容量によるドライブ電
圧が微分されて発生するスパイクが大きくなり、
その大きなスパイクが入力信号Viに重畳される
ので、幣害が大きなものとなる。 A chopper type operational amplifier with such a drive circuit has been used in the past, but in this method, when the AC amplifier AMP has a high input impedance, the insulation resistance between the primary and secondary sides of the transformer T, Leakage current becomes a problem. Further, the transformer T will be used in a saturated state. Therefore, the noise of high frequency components generated by this transformer becomes a damage when the input signal V i is very small. Furthermore, if an enhancement type FET, for example, is used, its characteristics are shown in Figure 2, so a drive signal that alternately switches the voltage between 0 and VGS volt is required, but the circuit in Figure 1 In this case, due to transformer coupling, the amplitude becomes 2×V G as shown in FIG. As a result, the drive voltage due to the gate-drain and gate-source capacitance of the FET is differentiated and the spikes generated become larger.
Since the large spike is superimposed on the input signal V i , the monetary damage becomes large.
本考案はこれら幣害を持つトランスを用いずに
ドライブ回路を構成したもので、その実施例を第
4図に示す。 In the present invention, a drive circuit is constructed without using a transformer having these disadvantages, and an embodiment thereof is shown in FIG.
第4図において、Brはエンハンスメント形の
FETを各辺として構成されたブリツジ回路、
(+),(−)は入力端子、AMPは交流増幅器、
BAはバツフア増幅器、ZDはツエナーダイオー
ド、Tr1,Tr2はトランス、R1,R2,R3は抵抗素
子、SIは定電流源である。入力端子(+),(−)
はブリツジ回路Brの一対の頂点11,12に接
続され、他の一対の頂点21,22は交流増幅器
AMPの入力端に接続されている。バツフア増幅
器BAの(+)入力端は入力端子(−)に接続さ
れ、出力端はツエナーダイオードZDに接続さ
れ、このツエナーダイオードには定電流源SIが接
続されている。Tr1,Tr2はスイツチング回路を
構成するトランジスタで、両トランジスタのコレ
クタ電極は抵抗R1,R2を介してツエナーダイオ
ードZDと定電流源SIとの間に接続され、エミツ
タ電極は共通な抵抗R3を介して負電極−Vに接
続されている。トランジスタTr1と抵抗R1の接続
点および抵抗R2とトランジスタTr2の接続点はそ
れぞれブリツジ回路Brを構成する互に相向に合
う一対のFETのゲート電極に接続されている。
定電流源SIには電圧源+Vが接続され、トランジ
スタTr1,Tr2の各ベース電極には互に逆位相の
方形波ドライブ信号DSが加えられている。 In Figure 4, B r is the enhancement type.
A bridge circuit configured with FETs on each side.
(+), (-) are input terminals, AMP is AC amplifier,
BA is a buffer amplifier, ZD is a Zener diode, T r1 and T r2 are transformers, R 1 , R 2 and R 3 are resistance elements, and SI is a constant current source. Input terminal (+), (-)
is connected to a pair of vertices 11 and 12 of the bridge circuit B r , and the other pair of vertices 21 and 22 are connected to an AC amplifier.
Connected to the input end of the AMP. The (+) input terminal of the buffer amplifier BA is connected to the input terminal (-), and the output terminal is connected to a Zener diode ZD, to which a constant current source SI is connected. T r1 and T r2 are transistors that constitute a switching circuit, the collector electrodes of both transistors are connected between the Zener diode ZD and the constant current source SI via resistors R 1 and R 2 , and the emitter electrodes are connected to a common resistor. It is connected to the negative electrode -V via R3 . The connection point between the transistor T r1 and the resistor R 1 and the connection point between the resistor R 2 and the transistor T r2 are respectively connected to the gate electrodes of a pair of mutually opposing FETs constituting the bridge circuit B r .
A voltage source +V is connected to the constant current source SI, and square wave drive signals DS having mutually opposite phases are applied to the base electrodes of the transistors T r1 and T r2 .
このような構成の本考案に係るチヨツパー形演
算増幅器において、バツフア増幅器BAの出力端
の電位は入力Viの電位に追従し、そしてこの電
圧にツエナーダイオードZDによるツエナー電圧
Vzが加算される。この加算電位にトランジスタ
Tr1,Tr2によるスイツチング回路が接続されて
いる。したがつて、トランジスタTr1,Tr2をド
ライブ信号DSによつて交互にON,OFFさせる
と、第5図に示す如く(Vi+Vz)と(Vi+Vz
−VG)を交互にくり返す逆位相の2信号A,B
が作られる。ブリツジ回路Brを構成する相向い
合う一対のEFTがAとB信号により交互にON,
OFFされる。これによつて、入力端子(+),
(−)より印加された入力信号Viはこのブリツジ
回路Brでチヨツピングされ、交流増幅器AMPに
加えられて増幅される。 In the chopper type operational amplifier of the present invention having such a configuration, the potential at the output terminal of the buffer amplifier BA follows the potential of the input V i , and this voltage is supplemented with a Zener voltage by the Zener diode ZD.
Vz is added. A switching circuit including transistors T r1 and T r2 is connected to this added potential. Therefore, when the transistors T r1 and T r2 are turned ON and OFF alternately by the drive signal DS, (V i +V z ) and (V i +V z ) as shown in FIG.
-V
is made. A pair of opposing EFTs constituting the bridge circuit B r are turned on alternately by the A and B signals.
It will be turned off. With this, the input terminal (+),
The input signal V i applied from (-) is stopped by this bridge circuit B r and is applied to the AC amplifier AMP and amplified.
このような構成の本考案のチヨツパー形増幅器
においては、
(イ) バツフア増幅器BAの入力インピーダンスが
十分高いとすると交流増幅器AMPの入力イン
ピーダンスの低下はない。よつて、特種なトラ
ンスTを必要とする第1図の回路に比し、本考
案の回路は高精度化,高感度化が容易に可能と
なる。 In the chopper type amplifier of the present invention having such a configuration, (a) If the input impedance of the buffer amplifier BA is sufficiently high, there is no drop in the input impedance of the AC amplifier AMP. Therefore, compared to the circuit of FIG. 1 which requires a special type of transformer T, the circuit of the present invention can easily achieve higher precision and higher sensitivity.
(ロ) バツフア増幅器BAを用いてドライブ信号を
入力電位Viに追従させるようにしたので、ト
ランスTを用いる必要はなく、よつてトランス
Tを用いてドライブ信号を伝達するような第1
図の回路に比してトランスTを用いることによ
つて生じるノズルによる幣害が少なくなる。(b) Since the buffer amplifier BA is used to make the drive signal follow the input potential V i , there is no need to use the transformer T.
Compared to the circuit shown in the figure, the damage caused by the nozzle is reduced by using the transformer T.
(ハ) 実施例ではエンハンスメント形のものを用い
た場合を例示したが、デイプレシヨン形のもの
であつてもよい。その場合、FETの特性に合
せてドライブ信号の電圧の値を設定することが
できる。したがつて、FETのゲート・ドレイ
ン,ゲート・ソース間容量によつて発生するス
バイクも小さなものとなり、入力に及ぼす影響
は少なくなる。(c) In the embodiment, an enhancement type device is used, but a depreciation type device may be used. In that case, the voltage value of the drive signal can be set according to the characteristics of the FET. Therefore, the fluctuation caused by the gate-drain and gate-source capacitance of the FET becomes small, and the influence on the input is reduced.
なお、本考案のチヨツパー形増幅器は実際には
第6図の如く構成で用いられる。第6図におい
て、一点鎖線内で示す回路が第4図に示す本考案
の回路であつて、入力端子IT1,IT2に印加され
る入力Viは入力端子IT1より演算増幅器の(+)
端子に加えられ、演算増幅器の出力端は分圧抵抗
Rf1,Rf2により分圧されて(−)入力端子に帰
還されるようになついる。OUTは出力端子であ
る。 Incidentally, the chopper type amplifier of the present invention is actually used in a configuration as shown in FIG. In FIG . 6, the circuit shown within the dashed line is the circuit of the present invention shown in FIG . )
The output terminal of the operational amplifier is divided by voltage dividing resistors R f1 and R f2 and fed back to the (-) input terminal. OUT is an output terminal.
第1図は従来の演算増幅器の回路図、第2図は
エンハンスメント形FETの特性図、第3図はド
ライブ信号の波形図、第4図は本考案に係る演算
増幅器の実施例の回路図、第5図はドライブ信号
の波形図、第6図は本考案が用いられる一例の回
路図である。
Br……ブリツジ回路、FET……電界効果形ト
ランジスタ、BA……バツフア増幅器、Tr1,Tr2
……スイツチングトランジスタ、ZD……ツエナ
ーダイオード。
Fig. 1 is a circuit diagram of a conventional operational amplifier, Fig. 2 is a characteristic diagram of an enhancement type FET, Fig. 3 is a waveform diagram of a drive signal, and Fig. 4 is a circuit diagram of an embodiment of an operational amplifier according to the present invention. FIG. 5 is a waveform diagram of a drive signal, and FIG. 6 is a circuit diagram of an example in which the present invention is used. B r ... Bridge circuit, FET... Field effect transistor, BA... Buffer amplifier, T r1 , T r2
...Switching transistor, ZD...Zener diode.
Claims (1)
回路で構成したチヨツパーによつて入力端子に加
えられる入力信号をチヨツピングしたのち交流増
幅器により増幅するようにしたチヨツパー形演算
増幅器において、その入力端が前記入力端子の一
方に接続されたバツフア増幅器と、このバツフア
増幅器の出力端に接続され定電流が供給されるツ
エナーダイオードと、そのベース電極にドライブ
信号が加えられコレクタ電極が前記ツエナーダイ
オードに接続された一対のトランジスタよりなる
スイツチング回路を具備し、このスイツチング回
路を構成する前記一対のトランジスタのコレクタ
電圧で前記ブリツジ回路を構成する電界効果形ト
ランジスタをオン・オフさせるように構成したチ
ヨツパー形演算増幅器。 In a chopper type operational amplifier, in which an input signal applied to an input terminal is chopped by a chopper configured with a bridge circuit with field effect transistors on each side, and then amplified by an AC amplifier, the input terminal is connected to the input terminal. a Zener diode connected to the output end of the buffer amplifier and supplied with a constant current; A chopper type operational amplifier comprising a switching circuit made of transistors, and configured to turn on and off a field effect transistor forming the bridge circuit using a collector voltage of the pair of transistors forming the switching circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5697882U JPS58167953U (en) | 1982-04-20 | 1982-04-20 | chopper type operational amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5697882U JPS58167953U (en) | 1982-04-20 | 1982-04-20 | chopper type operational amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58167953U JPS58167953U (en) | 1983-11-09 |
JPS6238332Y2 true JPS6238332Y2 (en) | 1987-09-30 |
Family
ID=30067465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5697882U Granted JPS58167953U (en) | 1982-04-20 | 1982-04-20 | chopper type operational amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58167953U (en) |
-
1982
- 1982-04-20 JP JP5697882U patent/JPS58167953U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58167953U (en) | 1983-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5438693A (en) | R. F. mixer | |
JPS6133708Y2 (en) | ||
JPS6238332Y2 (en) | ||
JPS5847837Y2 (en) | Inverter | |
JPH0540575Y2 (en) | ||
JPH0224278Y2 (en) | ||
JP2761555B2 (en) | Frequency converter | |
JPS6217221U (en) | ||
JPS6010126Y2 (en) | switch circuit | |
JPS6217223U (en) | ||
JPH0134425Y2 (en) | ||
JPH0216293Y2 (en) | ||
JPS628147Y2 (en) | ||
JPS5918861Y2 (en) | Complementary FET chopper drive circuit | |
JPS6243213A (en) | Fet gate driving circuit | |
JPS58978Y2 (en) | charge amplifier | |
JPS61793U (en) | induction heating device | |
JPH02103914U (en) | ||
JPS647323U (en) | ||
JPH02105617A (en) | Amplifier for amplifying digital signal | |
JPS6397916U (en) | ||
JPS6284220U (en) | ||
JPS6349827U (en) | ||
JPS6249350U (en) | ||
JPS59137673U (en) | vertical deflection circuit |