JPS6238010A - Output amplifier - Google Patents
Output amplifierInfo
- Publication number
- JPS6238010A JPS6238010A JP60176853A JP17685385A JPS6238010A JP S6238010 A JPS6238010 A JP S6238010A JP 60176853 A JP60176853 A JP 60176853A JP 17685385 A JP17685385 A JP 17685385A JP S6238010 A JPS6238010 A JP S6238010A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は各種の信号処理に使用される出力増幅器に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an output amplifier used for various signal processing.
（従来の技術）
第２図は、トランジスタＱｌ、Ｑ２と電流ｇＩｓ１とに
よって構成されている差動増幅回路と、ダイオードＤと
トランジスタＱ３とによって構成されているカレントミ
ラー回路と、トランジスタＱ８．Ｑ９と電流源ＩＳ４と
ダイオードＤｒ、Ｄ２、及び抵抗Ｒ２とに構成されてい
る電圧増幅段と、ＰＮＰ トランジスタＱｌｌとＮＰＮ
トランジスタＱ１２との複合接続によるＰＮＰトラン
ジスタとＮＰＮ トランジスタＱＩＯ及び抵抗Ｒ３とで
構成されている出力段とからなる従来の出力増幅器の一
例のものの回路図であるにの第２＠に示す従来の出力増
幅器において。(Prior Art) FIG. 2 shows a differential amplifier circuit constituted by transistors Ql and Q2 and a current gIs1, a current mirror circuit constituted by a diode D and a transistor Q3, and a transistor Q8. A voltage amplification stage composed of Q9, a current source IS4, diodes Dr, D2, and a resistor R2, a PNP transistor Qll, and an NPN
The conventional output amplifier shown in the second @ is a circuit diagram of an example of a conventional output amplifier consisting of a PNP transistor connected in a composite manner with a transistor Q12 and an output stage constituted by an NPN transistor QIO and a resistor R3. In.
差動増幅回路とカレントミラー回路とは縦続接続されて
いて、図中のＡ点を出力端とする一体の増幅器を構成し
ている。トランジスタＱｌ、Ｑ２の電流をそれぞれＩｃ
１． Ｉｃ２とすると、トランジスタＱ３の電流は、
カレントミラー回路の特性によってＩｃｌになる。The differential amplifier circuit and the current mirror circuit are connected in cascade, and constitute an integrated amplifier whose output terminal is point A in the figure. The currents of transistors Ql and Q2 are respectively Ic
1. Assuming Ic2, the current of transistor Q3 is
Icl due to the characteristics of the current mirror circuit.
それで、入力端子１，２間に供給される入力信号Ｖｉが
、ｖｌ〉０のときには前記したトランジスタＱｌ、Ｑ２
の電流Ｉｃｌ、 Ｉｃ２はＩｃｌ：）１ｃ２の関係に
あるから前記したＡ点の電圧は低下し、また。Therefore, when the input signal Vi supplied between input terminals 1 and 2 is vl>0, the above-mentioned transistors Ql and Q2
Since the currents Icl and Ic2 are in the relationship of Icl:)1c2, the voltage at point A described above decreases, and.
入力端子１，２間に供給される入力信号Ｖｉが、ｖｉ＜
ｏのときには前記したトランジスタＱｌ、Ｑ２の電流１
ｃｌ、 Ｉｃ２はＩｃ１（Ｉｃ２の関係にあるから前
記したＡ点の電圧は上昇する。前記したＡ点の電圧は電
圧増幅段により反転増幅されて出力段に供給され、出力
端子３からは電圧利得１の出力段からの出力信号ｖＯが
送出されるが、前記した出力信号Ｖｏは、前記した入力
信号ＶｉがＶｉ ＞ ０のときにはＶｏ＞Ｏとなり、ま
た、前記した入力信号Ｖｉがｖｉ＜ｏのときにはＶｏ（
Ｏとなる。Input signal Vi supplied between input terminals 1 and 2 satisfies vi<
When o, the current of the transistors Ql and Q2 described above is 1.
Since cl and Ic2 have the relationship of Ic1 (Ic2), the voltage at the point A increases.The voltage at the point A is inverted and amplified by the voltage amplification stage and supplied to the output stage, and from the output terminal 3 there is a voltage gain. The output signal vO from the output stage 1 is sent out, and when the input signal Vi mentioned above is Vi>0, Vo>O, and when the input signal Vi mentioned above is vi<o. Sometimes Vo(
It becomes O.
（発明が解決しようとする問題点）
ところで、前記した第２図示の従来の出力増幅器は、そ
れの電圧増幅作用が差動増幅回路と電圧増幅段（反転増
幅段）との２段にわたってなされているために、位相推
移が加算されて大きな位相推移を生じる。また、第２図
示の出力増幅器において、それの出力段におけるトラン
ジスタＱ１１゜Ｑ１２による複合ＰＮＰ ）−ランジス
タと、ＮＰＮ トランジスタＱＩＯとしては相補的な特
性を有するものが必要とされるが、前記の回路をモノシ
リツク集積回路で実現する場合に、通常、ＰＮＰトラン
ジスタの利得帯域幅積はＮＰＮ トランジスタのそれに
比べて非常に悪いから、第２図示の出力増幅器をモノシ
リツク集積回路で構成した場合には、出力段のＰＮＰト
ランジスタ（Ｑｌｌ、Ｑ１２の複合接続）とＮＰＮトラ
ンジスタＱＩＯとの位相推移量が異なるために整合がと
れないということが起こる。(Problems to be Solved by the Invention) By the way, in the conventional output amplifier shown in FIG. Because of the large phase shifts, the phase shifts add up to produce a large phase shift. In addition, in the output amplifier shown in FIG. 2, the composite PNP (PNP)-transistor consisting of transistors Q11 and Q12 in its output stage and the NPN transistor QIO are required to have complementary characteristics. When implemented using a monolithic integrated circuit, the gain-bandwidth product of a PNP transistor is usually much worse than that of an NPN transistor. Matching may not be achieved because the amount of phase shift between the PNP transistor (combined connection of Qll and Q12) and the NPN transistor QIO is different.
したがって、従来例の出力増幅器を負帰還増幅器として
使用する場合には、適当な位相補償を行なっても高周波
特性が悪いために、映像信号のような広帯域の信号の増
幅器に使用することができなかった。Therefore, when a conventional output amplifier is used as a negative feedback amplifier, it cannot be used as an amplifier for wideband signals such as video signals due to poor high frequency characteristics even if appropriate phase compensation is performed. Ta.
（問題点を解決するための手段）
本発明は、入力信号が供給されている差動増幅回路にお
ける一方の出力側に入力側が接続されているカレントミ
ラー回路の出力側と、前記した差動増幅回路の他方の出
力側との接続点に第１の電流源を接続し、また、前記し
たカレントミラー回路の出力側と差動増幅回路の他方の
出力側との接続点と前記のカレントミラー回路の入力側
との間にベースとエミッタとを接続して、前記の接続点
の電圧をカレントミラー回路の入力側に帰還する帰還ト
ランジスタのコレクタに第２の電流源を接続してなる電
圧増幅段と、前記の電圧増幅段における帰還トランジス
タのコレクタにベースが接続され、ベースが電圧駆動さ
れるとともに、前記の電圧増幅段における帰還トランジ
スタのベース電圧に応動する電流駆動回路により、エミ
ッタが電流駆動される出力トランジスタとを備え、前記
の出力トランジスタのエミッタから出力信号を得るよう
にした出力増幅器を提供するものである。(Means for Solving the Problems) The present invention provides an output side of a current mirror circuit whose input side is connected to one output side of a differential amplifier circuit to which an input signal is supplied, and a differential amplifier circuit as described above. A first current source is connected to the connection point with the other output side of the circuit, and the connection point between the output side of the current mirror circuit and the other output side of the differential amplifier circuit is connected to the current mirror circuit. A voltage amplification stage comprising a second current source connected to the collector of a feedback transistor whose base and emitter are connected between the input side of the current mirror circuit and the voltage at the connection point fed back to the input side of the current mirror circuit. The base is connected to the collector of the feedback transistor in the voltage amplification stage, and the base is voltage-driven, and the emitter is current-driven by a current drive circuit that responds to the base voltage of the feedback transistor in the voltage amplification stage. The present invention provides an output amplifier comprising: an output transistor; the output amplifier obtains an output signal from the emitter of the output transistor;
（実施例）
以下、本発明の出力増幅器の具体的な内容について、添
付図面を参照しながら詳細に説明する。(Example) Hereinafter, specific contents of the output amplifier of the present invention will be described in detail with reference to the accompanying drawings.
第１図は本発明の出力増幅器の実施例の回路図であって
、この第１図に示されている出力増幅器において、既述
した第２図に示されている出力増幅器における各構成部
分と対応している構成部分には、第２図中で使用してい
る図面符号と同一の図面符号が使用されている。FIG. 1 is a circuit diagram of an embodiment of the output amplifier of the present invention, and in the output amplifier shown in FIG. 1, each component in the output amplifier shown in FIG. The same drawing numerals used in FIG. 2 are used for corresponding components.
第１図において、入力端子１にベースが接続されている
トランジスタＱｌと、入力端子２にベースが接続されて
いるトランジスタＱ２とにおける共通接続されたエミッ
タと電源との間には、電流源ＩＳＩが接続されており、
また、前記のトランジスタＱ１のコレクタと接地との間
にはダイオードＤが接続され、さらに、トランジスタＱ
２のコレクタにはトランジスタＱ４．Ｑ６のベースが接
続されているともに、トランジスタＱ３のコレクタが接
続されている。In FIG. 1, a current source ISI is connected between the commonly connected emitters of the transistor Ql whose base is connected to the input terminal 1 and the transistor Q2 whose base is connected to the input terminal 2 and the power supply. connected and
Further, a diode D is connected between the collector of the transistor Q1 and the ground, and a transistor Q
A transistor Q4.2 is connected to the collector of the transistor Q4.2. The base of Q6 is connected, and the collector of transistor Q3 is also connected.
前記したトランジスタＱ３のエミッタは接地されており
、また、トランジスタＱ３のベースには前記したトラン
ジスタＱ１のコレクタが接続されている。前記したトラ
ンジスタＱ２．Ｑ３のコレクタと、トランジスタＱ４．
Ｑ６のベースどのｉＪ読点Ａと、電源Ｖｃｃとの間には
、第１の電流源ＩＳ２が接続されており、また、前記し
た１ヘランジスタＱ４のエミッタは、トランジスタＱ３
のベースとトランジスタＱ１のコレクタとに接続されて
いる。The emitter of the transistor Q3 described above is grounded, and the collector of the transistor Q1 described above is connected to the base of the transistor Q3. The transistor Q2 described above. Q3 collector and transistor Q4.
A first current source IS2 is connected between the iJ reading point A of the base of Q6 and the power supply Vcc, and the emitter of the one-herald transistor Q4 is connected to the transistor Q3.
and the collector of transistor Q1.
前記したトランジスタＱ４のコレクタにはトランジスタ
Ｑ５のベースが接続されているとともに。The collector of the transistor Q4 mentioned above is connected to the base of the transistor Q5.
トランジスタＱ４のコレクタと電源との間には、￥Ｓ２
の電流源ＩＳ３が接続されている。Between the collector of transistor Q4 and the power supply, there is a wire of ¥S2.
A current source IS3 is connected.
前記したトランジスタＱ５のコレクタは電源に接続され
ており、また、トランジスタＱ５のエミッタは出力端子
３に接続されているどともに、トランジスタＱ７のコレ
クタに接続され、前記の１−ランジスタＱ７のエミッタ
は接地されている。前記のトランジスタＱ６は、それの
コＩノクタが電源に接続されており、また、それのエミ
ッタは抵抗Ｒを介して接地されているとともに、トラン
ジスタＱ７のベースに接続されている。The collector of the transistor Q5 described above is connected to the power supply, and the emitter of the transistor Q5 is connected to the output terminal 3 as well as the collector of the transistor Q7, and the emitter of the transistor Q7 is connected to the ground. has been done. The transistor Q6 has its inductor connected to the power supply, and its emitter is grounded via a resistor R and connected to the base of the transistor Q7.
第１図示の出力増幅器において、トランジスタＱｌ、Ｑ
２による差動増幅回路の２つの出力間に、ベースとエミ
ッタとが接続されている前記したトランジスタＱ４は、
トランジスタＱｌ、Ｑ２による差動増幅回路の２つの出
力間に帰還路を構成している。In the output amplifier shown in FIG.
The above transistor Q4, whose base and emitter are connected between the two outputs of the differential amplifier circuit according to No. 2, is
A feedback path is formed between the two outputs of the differential amplifier circuit formed by transistors Ql and Q2.
さて、前記した第１図中におけるＡ点の電圧は、トラン
ジスタＱ２の電流Ｉｅ２と、トランジスタＱ３の電流１
ｃ３と、第１の電流源ＩＳ２の電流■１とのバランスに
よって決定されるのであるが、前記のＡ点の電圧は前記
したトランジスタＱ４の帰還作用により次のように自動
的に決定されるのである。Now, the voltage at point A in FIG. 1 is the current Ie2 of transistor Q2 and the current 1 of transistor Q3.
c3 and the current ■1 of the first current source IS2, and the voltage at the point A is automatically determined as follows by the feedback action of the transistor Q4. be.
すなわち、差動増幅器の入力端子１，２間に入力信号Ｖ
ｉが供給されることにより、トランジスタＱｌ、Ｑ２に
よる差動増幅回路のトランジスタＱ１のコレクタにＩｃ
ｌの電流が流れ、また、トランジスタＱ２のコレクタに
Ｉｃ２の電流が流れ、さらに、第１の電流源ＩＳ２から
は１１の電流が流れ、さらにまた、カレントミラー回路
の出力側にＩｃ３の電流が流れているとした場合に、今
、前記の電流間の大きさの関係が、Ｉｃ３＜ （Ｉｃ２
＋１１ ）であったとすると、この場合にはＡ点の電圧
が上昇しようとするが、トランジスタＱ４のエミッタの
電位はダイオードＤによって固定されているから。That is, the input signal V is applied between input terminals 1 and 2 of the differential amplifier.
By supplying i, Ic is applied to the collector of the transistor Q1 of the differential amplifier circuit composed of the transistors Ql and Q2.
A current of l flows, a current of Ic2 flows to the collector of the transistor Q2, a current of 11 flows from the first current source IS2, and a current of Ic3 flows to the output side of the current mirror circuit. Now, the relationship between the magnitudes of the currents is Ic3< (Ic2
+11 ), in this case the voltage at point A will rise, but the emitter potential of transistor Q4 is fixed by diode D.
その固定されたトランジスタＱ４のエミッタ電圧に対し
て、ベース・エミッタ間電圧だけ高い電圧に固定さ九て
いる状態にあるトランジスタＱ４のベースに対して（（
Ｉ ｃ２＋ １１） −Ｉ ｃ３）の電流が流れる。前
記したトランジスタＱ４のベース電流の増大によってト
ランジスタＱ４のエミッタ電流が増大し、それがカレン
トミラー回路の入力側に供給される。それによってカレ
ントミラー回路における入力側の電流Ｉｃ３が増大する
が、カレントミラー回路の特性によりそれの出力側の電
流も入力側の電流と等しい電流になされるというような
動作を行なって、前記のＡ点の電圧は前記したトランジ
スタＱ４の帰還作用により前記の各電流の関係がＩ ｃ
３ ＝ Ｉ ｃ２＋ Ｉ １となされるような電圧値に
自動的に設定されるのである。With respect to the base of transistor Q4, which is fixed at a voltage higher than the fixed emitter voltage of transistor Q4 by the base-emitter voltage ((
A current of I c2+ 11) - I c3) flows. The increase in the base current of transistor Q4 increases the emitter current of transistor Q4, which is supplied to the input side of the current mirror circuit. As a result, the current Ic3 on the input side of the current mirror circuit increases, but due to the characteristics of the current mirror circuit, the current on the output side is made equal to the current on the input side. The voltage at the point is due to the feedback effect of the transistor Q4, and the relationship between the currents is I c
The voltage value is automatically set such that 3 = I c2 + I 1.
前記の各電流間の大きさの関係が、前記の場合すなわち
、Ｉｃ３ ＜ （Ｉｃ２＋ Ｉ １ ）とは逆に、Ｉ
ｃ３）（Ｉｃ２＋ Ｉ ｆ）の場合には、 前記の場合
とは逆にＡ点の電圧が低下しようとするが、トランジス
タＱ４のエミッタの電位はダイオードＤによって固定さ
れているから、その固定されたトランジスタＱ４のエミ
ッタ電圧に対して、ベース・エミッタ間電圧だけ高い電
圧に固定されている状態にあるトランジスタＱ４のベー
スに対して（Ｉｃ３−（Ｉｃ２＋１１））の電流が流九
る。前記したトランジスタＱ４のベース電流の減少によ
ってトランジスタＱ４のエミッタ電流が減少し、それが
カレントミラー回路の入力側に供給される。それによっ
てカレントミラー回路における入力側の電流１ｃ３が減
少するが、カレントミラー回路の特性によりそれの出力
側の電流も入力側の電流と等しい電流になされるという
ような動作を行なって、前記のＡ点の電圧は前記したト
ランジスタＱ４の帰還作用により、前記の各電流の関係
がＩｃ３＝ Ｉｃ２＋ Ｉ １となされるような電圧値
に自動的に設定されるのである。The relationship between the magnitudes of the respective currents is I
c3) In the case of (Ic2+I f), the voltage at point A tends to decrease, contrary to the previous case, but since the emitter potential of transistor Q4 is fixed by diode D, the fixed potential A current of (Ic3-(Ic2+11)) flows to the base of the transistor Q4, which is fixed at a voltage higher than the emitter voltage of the transistor Q4 by the base-emitter voltage. The emitter current of transistor Q4 decreases due to the decrease in the base current of transistor Q4, which is supplied to the input side of the current mirror circuit. As a result, the current 1c3 on the input side of the current mirror circuit decreases, but due to the characteristics of the current mirror circuit, the current on the output side is made equal to the current on the input side. The voltage at the point is automatically set to a voltage value such that the relationship between the respective currents is Ic3=Ic2+I1 due to the feedback effect of the transistor Q4.
前記のような電流Ｉ ｃ３＝ Ｉ ｃ２＋ Ｉ １がカ
レントミラー回路に流れるときに、トランジスタＱ４に
流れる電流は、Ｉ ｃ３−１ ｃｌ＝ Ｉ ｃ２− Ｉ
ｃｌ＋ Ｉ １となる。トランジスタＱ４のコレクタ
に接続されている第２の電流源ＩＳ３の電流■２がｌ２
＝１１であると、トランジスタＱ４の出力電流はＩｃ２
−１ｃｌになり、差動増幅回路への入力信号Ｖｉに対応
した出力信号Ｖｏ、すなわち、入力信号Ｖｉ＞ Ｏのと
きにＩｃｌ ） Ｉｃ２でＶｏ）Ｏ１入入力時Ｖｉ（Ｏ
のときにＩｃｅ＜Ｉｃ２でｖＯ〈０の出力信号Ｖｏがト
ランジスタＱ４のコレクタに得られる。When the current I c3= I c2+ I 1 as described above flows through the current mirror circuit, the current flowing through the transistor Q4 is I c3-1 cl= I c2- I
cl+I becomes 1. The current ■2 of the second current source IS3 connected to the collector of the transistor Q4 is l2
= 11, the output current of transistor Q4 is Ic2
-1cl, and the output signal Vo corresponding to the input signal Vi to the differential amplifier circuit, that is, when the input signal Vi > O, Icl) Ic2 and Vo) O1 input and input Vi (O
When Ice<Ic2, an output signal Vo of vO<0 is obtained at the collector of transistor Q4.
前記のようにトランジスタＱ４のコレゲタに現われた出
力信号Ｖｏは、出力トランジスタＱ５のベース・エミッ
タ間を経由して出力端子３に電圧利得１で伝達されて、
出力端子３には出力信号Ｖｏが出力される。The output signal Vo appearing at the collector of the transistor Q4 as described above is transmitted to the output terminal 3 with a voltage gain of 1 via the base-emitter of the output transistor Q5.
An output signal Vo is output to the output terminal 3.
また、トランジスタＱ６．Ｑ７と抵抗Ｒとからなる電流
駆動回路は、Ａ点の電圧に対応した電流を流す。Also, transistor Q6. A current drive circuit consisting of Q7 and a resistor R causes a current corresponding to the voltage at point A to flow.
さて、Ａ点の電圧はトランジスタＱ４のベースエミッタ
間電圧と、トランジスタＱ３のベース・エミッタ間電圧
との和であり、前記したそれぞれのトランジスタＱ４．
Ｑ３のベース・エミッタ間電圧はそれぞれのトランジス
タＱ４．Ｑ３のエミッタ電流によって決定される６
ところで、前記したトランジスタＱ４．Ｑ３のエミッタ
電流は、入力信号Ｖｉに対応しているので、入力信号Ｖ
ｉがＶｉ ＞ ０のときには減少し、入力信号Ｖｉがｖ
ｉ＜ｏのときには増加する。すなわち、入力信号ｖ１が
ｖｌ〉０のときにはＡ点の電圧が下降し、また、入力信
号ＶｉがＶｉ（ＯのときにはＡ点の電圧が上昇する。Now, the voltage at point A is the sum of the base-emitter voltage of transistor Q4 and the base-emitter voltage of transistor Q3, and the voltage at point A is the sum of the base-emitter voltage of transistor Q4.
The base-emitter voltage of Q3 is the voltage between each transistor Q4. 6 determined by the emitter current of transistor Q3. The emitter current of Q3 corresponds to the input signal Vi, so the input signal V
When i is Vi > 0, it decreases and the input signal Vi is v
It increases when i<o. That is, when the input signal v1 is vl>0, the voltage at point A decreases, and when the input signal Vi is Vi(O), the voltage at point A increases.
したがって、前記した電流駆動回路の出力となるトラン
ジスタＱ７の電流は、入力信号Ｖユがｖｌ〉０のときに
は減少し、入力信号ＶｉがＶｉ（０のときには増加する
。Therefore, the current of the transistor Q7, which is the output of the current drive circuit described above, decreases when the input signal VU is vl>0, and increases when the input signal Vi is Vi(0).
これを、前記した出力信号Ｖｏに対応させてみると、入
力信号ＶｉがＶｉ ＞ Ｏのときには出力信号ＶｏはＶ
ｏ ）Ｏであり、このときのトランジスタＱ７の電流は
減少しているので、トランジスタＱ５を経由して出力端
子３から負荷に向って電流を流し出す、前記とは逆に、
入力信号Ｖｊ がＶｉ〈０のときには出力信号ＶｏはＶ
ｏ＜０であり、このときのトランジスタＱ７の電流は増
加しているので、出力端子３に負荷から電流を吸込むよ
うに作用する。すなわち、出力段のトランジスタＱ５と
Ｑ７とはプッシュプル動作を行なっているのである。When this corresponds to the output signal Vo mentioned above, when the input signal Vi is Vi > O, the output signal Vo is V
o) O, and the current in transistor Q7 at this time is decreasing, so the current flows out from output terminal 3 to the load via transistor Q5.Contrary to the above,
When the input signal Vj is Vi<0, the output signal Vo is V
Since o<0 and the current of transistor Q7 at this time is increasing, it acts to sink current from the load into output terminal 3. That is, the output stage transistors Q5 and Q7 perform a push-pull operation.
（効果）
以上、詳細に説明したところから明らかなように１本発
明の出力増幅器は入力信号が供給されている差動増幅回
路における一方の出力側に入力側が接続されているカレ
ントミラー回路の出力側と、前記した差動増幅回路の他
方の出力側との接続点に第１の電流源を接続し、また、
前記したカレントミラー回路の出力側と差動増幅回路の
他方の出力側との接続点と前記のカレントミラー回路の
入力側との間にベースとエミッタとを接続して、前記の
接続点の電圧をカレントミラー回路の入力側に帰還する
帰還トランジスタのコレクタに第２の電流源を接続して
なる電圧増幅段と、前記の電圧増幅段における帰還トラ
ンジスタのコレクタにベースが接続され、ベースが電圧
駆動されるとともに、前記の電圧増幅段における帰還ト
ランジスタのベース電圧に応動する電流駆動回路により
、エミッタが電流駆動される出力トランジスタとを備え
、前記の出力トランジスタのエミッタから出力信号を得
るようにした出力増幅器であって、電圧増幅作用は帰還
トランジスタＱ４の増幅段の１段で達成されていて、そ
れの位相推移は小さく、また、出力段はＰＮＰ トラン
ジスタを使用していないので位相推移は問題とはならず
、したがって、本発明の出力増幅器によれば高周波にお
いても安定に動作する負帰還増幅器を容易に実現でき、
本発明により既述した従来の諸問題点は良好に解決する
ことができる。(Effects) As is clear from the above detailed explanation, the output amplifier of the present invention is an output of a current mirror circuit whose input side is connected to one output side of a differential amplifier circuit to which an input signal is supplied. A first current source is connected to the connection point between the side and the other output side of the differential amplifier circuit, and
A base and an emitter are connected between the connection point between the output side of the current mirror circuit and the other output side of the differential amplifier circuit and the input side of the current mirror circuit, and the voltage at the connection point is a voltage amplification stage in which a second current source is connected to the collector of a feedback transistor that feeds back the current to the input side of the current mirror circuit, and a base is connected to the collector of the feedback transistor in the voltage amplification stage, and the base is driven by a voltage. and an output transistor whose emitter is current-driven by a current drive circuit that responds to the base voltage of the feedback transistor in the voltage amplification stage, and an output signal is obtained from the emitter of the output transistor. It is an amplifier, and the voltage amplification effect is achieved in one amplification stage of the feedback transistor Q4, and its phase shift is small, and the output stage does not use a PNP transistor, so phase shift is not a problem. Therefore, according to the output amplifier of the present invention, it is possible to easily realize a negative feedback amplifier that operates stably even at high frequencies.
The present invention can satisfactorily solve the conventional problems mentioned above.
【図面の簡単な説明】
第１図は本発明の出力増幅器の実施例回路図。
第２図は出力増幅器の従来例の回路図である。
１．２・・・入力端子、３・・・出力端子、Ｑ１〜Ｑ１
２・・・トランジスタ、ＩＳＩ〜ＩＳ４・・・電流源、
Ｄ、ＤＩ。
Ｄ２・・・ダイオード、 Ｒ，、Ｒ２，Ｒ３・・・抵抗
、゛ゝ−−−一ノ−BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of an embodiment of an output amplifier according to the present invention. FIG. 2 is a circuit diagram of a conventional example of an output amplifier. 1.2...Input terminal, 3...Output terminal, Q1~Q1
2...Transistor, ISI~IS4...Current source,
D.D.I. D2...Diode, R,, R2, R3...Resistance, ゛ゝ---One-no-
Claims (1)
出力側に入力側が接続されているカレントミラー回路の
出力側と、前記した差動増幅回路の他方の出力側との接
続点に第１の電流源を接続し、また、前記したカレント
ミラー回路の出力側と差動増幅回路の他方の出力側との
接続点と前記のカレントミラー回路の入力側との間にベ
ースとエミッタとを接続して、前記の接続点の電圧をカ
レントミラー回路の入力側に帰還する帰還トランジスタ
のコレクタに第２の電流源を接続してなる電圧増幅段と
、前記の電圧増幅段における帰還トランジスタのコレク
タにベースが接続され、ベースが電圧駆動されるととも
に、前記の電圧増幅段における帰還トランジスタのベー
ス電圧に応動する電流駆動回路により、エミッタが電流
駆動される出力トランジスタとを備え、前記の出力トラ
ンジスタのエミッタから出力信号を得るようにした出力
増幅器A first circuit is connected to the connection point between the output side of the current mirror circuit whose input side is connected to one output side of the differential amplifier circuit to which the input signal is supplied, and the other output side of the differential amplifier circuit described above. A current source is connected, and a base and an emitter are connected between the connection point between the output side of the current mirror circuit and the other output side of the differential amplifier circuit and the input side of the current mirror circuit. A voltage amplification stage is formed by connecting a second current source to the collector of a feedback transistor that feeds back the voltage at the connection point to the input side of the current mirror circuit, and a base is connected to the collector of the feedback transistor in the voltage amplification stage. and an output transistor whose base is voltage-driven and whose emitter is current-driven by a current drive circuit that responds to the base voltage of the feedback transistor in the voltage amplification stage; Output amplifier designed to obtain an output signal
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176853A JPS6238010A (en) | 1985-08-13 | 1985-08-13 | Output amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176853A JPS6238010A (en) | 1985-08-13 | 1985-08-13 | Output amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6238010A true JPS6238010A (en) | 1987-02-19 |
| JPH035091B2 JPH035091B2 (en) | 1991-01-24 |
Family
ID=16020974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176853A Granted JPS6238010A (en) | 1985-08-13 | 1985-08-13 | Output amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6238010A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04300606A (en) * | 1991-03-28 | 1992-10-23 | Ishigaki Mech Ind Co | Method and device for separating cake in filter press |
-
1985
- 1985-08-13 JP JP60176853A patent/JPS6238010A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04300606A (en) * | 1991-03-28 | 1992-10-23 | Ishigaki Mech Ind Co | Method and device for separating cake in filter press |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH035091B2 (en) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| JPH08250941A (en) | Low-distortion differential amplifier circuit | |
| JPH07114332B2 (en) | Diamond follower circuit and zero offset amplifier using complementary current mirror circuit | |
| JPS6212692B2 (en) | ||
| JPS63240109A (en) | Differential amplifier | |
| US4607233A (en) | Push-pull amplifier circuit with stable class AB operation | |
| US5828269A (en) | High-frequency amplifier with high input impedance and high power efficiency | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| JPS6238010A (en) | Output amplifier | |
| US4453134A (en) | High voltage operational amplifier | |
| KR100325900B1 (en) | Semiconductor amplifier | |
| JPH04369105A (en) | Amplifier | |
| JPS6238011A (en) | Output amplifier | |
| JP3427482B2 (en) | Operational amplifier | |
| JPH0527282B2 (en) | ||
| JPH036022Y2 (en) | ||
| JP3442872B2 (en) | BTL output circuit | |
| JPH1041750A (en) | Gain controlled frequency converter circuit | |
| JP3470835B2 (en) | Operational amplifier | |
| JPS5921109A (en) | Power amplifier having constant output characteristic | |
| JP3338334B2 (en) | Amplifier circuit | |
| US5917381A (en) | Amplifier | |
| JP2797504B2 (en) | Power amplifier circuit | |
| JP2589577Y2 (en) | Switch circuit |