JPS6233675B2 - - Google Patents
Info
- Publication number
- JPS6233675B2 JPS6233675B2 JP22865482A JP22865482A JPS6233675B2 JP S6233675 B2 JPS6233675 B2 JP S6233675B2 JP 22865482 A JP22865482 A JP 22865482A JP 22865482 A JP22865482 A JP 22865482A JP S6233675 B2 JPS6233675 B2 JP S6233675B2
- Authority
- JP
- Japan
- Prior art keywords
- prom
- eprom
- terminal
- data
- writer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000001514 detection method Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はプログラマブル・リード・オンリー・
メモリ（以下PROMとする）書込器にデータを転
送する装置に係り、特にイレーザブル・プログラ
マブル・リード・オンリー・メモリ（以下
EPROMとする）から直接このPROM書込器にデ
ータを転送する装置に関するものである。[Detailed description of the invention] (1) Technical field of the invention The present invention provides a programmable read-only
It pertains to a device that transfers data to a memory (hereinafter referred to as PROM) writer, and in particular to erasable programmable read-only memory (hereinafter referred to as PROM).
This relates to a device that directly transfers data from an EPROM (EPROM) to this PROM writer.
(2) 技術の背景
近年、ICメモリは高密度化に伴い価格が低下
し、使用数が拡大している。このICメモリは大
別して、記憶した情報を変更できないメモリで読
取り専用の記憶素子のROM、記憶情報の読み書
きに必要な時間が情報を記憶している場所に関係
なく、一定である記憶方式のRAMに分けられ
る。この中のPROMは基本プログラム等を書込ん
で製品に組み込まれている。このPROMにデータ
を書込む方法は、アドレス、データ、チツプイネ
ーブル等の信号をその素子に合つた所定のタイミ
ングで与えて行なわれている。このデータ等の
ROM書込器への転送方法としては、キースイツ
チによるマニユアル入力で１データごとに行う、
又、紙テープにデータを穿孔してこのテープを読
取装置により読取つて行う、更に既にデータが書
込まれているマスタROMより行うものがある。
このマスタROMからPROM書込器のRAMへの書
込みは大電流の出力ドライブ能力を必要としてい
る。このROMの代りにEPROMを使用すると素
子端子の互換性がないので手間がかかつている。(2) Technology background In recent years, the price of IC memory has decreased as the density has increased, and the number of IC memories in use has increased. IC memory can be broadly divided into ROM, which is a read-only memory element in which the stored information cannot be changed, and RAM, which has a storage method in which the time required to read and write stored information is constant regardless of where the information is stored. It can be divided into The PROM inside is used to write basic programs and other information into the product. The method for writing data into this PROM is to apply signals such as address, data, and chip enable signals at predetermined timings that suit the elements. This data etc.
The method of transferring data to the ROM writer is to manually input data using a key switch, one by one.
There is also a method in which data is punched on a paper tape and read by a reading device, and a master ROM in which data has already been written.
Writing from this master ROM to the RAM of the PROM writer requires a large current output drive capability. If EPROM is used instead of this ROM, the device terminals are not compatible, which is time-consuming.
(3) 従来技術と問題点
従来、PROMに書込む方法として、マニユアル
入力がある。これはデータの書込みに相当の時間
がかかつてしまうものである。又、紙テープ入力
による方法はデータをテープに穿孔し、更にこの
テープを読取装置で読込むと言う行程が増えてし
まう事になり、それにつれて間違いも生じ易くな
る。この他にマスタROM又はEPROMを使用す
る方法がある。このマスタROMから、PROM書
込器のRAMに書込む方法は、大電流の出力ドラ
イブ能力が必要としている。このマスクROMの
代りにEPROMを使用する場合は、PROMに比較
して出力ドライブ能力が低く、又夫々の端子配列
が異なる為、一度にテープ等にデータを交換し
て、それからPROM書込器のRAMにデータを転
送しなければならなく、作業能率が悪い問題を有
している。(3) Conventional technology and problems Conventionally, manual input has been used as a method for writing to PROM. This takes a considerable amount of time to write data. In addition, the paper tape input method increases the number of steps of punching data into the tape and then reading this tape with a reading device, making it more likely that errors will occur. Another method is to use a master ROM or EPROM. This method of writing from the master ROM to the RAM of the PROM writer requires a large current output drive capability. When using EPROM instead of this mask ROM, the output drive capacity is lower than that of PROM, and each terminal arrangement is different. Data must be transferred to RAM, resulting in poor work efficiency.
第１図はPROMとEPROMのＶpH―ＩpH特性、
ＶpL−ＩpL特性の規格表である。 Figure 1 shows the V pH - I pH characteristics of PROM and EPROM.
It is a specification table of V pL -I pL characteristics.
尚、第４，５図は実際のＶpL−ＩpL，ＶpH−Ｉ
pH特性の一例をグラフに表わしたものである。 Furthermore, Figures 4 and 5 show the actual V pL -I pL , V pH -I
This is a graph representing an example of pH characteristics.
第１図においてＶpHはROMの出力が“Ｈ”の
電圧で、ＩpHはROMの出力が“Ｈ”のときROM
から流れ出す電流の最低値を表わしている。ＶpL
はROMの出力が“Ｌ”の電圧で、ＩpLはROMの
出力が“Ｌ”のとき、ROMに流れ込む電流の最
大値を表わしている。 In Figure 1, V pH is the voltage at which the ROM output is “H”, and I pH is the ROM voltage when the ROM output is “H”.
It represents the lowest value of current flowing from. VpL
is the voltage when the ROM output is "L", and I pL represents the maximum value of the current flowing into the ROM when the ROM output is "L".
特に第１図において、EPROM（ＩpL＝
2.1mA）はPROM（ＩpL＝16mA）と比較して出
力ドライブ能力が低いことがわかる。 In particular, in Figure 1, EPROM (I pL =
2.1 mA) has a lower output drive capability than PROM (I pL = 16 mA).
第２，３図における、PROMとEPROMの比較
で、ＶpH−ＩpH特性では顕著な差異が認められな
い。しかし、ＶpL−ＩpL特性では大きな差異が認
められる。これはPROM書込器に直接EPROMの
データ“Ｌ”を転送しようとするとPROM書込器
のＩpLが16mAであるので、EPROMのVolは略
0.8Vとなる。このＶpLの比較電圧が0.6乃至0.8V
より小さい値であるので、データとして“Ｌ”の
信号であるものが、データとして“Ｈ”の信号が
転送されてしまう結果となる。従つて正常な転送
が行なえず、誤データがPROMに書込まれる問題
を有している。 In the comparison between PROM and EPROM in Figures 2 and 3, no significant difference is observed in the V pH -I pH characteristics. However, a large difference is observed in the V pL -I pL characteristics. This is because if you try to transfer EPROM data “L” directly to the PROM writer, the I pL of the PROM writer is 16mA, so the EPROM Vol is abbreviated.
It becomes 0.8V. This V pL comparison voltage is 0.6 to 0.8V
Since the value is smaller, what is a "L" signal as data ends up being transferred as an "H" signal as data. Therefore, there is a problem in that normal transfer cannot be performed and erroneous data is written to the PROM.
(4) 発明の目的
本発明は上記従来の欠点に鑑みて、PROMと
EPROMの端子配列の変換およびEPROMの出力
ドライブ能力に合わせたTTLバツフアを各出力
に接続することで、EPROMから直接書込器
RAMへデータ転送を可能にした変換ソケツトを
設けたROMデータ転送装置を提供することを目
的とするものである。(4) Purpose of the Invention In view of the above-mentioned drawbacks of the conventional technology, the present invention has been developed to improve PROM and
By converting the EPROM terminal arrangement and connecting a TTL buffer that matches the output drive capacity of the EPROM to each output, it is possible to write directly from the EPROM.
The object of the present invention is to provide a ROM data transfer device equipped with a conversion socket that enables data transfer to RAM.
(5) 発明の構成
そしてこの目的は本発明によればPROMにデー
タ書込むPROM書込器において、前記PROM書込
器に内蔵されたPROMのアドレスとチツプイネー
ブルコントロール信号を用いてEPROMの記憶内
容を書込器内のRAMに転送するために、
EPROMの出力ドライブ能力に合わせた検出回路
を含む交換ソケツトを設けたことを特徴とする
ROMデータ転送装置を提供することよつて達成
される。(5) Structure of the Invention According to the present invention, in a PROM writer that writes data to a PROM, the memory contents of the EPROM are written using the address and chip enable control signal of the PROM built in the PROM writer. In order to transfer the data to the RAM in the programmer,
It is characterized by a replacement socket that includes a detection circuit that matches the output drive capacity of the EPROM.
This is accomplished by providing a ROM data transfer device.
(6) 発明の実施例 以下本発明一実施例を図面によつて詳述する。(6) Examples of the invention An embodiment of the present invention will be described in detail below with reference to the drawings.
図４は本発明一実施例の構成概略図で、第５図
は本発明一実施例のダイヤグラムである。 FIG. 4 is a schematic diagram of the configuration of one embodiment of the present invention, and FIG. 5 is a diagram of one embodiment of the present invention.
第４図において、EPROMの出力からのデータ
は検出回路のTTLバツフアを介してPROM書込
器に転送される。 In FIG. 4, data from the output of the EPROM is transferred to the PROM writer via the TTL buffer of the detection circuit.
又、第４図は本発明一実施例の検出回路の入出
力回路略図である。 Further, FIG. 4 is a schematic diagram of the input/output circuit of the detection circuit according to one embodiment of the present invention.
同図において、この検出回路３はTTLバツフ
アを８回路含んだ例えば74LS241，74LS541を使
用している。この74LS541の入出力特性は、ＩIL
＝−0.2mA、ＩIH＝0.02mA、ＩpH＝−3mA（Ｖp
Ｈ＝2.4V）、ＩpL＝24mA（ＶpL＝0.5V）である。
この74LS541のTTLバツフアの出力は0.5Vで
24mAを流れ込ませることができる。従つて
PROM書込器側の条件であるＩpL＝16mAとＶpL
の比較電圧が0.6乃至0.8Vより小さい値を十分に
満足している。一方このTTLバツフアの入力条
件はEPROM１の出力ドライブ能力で十分に満足
される。 In the figure, the detection circuit 3 uses, for example, 74LS241 and 74LS541, which include eight TTL buffers. The input/output characteristics of this 74LS541 are I IL
= -0.2mA, I IH = 0.02mA, I pH = -3mA (V p
H = 2.4V), I pL = 24 mA (V pL = 0.5V).
The TTL buffer output of this 74LS541 is 0.5V.
It can flow 24mA. accordingly
PROM writer side conditions I pL = 16mA and V pL
The comparison voltage satisfies a value smaller than 0.6 to 0.8V. On the other hand, the input conditions for this TTL buffer are fully satisfied by the output drive capability of EPROM1.
第５図はPROM書込器５のマスタROMソケツ
トに挿入できるEPROM１のソケツト２の斜視図
とPROM書込器のブロツクダイヤグラムである。 FIG. 5 is a perspective view of the socket 2 of the EPROM 1 that can be inserted into the master ROM socket of the PROM writer 5, and a block diagram of the PROM writer.
第５図において、EPROM１を挿入するソケツ
ト２の端子は検出回路３のTTLバツフアを介し
てROM書込器５のDUT出力端子に連結される。
以上が本発明一実施例構成図である。 In FIG. 5, the terminal of the socket 2 into which the EPROM 1 is inserted is connected to the DUT output terminal of the ROM writer 5 via the TTL buffer of the detection circuit 3.
The above is the configuration diagram of one embodiment of the present invention.
PROM書込器のマスタROMソケツトには端子
６が挿入でき、ソケツト２、は検出回路３、図示
されていない変換回路は変換ソケツト基板４に設
けられている。このPROM書込器５でPROMに書
込むデータを送出するマスクROMの代りに
EPROMを使用する場合は、変換ソケツト基板４
に取付けられているソケツト２にEPROM１を挿
入し、このEPROMを挿入した変換ソケツト基板
４がPROM書込器のマスタROMソケツトに挿入
される。このPROM書込器５は、前述EPROM１
のデータを、このPROM書込器５のアドレスバ
ス、チツプイネーブル等の制御信号によりPROM
書込器内のRAMに書き込むことができる。従つ
てこの装置はマスタROMの代りにEPROM１の
素子に書き込まれてあるデータをPROMに書き込
むことができるものである。 A terminal 6 can be inserted into the master ROM socket of the PROM writer, the socket 2 is provided with a detection circuit 3, and a conversion circuit (not shown) is provided on a conversion socket board 4. This PROM writer 5 is used instead of a mask ROM that sends data to be written to PROM.
When using EPROM, convert socket board 4
The EPROM 1 is inserted into the socket 2 attached to the ROM, and the conversion socket board 4 into which this EPROM is inserted is inserted into the master ROM socket of the PROM writer. This PROM writer 5 is the EPROM 1 mentioned above.
The data is written to the PROM by control signals such as the address bus and chip enable of this PROM writer 5.
It is possible to write to RAM in the writer. Therefore, this device is capable of writing data written in the elements of EPROM 1 to PROM instead of the master ROM.
検出回路３は前述したように例えば８ビツトの
データである場合、８回路のTTLバツフア例え
ば74LS541を使用する。従つて、書き込むデータ
が入つているEPROM１のデータ出力端子はソケ
ツト２端子から検出回路であるTTLバツフアを
介してPROM書込器のマスタROMのソケツトの
データ端子にデータが転送されることになる。第
６図は、本発明一実施例の検出回路素子の入出力
回路図である。入力側は、EPROM端子に、出力
側はPROM書込器DUT端子に接続されている。
入力側、出力側のそれぞれの回路の組合せによ
り、この検出回路のTTLバツフアが作られる。 As described above, in the case of 8-bit data, the detection circuit 3 uses an 8-circuit TTL buffer such as 74LS541. Therefore, the data output terminal of the EPROM 1 containing the data to be written is transferred from the socket 2 terminal to the data terminal of the socket of the master ROM of the PROM writer via the TTL buffer which is a detection circuit. FIG. 6 is an input/output circuit diagram of a detection circuit element according to an embodiment of the present invention. The input side is connected to the EPROM terminal, and the output side is connected to the PROM writer DUT terminal.
The TTL buffer of this detection circuit is created by the combination of the input side and output side circuits.
第７図は本発明一実施例の32KのPROMと
EPROMの端子配列図である。尚、これは素子を
上面から見た図である。 Figure 7 shows a 32K PROM according to an embodiment of the present invention.
It is a terminal arrangement diagram of EPROM. Note that this is a top view of the element.
このPROMとEPROMの端子配列図では、端子
１９（Ａ１１）と端子２１（Ａ１０）が逆の配列
である。又、PROMのチツプイネーブル端子１８
（CE２）は正論理の入力信号を必要とするが、
EPROMのチツプネーブル端子１８（）は負
論理の入力信号を必要とする。従つてこの両
ROMの端子１８はお互に逆論理信号を入れなけ
ればならない。 In this terminal arrangement diagram of PROM and EPROM, terminal 19 (A11) and terminal 21 (A10) are arranged in reverse. Also, the PROM chip enable terminal 18
(CE2) requires a positive logic input signal, but
The chip enable terminal 18() of the EPROM requires a negative logic input signal. Therefore, both
The terminals 18 of the ROM must input opposite logic signals to each other.
その他の端子は電源、GND、アドレス、デー
タ等はそのまま流用することができる。 Other terminals such as power supply, GND, address, and data can be used as is.
第８図は本発明の一実施例の32KのPROM、
EPROMの変換ソケツト等価回路図である。
EPROMソケツトと検出回路を設けた基板には
PROM書込器に挿入できる端子が設けられてい
る。このEPROMソケツトの端子とPROMを書込
器に挿入できる端子と配線は検出回路として例え
ばTTL74LS541のTTLバツフアを用いた場合、
EPROM端子９→検出回路３の入力端子２、検出
回路３の出力端子１８→PROM端子９、EPROM
端子１０→検出回路３の入力端子４、検出回路３
の出力端子１６→PROM端子１０、EPROM端子
１１→検出回路３の入力端子６、検出回路３の出
力端子１４→PROM端子１１、EPROM端子１３
→検出回路３の入力端子８、検出回路３の出力端
子１２→PROM端子１３、EPROM端子１４→検
出回路３の入力端子１１、検出回路３の出力端子
９→PROM端子１４、PROM端子１５→検出回路
３の入力端子１３、検出回路３の出力端子７→
PROM端子１５、EPROM端子１６→検出回路３
の入力端子１５、検出回路３の出力端子５→
PROM端子１６、EROM端子１７→検出回路３
の入力端子１７、検出回路３の出力端子３→
PROM端子１７、EPROM端子１９→PROM端子
２１、EPROM端子２１→PROM端子１９、
PROM端子１２→EPROM端子１８→PROM端子
１２、PROM端子１８はオープン、に接続されて
いる。その他のEPROM端子とPROM端子は同じ
番号同士の端子間を接続する。この変換回路によ
り、マスタROMの代りに端子配列の異なる
EPROMを使用することができる。 FIG. 8 shows a 32K PROM of an embodiment of the present invention.
FIG. 3 is an equivalent circuit diagram of an EPROM conversion socket.
The board with the EPROM socket and detection circuit is
A terminal is provided that can be inserted into a PROM writer. The terminals of this EPROM socket and the terminals and wiring that can be used to insert the PROM into the programmer are as follows:
EPROM terminal 9 → input terminal 2 of detection circuit 3, output terminal 18 of detection circuit 3 → PROM terminal 9, EPROM
Terminal 10 → Input terminal 4 of detection circuit 3, detection circuit 3
output terminal 16 → PROM terminal 10, EPROM terminal 11 → input terminal 6 of detection circuit 3, output terminal 14 of detection circuit 3 → PROM terminal 11, EPROM terminal 13
→ Input terminal 8 of detection circuit 3, output terminal 12 of detection circuit 3 → PROM terminal 13, EPROM terminal 14 → Input terminal 11 of detection circuit 3, output terminal 9 of detection circuit 3 → PROM terminal 14, PROM terminal 15 → Detection Input terminal 13 of circuit 3, output terminal 7 of detection circuit 3→
PROM terminal 15, EPROM terminal 16 → detection circuit 3
input terminal 15 of, output terminal 5 of detection circuit 3→
PROM terminal 16, EROM terminal 17 → detection circuit 3
Input terminal 17 of , output terminal 3 of detection circuit 3 →
PROM terminal 17, EPROM terminal 19 → PROM terminal 21, EPROM terminal 21 → PROM terminal 19,
PROM terminal 12 → EPROM terminal 18 → PROM terminal 12 and PROM terminal 18 are connected to open. For other EPROM terminals and PROM terminals, connect the terminals with the same number. With this conversion circuit, instead of the master ROM, a
EPROM can be used.
従つて、前述の例の端子配列の素子に応じて変
換ソケツト等価回路を変えても良い。又、８ビツ
トでなく、他のビツト等の素子であつても、それ
に応じて、検出回路のTTLバツフアを変えても
良い。 Therefore, the conversion socket equivalent circuit may be changed depending on the elements of the terminal arrangement in the above example. Furthermore, even if the element is not 8 bits but other bits, the TTL buffer of the detection circuit may be changed accordingly.
(7) 発明の効果
以上詳細に説明したように、マスタROMより
PROM書込器のRAMに転送していた代りに、本
発明の変換ソケツトを使用することにより、マス
タROMのソケツトからEPROMのデータを転送
して、PROM書込器のRAMに書込むことができ
る。従つて、マスタROMを使用していたPROM
書込器でEPROMを使用する場合、素子の端子配
列が異なつていたので一度紙テープ、デイスク等
においてデータ交換してからPROM書込器の
RAMに書込んでいたが、交換ソケツトを使うこ
とで直ぐにデータが転送できるので、作業能率向
上に非常に有用である。(7) Effects of the invention As explained in detail above, from the master ROM
Instead of transferring data to the PROM writer's RAM, by using the conversion socket of the present invention, EPROM data can be transferred from the master ROM socket and written to the PROM writer's RAM. . Therefore, the PROM that was using the master ROM
When using EPROM with a writing device, the terminal arrangement of the elements was different, so data must be exchanged on paper tape, disk, etc. before using the PROM writing device.
Previously, data was written to RAM, but by using a replacement socket, data can be transferred immediately, which is extremely useful for improving work efficiency.
第１図は、PROM、EPROMの出力特性を示す
図表表である。第２，３図はPROM、EPROMの
出力特性のグラフである。第４図は本発明一実施
例の回路図である。第５図本発明一実施例の概略
的ダイヤグラムである。第６図は本発明一実施例
の検出回路の入力、出力側回路図である。第７図
は本発明一実施例PROM、EPROMの端子配列図
である。第８図は本発明一実施例の交換ソケツト
等価回路図である。
１……EPROM、２……ソケツト、３……検出
回路、４……交換ソケツト基板、５……PROM書
込器、６……端子。
FIG. 1 is a chart showing the output characteristics of PROM and EPROM. Figures 2 and 3 are graphs of the output characteristics of PROM and EPROM. FIG. 4 is a circuit diagram of one embodiment of the present invention. FIG. 5 is a schematic diagram of an embodiment of the present invention. FIG. 6 is a circuit diagram of the input and output sides of a detection circuit according to an embodiment of the present invention. FIG. 7 is a terminal arrangement diagram of PROM and EPROM according to an embodiment of the present invention. FIG. 8 is an equivalent circuit diagram of a replacement socket according to an embodiment of the present invention. 1...EPROM, 2...Socket, 3...Detection circuit, 4...Replacement socket board, 5...PROM writer, 6...Terminal.
Claims (1)
て、前記PROM書込器に内蔵されたPROMのアド
レスとチツプイネーブルコントロール信号を用い
てEPROMの記憶内容を書込器内のRAMに転送
するために、PROMの出力ドライブ能力と同等の
ドライブ能力を有し、前記EPROMの出力端に接
続されるバツフアを含む変換ソケツトを具備する
ことを特徴とするROMデータ転送装置。 ２ 前記変換ソケツトは前記PROMと前記
EPROMとのピン配列変換を行う変換手段を有す
ることを特徴とする特許請求の範囲第１項記載の
ROMデータ転送装置。[Claims] 1. In a PROM writer for writing PROM data, the stored contents of the EPROM are written to the RAM in the writer using the address of the PROM built in the PROM writer and a chip enable control signal. 1. A ROM data transfer device comprising a conversion socket having a drive capability equivalent to the output drive capability of a PROM and including a buffer connected to an output end of the EPROM. 2 The conversion socket connects the PROM and the
Claim 1 characterized in that it has conversion means for converting the pin arrangement with EPROM.
ROM data transfer device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228654A JPS59127297A (en) | 1982-12-28 | 1982-12-28 | Rom data transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228654A JPS59127297A (en) | 1982-12-28 | 1982-12-28 | Rom data transfer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59127297A JPS59127297A (en) | 1984-07-23 |
| JPS6233675B2 true JPS6233675B2 (en) | 1987-07-22 |
Family
ID=16879716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228654A Granted JPS59127297A (en) | 1982-12-28 | 1982-12-28 | Rom data transfer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59127297A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081643A (en) * | 1973-11-21 | 1975-07-02 |
-
1982
- 1982-12-28 JP JP57228654A patent/JPS59127297A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081643A (en) * | 1973-11-21 | 1975-07-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59127297A (en) | 1984-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100421093C (en) | External storage device | |
| EP0264893A3 (en) | Semiconductor memory | |
| US5025415A (en) | Memory card | |
| US5436862A (en) | IC card including multiple connectors providing memory write production | |
| JPS6233675B2 (en) | ||
| JPS6061988A (en) | Semiconductor memory | |
| CN2148352Y (en) | System space character/pattern card with power supply provide for oneself | |
| MY127438A (en) | Electronic device, unit using the same, and system. | |
| JPH0876903A (en) | Adaptor connecting circuit | |
| JPS62239499A (en) | Eprom writing device | |
| JPH04152489A (en) | Ic card | |
| JPS61264594A (en) | Programmable read only memory card | |
| JPH03152796A (en) | Ic memory | |
| JPS5833632B2 (en) | semiconductor storage device | |
| JPH06231318A (en) | Memory card | |
| JPS61248298A (en) | Prom circuit | |
| JPS5896260A (en) | Testing system for ic memory | |
| JPS58111184A (en) | Storage device | |
| JPS58155698U (en) | memory circuit | |
| KR20020095345A (en) | Circuit to expand external address line for wireless modem chip | |
| JPS62180598A (en) | Programmable read only memory device | |
| JPH04325993A (en) | Memory card | |
| JPS63291288A (en) | Memory card | |
| JPH04137192A (en) | Ic memory card reader | |
| JPS6476485A (en) | Memory card |