JPS6232785B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、静電記録方式において高品質の記
録画像を得るための改良に関するものである。

従来、ピン電極等を用いて記録媒体に静電記録
を行なう場合、記録ドツト径の異常に大きなもの
が発生するなどして、解像度の低い記録画像しか
得られないという問題があり、この問題解決のた
めに既に幾つかの提案がなされている。

第１図イは、かかる従来の提案になる静電潜像
形成方式（特開昭53−147532号公報）を示す概略
図であり、第１図ロはその電気的な等価回路を示
す回路図である。同図を参照する。潜像形成体
は、導電基材３上に、第１の誘電体層である下地
層４として、その静電容量C₂が低くかつ中間的
な抵抗R₂をもつ層をコーテイングし、更に電荷
潜像の形成される記録層として、第２の誘電体層
から成る高静電容量C₁の記録層５を形成した二
層構成のものを用い、ピン電極１にドライバー２
からパルス電圧を印加することにより記録層５に
潜像を形成する。下地層４の静電容量C₂は、記
録層５の静電容量C₁より低く、少なくも数分の
１程度に選定しておく。すると、ピン電極１から
パルス電圧を印加した場合、その印加中に、時定
数C₂R₂で決まる周期で複数回放電電流が断続
し、良好な潜像ドツトが得られるというものであ
る。しかしこの従来例においては、記録層５の静
電容量C₁より低い静電容量C₂をもつ下地層４を
実現することは、実際上困難であるという欠点が
ある。一般に樹脂にカーボン等を混ぜて導電性を
もたせると静電容量が非常に大きくなるものであ
り、従つて上述の下地層４の実現は事実上難しい
と云える。

第２図は、同じく従来の提案に係る静電記録装
置の回路構成図（特公昭52−19414号公報）であ
る。同図においては、背面電極６、前面電極７、
高電圧電源８、静電記録用媒体９、前面電極の突
起部分１０が図示の如く配置され、背面電極６と
高電圧電源８のアース側端子との間に抵抗ｒを介
在させている。この回路構成で抵抗ｒの抵抗値を
100kΩ以上30MΩ以下に設定し、電極７と６の間
に電圧パルスを印加したところ、抵抗ｒの存在し
ない場合に比し、良好な静電記録を得たというも
のである。しかしこの従来例のように、抵抗ｒを
外部回路につなぐと、漂遊容量との関係で記録速
度が遅くなり、高速記録には適しないという欠点
がある。ちなみに、漂遊容量を100PFとし、抵抗
10μΩとすると、時定数は100×10^-12×10×10⁶
＝10^-3秒となる。

第３図は、従来の提案にかかる静電記録体の略
断面図（特開昭50−152733号公報）である。同図
に示されたものは、導電性基板１１と誘電体から
成る静電記録層１２との間に、10⁶〜10¹²Ω・cm
の体積固有抵抗を有しかつ数μ〜数十μの厚さを
有する半導電性の中間層１３を介在させた記録体
であつて、具体的には、導電性基板１１をアルミ
ニウムにより構成し、該アルミの基板上にアルマ
イト処理を施して半導電性の中間層１３を形成
し、その上に誘電体層１２を設けて成る記録体で
あり、かかる記録体を用いて静電記録を行なえば
画品質の向上を図り得るというものである。しか
し、この場合にも、第１図について説明した従来
例の場合と同様、実際問題として上述のような中
間層１３を伴つた誘電体層１２の実現は困難であ
るという欠点がある。またアルマイト処理により
中間層を形成するのでは抵抗値が高すぎて静電記
録の効率が悪いという欠点がある。

第４図は、同じく従来の提案にかかる静電記録
方式（1978年11月16日電子写真学会第42回研究討
論回におけるプリント）を示す概要図である。同
図では、ポリエステルフイルムなどから成るベー
ス１８と、ポリエステル樹脂に顔料を加えて成る
誘電層１６との中間に、金属蒸着膜から成る導電
層１７を配置した記録体を用い、記録電極１４に
電圧V₁を、また制御電極１５に電圧V₂を印加す
ることにより静電記録を行なう方式であるが、こ
の方式はいわゆる片面記録方式と呼ばれるもので
記録速度が遅いという欠点がある。すなわちこの
方式は、記録速度が数ｍｓ／ライン以上という遅
い記録の場合に適し、高速記録には適しないとい
う欠点がある。

この発明は、上述した如き従来の諸提案例の欠
点を解決するためになされたものであり、従つて
この発明の目的は、高速記録が可能であると共
に、記録ドツト径が拡大したりせず正常な大きさ
であるため解像度が高く、その上、実際問題とし
て実現が容易であるところの静電記録方式を提供
することにある。

この発明の構成の要点は、誘電体から成る記録
層と絶縁体からなる絶縁層との中間に導電性の抵
抗体から成る中間層を配置して成る記録体におい
て、前記中間層の一端を一定電位源（例えばアー
ス）に接続した後、記録層に対向した記録電極と
前記電位源との間で、前記記録層と前記中間層の
表面に沿つた導電路とを介して放電電流を流すこ
とにより前記記録層に静電記録を行ない、放電電
流の値が前記中間層の表面抵抗値で規定されるよ
うに構成した点にある。

次に図を参照してこの発明の実施例を説明す
る。第５図はこの発明の一実施例を示す概要図で
あり、第６図は同じく他の実施例を示す概要図で
あり、第７図はその電気的等価回路を示す回路図
である。

第５図を参照する。記録体は、誘電体等よりな
る記録層１９と絶縁体等よりなる絶縁層２１とそ
れらの中間に配置された導電性の抵抗層２０とか
ら成るものを用いており、ピン電極等からなる記
録電極２２は、記録層１９に対し接触または100
μｍ以下の微小間隙を設けた（以下、単に非接触
という）状態で対向するものであるが、第５図で
は接触した場合を示す。また記録体は絶縁ローラ
２４により支持されている。誘電性の抵抗層２０
の一端を接地する。一端を接地されたパルス電圧
源２３からパルス電圧を記録電極２２に印加する
と、点線で示した如き放電電流の流れる閉回路が
出来る。すなわち、パルス電圧源２３から記録電
極２２、記録層１９、抵抗層２０を通つてパルス
電圧源２３に戻る閉回路が出来る。放電電流の大
きさは導電性の抵抗層２０の表面抵抗値により規
定される。

第６図を参照する。記録電極２２と記録層１９
は非接触であり、記録体は金属ドラム２５により
支持されている点で第５図の実施例と相違する。
放電時の放電電流が抵抗層２０の表面抵抗値によ
り規定される点は同じである。

第７図を参照する。同図に示す等価回路におい
て、静電容量Ｃ_aは記録電極２２と記録層２９と
の間に微小空隙による容量であり、Ｃ_bは誘電体
から成る記録層１９のもつ静電容量であり、抵抗
Ｒは抵抗層２０の表面抵抗である。また静電容量
Ｃ_nは、記録体の支持に金属ドラム２５を用いた
場合に生じる容量である。

以上に示した如き、この発明の実施例の構成に
おいて、導電性抵抗層２０の表面抵抗値Ｒを変え
ることにより、或いは該抵抗層２０の接地位置を
調整することにより、記録層１９における静電潜
像ドツトの拡大、ぼけ、にじみ等、記録画像の解
像度を劣化させる要因を容易に取り除くことがで
きる。また静電容量Ｃ_bをＣ_aより大きくするのが
よく、またそれは容易である。抵抗層２０の表面
抵抗は10⁵〜10¹²Ω／□が適当である。

次に具体例を述べると、記録層１９としては、
ポリエステル10〜30μｍ厚程度のものが適当であ
るが、中に高誘電率の粒子を分散させる等の方法
で静容量を大きくすれば膜厚をさらに厚くしても
記録効率は低下しない。また表面に耐磨耗層を付
加すれば耐久性を向上できる。導電性の抵抗層２
０としては、パラジウム、酸化インジウム等の金
属或いは金属酸化物等の蒸着膜を用いるとよく、
表面抵抗は10⁵〜10¹²Ω／□が適当である。また
蒸着以外のスパツタリングまたはイオン導電性樹
脂を使用することも可能である。絶縁層２１とし
ては、ポリエステル200μｍ厚が適当であるが、
絶縁体であれば他のどんなものでもよく、膜厚も
適宜のものを選択してよい。ただ第６図の実施例
の場合のように、下に金属体が位置する場合は、
膜厚を適当に選ぶことにより記録の効率の向上を
図ることが可能である。つまり等価回路における
静電容量Ｃ_nによる効果がみられるわけである。
そのほか記録電圧としては800ボルト前後がよ
い。また、この実施例では、記録層が誘電体の場
合に関して説明を行なつたが、本記録方式は記録
体をクリーニングして繰り返し使用するものであ
るので、クリーニング時の除電を容易にするため
に、感光体を記録層として用いても良い。また記
録電極印加電圧を低減するために、記録層表面に
予め記録電極印加電圧と逆極性の電荷を与えてお
くことも併用可能である。

以上のような構成により、鮮明なドツト画像が
得られた。

以上説明した通りであるから、この説明によれ
ば、静電記録方式において解像度の高い鮮明な記
録ドツトを得るのに、そのために必要な記録体の
実現が容易であること、しかも高速記録を維持で
きること等の利点がある。

【図面の簡単な説明】

第１図イは、従来の静電潜像形成方式の一例を
示す概略図であり、ロはその電気的等価回路を示
す回路図、第２図は従来の静電記録装置の回路構
成図、第３図は同じく従来の静電記録体の略断面
図、第４図は従来の静電記録方式を示す概要図、
第５図はこの発明の一実施例を示す概要図、第６
図はこの発明の他の実施例を示す概要図、第７図
は上記実施例の電気的等価回路を示す回路図であ
る。 図において、１はピン電極、２はピン電極ドラ
イバー、３は導電基材、４は第１の誘電体層であ
る下地層、５は第２の誘電体層である記録層、６
は背面電極、７は前面電極、８は高電圧電源、９
は静電記録用媒体、１０は前面電極の突起部分、
１１は導電性基板、１２は静電記録層、１３は半
導電性層、１４は記録電極、１５は制御電極、１
６は誘電層、１７は導電層、１８はベース、１９
は記録層、２０は導電性の抵抗層、２１は絶縁
層、２２は記録電極、２３はパルス電圧源、２４
は絶縁ローラ、２５は金属ドラム、を示す。

Claims (1)

1. 【特許請求の範囲】 １ 誘電体からなる記録層と絶縁体からなる絶縁
   層との中間に導電性の抵抗体からなる抵抗層を配
   置して成る記録体において、前記抵抗層の一端を
   一定電位源に接続し、前記記録層に接触し或いは
   微小間隙を設けて該記録層と対向する記録電極と
   前記電位源との間で前記記録層と前記抵抗層の表
   面に沿つた導電路とを介して放電電流を流すこと
   により前記記録層に静電記録を行なうことを特徴
   とする静電記録方式。 ２ 特許請求の範囲第１項に記載の静電記録方式
   であつて、記録電極と記録層との間の空隙による
   静電容量が記録層のもつ静電容量より小さく、か
   つ抵抗層の表面抵抗が10⁵〜10¹²Ω／□であるこ
   とを特徴とする静電記録方式。