JPS6232518B2 - - Google Patents

Info

Publication number
JPS6232518B2
JPS6232518B2 JP57179843A JP17984382A JPS6232518B2 JP S6232518 B2 JPS6232518 B2 JP S6232518B2 JP 57179843 A JP57179843 A JP 57179843A JP 17984382 A JP17984382 A JP 17984382A JP S6232518 B2 JPS6232518 B2 JP S6232518B2
Authority
JP
Japan
Prior art keywords
unit
units
buffer area
buffer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57179843A
Other languages
English (en)
Other versions
JPS5969826A (ja
Inventor
Kenji Shioda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57179843A priority Critical patent/JPS5969826A/ja
Priority to KR1019830004754A priority patent/KR880002099B1/ko
Publication of JPS5969826A publication Critical patent/JPS5969826A/ja
Priority to US07/016,519 priority patent/US4780815A/en
Publication of JPS6232518B2 publication Critical patent/JPS6232518B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Information Transfer Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はメモリ制御方式に係り、特に各々入出
力用デバイスを有するマスタステーシヨンとそれ
に接続されるスレーブステーシヨンから構成され
るマルチステーシヨンシステムにおいて入出力デ
ータを一時的に記憶するためのメモリエリアの獲
保及び解放のバツフア制御方式に関する。
〔発明の背景〕 この種のシステムにおいては、各ステーシヨン
にマイクロプロセツサの如き処理装置が備えら
れ、入力デバイスから入力されるデータを処理し
たり、処理装置で処理されたデータを出力デバイ
スに出力したりしている。この入出力動作に伴う
データはバツフアメモリと称されるメモリに一担
記憶され、処理或いは出力されるのが一般的であ
る。最近では、このバツフアメモリを単独に設け
るというよりも各ステーシヨンが具備するRAM
(Ramdom Access Memory)の一部分にバツフ
アエリアを獲保し、上記動作に供している。
この場合、入出力動作に伴つて、入出力デバイ
ス又は処理装置からの要求によつて、メモリ上に
要求されたサイズのバツフアエリアを獲保した
り、又は獲保されたあるサイズのバツフアエリア
を解放すると言つた様なメモリの制御が必要とさ
れる。バツフアエリアの獲保は例えば入力デバイ
スから入力されるデータを処理装置で処理するた
め、このデータを一担バツフアエリアに記憶して
おく際に行なわれる。この場合メモリは、その先
頭アドレスから空エリアがあるか否か順次サーチ
され、しかる後、要求された分のバツフアエリア
がメモリ上に獲保される。一方、バツフアエリア
の解放は、既に獲保されたあるサイズのバツフア
エリアがある入出力デバイスで不要となつた場
合、そのエリアを他のデバイスに供する様に行な
われる。
この様なメモリの制御、とりわけバツフアエリ
アの獲保のための制御は、メモリの先頭アドレス
から順次空エリアをサーチしていなかければなら
ず、またたとえ空エリアがあつたとしても要求さ
れたサイズ分のエリアが空いているか否かのチエ
ツクを逐次行なわなければならないため、多くの
時間を要することになる。
そこで、この種の欠点を解決するために、メモ
リを一定のブロツクサイズに分割し、バツフアの
獲保要求がある毎に、空ブロツクをその要求に割
り当てる制御方式が知られている。しかし、一般
に、このブロツクのサイズは、要求されるであろ
うバツフアサイズの最大容量を予め考慮して固定
的に設定してある。従つて、小容量のバツフアエ
リアの獲保要求に対しても、最大容量分のブロツ
クが獲保されるため、メモリの使用効率の低下を
まねくことになる。
〔発明の目的〕
本発明の目的はメモリの使用効率を低下させる
ことなく、要求されるサイズ分のエリアを比較的
高速にメモリ上に獲保することができるメモリ制
御方式を提供することにある。
〔発明の概要〕
従つて、本発明は、マスタステーシヨンに設け
られたメモリ上に、入出力デバイスからの要求に
対処するために、入出力バツフアエリアが設定さ
れる。このバツフアエリアは、最小単位である最
小ユニツトに分割され、さらに最小ユニツトに対
応して、該ユニツトが使用中であるか否かを示す
フラグが設定される。
ある入出力デバイスからバツフアエリアの使用
要求があると、要求されるバツフアのサイズ(容
量)を最小ユニツトのサイズで割つて必要とされ
る最小ユニツトの数を算出する。この算出された
最小ユニツトの数は、一つのバツフアとして使用
されるものであるから、複数であるときは連続し
たまとまつたものとして求められるものである。
そして、上記ユニツト対応に設けられたフラグ
の状態表示について使用中と未使用を“1”、
“0”の2進数でデイジツトパターンとして表現
する。一方、必要な最小ユニツト数に等しい
“1”の連続を含む“1”、“0”の2進数のデイ
ジツトパターンを作る。(これをチエツクデイジ
ツトと呼ぶ)、両者を対比して未使用のまとまつ
た必要とされる最小ユニツトの群を探し出す。
この未使用のまとまつた必要とされる最小ユニ
ツトの群を探し出す方法はフラグの状態表示のデ
イジツトパターンとチエツクデイジツトを対比し
て、未使用のまとまつた必要とされる最小ユニツ
トの群がなければ、さらにチエツクデイジツトを
移動させて対比を繰り返し、探し出す作業を行
う。
そして、まとまつた必要とされる最小ユニツト
の群を探し出すと、この最小ユニツトの群が取得
されることになり、要求されたバツフアエリアが
取得されることになる。
一方、取得されたバツフアエリアを解放する場
合には、解放すべきバツフアエリアを構成する最
小ユニツトに対応して付されているフラグを未使
用を表わすものへと書き換える。これにより当該
バツフアが解放される。
〔発明の実施例〕
本発明の一実施例はマルチステーシヨンシステ
ムに適用される。
このマルチステーシヨンシステムは、概略マス
タステーシヨンとこれにシリアルインタフエース
を介して接続される複数のスレーブステーシヨン
から構成される。
よく知られている様にマスタステーシヨンに
は、アドレスを伝送するアドレスラインと、メモ
リ内のデータを伝送するデータライン、及び種々
の制御信号を伝送する制御ラインが設けられ、こ
れらのラインには、演算処理ユニツトメモリ、入
出力コントローラ及びシリアルインタフエースコ
ントローラ等が接続される。ここで、演算処理ユ
ニツトは具体的にはマイクロプロセツサとしての
構成をとり、マスタステーシヨンにおける種々の
データ処理を行なう。メモリは、データ、プログ
ラム、制御データ等々を格納するものであり、そ
の詳細については後述される。入出力コントロー
ラには、公知の表示装置、キーボード磁気記憶装
置、プリンタ等の入出力デバイスが接続される。
スレーブステーシヨンも、上記したマスタステ
ーシヨンの構成とほぼ同様である。即ち、アドレ
スライン、データライン、制御ラインに、演算処
理ユニツト、メモリ、複数の入出力デバイスを制
御する入出力コントローラを有する。本例の場
合、スレーブステーシヨンの入出力デバイスか
ら、マスターステーシヨンに対して処理要求が発
せられる。
さて、第1図を参照して、マスタステーシヨン
のメモリの記憶構成の概略について説明する。こ
のメモリは、プログラムエリア、バツフアコント
ロールエリア、入出力(I/O)バツフアエリア
及びその他のエリアから構成される。ここで、プ
ログラムエリアには、マルチステーシヨンにおけ
る各ユニツト及びそこの各入出力デバイス等を制
御するためのプログラムが格納される。バツフア
コントロールエリア及びアドレス2から3までの
I/Oバツフアエリア1が、本実施例によつて有
意とされる。
バツフアコントロールエリアはI/Oバツフア
エリアの獲保又は解放のための処理に必要とされ
る制御情報が格納される。
即ち、このエリアは、後述するカウンタエリア
管理テーブル11及びユニツト状態表示エリア9
から構成される。カウンタエリアは、後述するバ
ツフアエリアの獲保、解放処理において使用され
るプログラマブルなカウンタ値即ちCNT1、
CNT2を記憶する。第1図ニに示すように管理テ
ーブル11は使用者即ちI/Oデバイスアドレ
ス、要求ユニツトの数、及び獲保されたバツフア
エリアの先頭アドレスを格納するエリアから成
る。即ち、各I/Oデバイスは夫々異つたアドレ
スが付されておりこれらのI/Oデバイスからバ
ツフアエリア1に対して、あるサイズのバツフア
エリアの獲保要求があると、そのI/Oデバイス
アドレスがテーブル11に登録される。後述する
様に要求されたバツフアエリアのサイズはユニツ
トの数に変換され、当該I/Oデバイスのために
獲保されたユニツトの数がテーブル11に登録さ
れる。またこのI/Oデバイスのために獲保され
たバツフアエリアの先頭アドレスが登録される。
ユニツト状態表示9はアドレス10から設定さ
れバツフアエリア1のユニツト対応に、そのユニ
ツトが獲保されているか否か、換言すれば使用中
か否かを示すフラグを記憶する。
バツフアエリア1はバツフアエリア獲保要求の
対象となるもので、複数のI/Oデバイスからの
要求に答えられる程度の容量が予め設定される。
このバツフアエリア1は、複数のユニツトに分割
される。しかも、その分割のサイズは夫々異な
り、本実施例の場合、第1図のイに示すように、
4:ai、5:bj、6:ck、7:dl、8:en
5種類のグループから成り、夫々のユニツトのビ
ツト幅はホに示すように異なる。即ち、最も小さ
いユニツトはaiでありそのビツト幅は512バイト
である。この最小のユニツトai対応にユニツト
の使用状態を示すユニツト状態表示9が設定され
る。更に、ユニツトaiの2倍即ち1024バイトの
ユニツトbj、同じく4倍即ち2048バイトのユニ
ツトck、8倍即ち4096バイトのユニツトdl、16
倍即ち8192バイトのユニツトenが設定される。
また、a〜eの各グループの各々のユニツト数は
例えば1≦ai≦48、1≦bj≦24、1≦ck≦12、
1≦dl≦6、1≦en≦3の如く設定される。
尚、ここでiは1〜48、jは1〜24、kは1〜
12、lは1〜6、mは1〜3の任意の自然数であ
る。
この様に、バツフアエリア1をサイズの異なる
幾つかのユニツトグループに分割した意義は要求
されたバツフアサイズを含む最小の容量分のユニ
ツトグループを割り当て、これによつてバツフア
エリア122の使用効率を改善することにある。
次に、第2図に示した処理フローを参照してバ
ツフアエリアの獲保の処理動作について説明す
る。
ある入出力デバイスからマスタステーシヨンの
演算処理ユニツトに対して種々のデータ処理要求
が発せられる。この様な場合、データ転送を伴う
場合がほとんどであり、上記要求に併せてバツフ
アエリア1の獲保要求が送られる。更に、要求の
発せられた入出力デバイスのアドレス及び獲保さ
れるべきバツフアエリアのサイズも同様にして送
られる。
本実施例においては、要求されたバツフアエリ
アのサイズは第1図に示したある種のユニツトグ
ループに対応してユニツトの数に変換され1つ以
上のユニツトをバツフアエリア1に獲保すること
によつて要求された分のバツフアエリアが獲保さ
れる。
まず、要求されたバツフアエリアのサイズは演
算処理ユニツトに送られ、このバツフアサイズが
最小のユニツトサイズ即ち512バイトで割られ、
要求ユニツト数が算出される(ステツプ101)。こ
の場合、余りが出れば、算出された商に“1”が
加えられて要求ユニツト数とされる。例えば、要
求されたバツフアサイズが2000バイトであるとす
ると、最小ユニツトサイズ512バイトで割り、商
が3で余りが464バイトとなるため、商に“1”
が加えられて、要求ユニツト数は4ユニツトとな
り、この場合、第1図に示したユニツトグループ
kがその後有意義とされる。つまり、ユニツト
グループckが検索の対象とされる。このよう
に、最小ユニツトaiとしてでなく、ユニツトck
として検索の対象とするのは、この後の解放処理
や別のバツフア取得処理を容易に管理するためで
あり、更にバツフアエリア内を細かく、複雑にし
ないためである。また他の例として例えば要求さ
れたバツフアサイズが3000バイトであるとする
と、同様な演算の結果、要求ユニツト数は6ユニ
ツトとなるが、この場合にはユニツト数8が最小
単位であるユニツトグループdlがその後有意義
とされる。いずれにしても要求ユニツトを含む最
小サイズのユニツトグループが選択されることに
なる。
例えば、前述した様に、要求ユニツト数が4ユ
ニツトでユニツトグループckが検索の対象とさ
れると、次にユニツト状態表示9の先頭アドレス
10よりユニツト状態表示のビツトパターンを
1、0の2進数で表わしたデイジツトパターン、
及び要求ユニツト数に対応して生成されたデイジ
ツトパターン即ち“1111000000000000”が設定さ
れる。この“1111000000000000”がチエツクを行
うための“1”、“0”のパターンから成るチエツ
クデイジツトであり、要求ユニツト数が4である
ため、この先頭4桁を“1”として、ユニツト状
態表示9の先頭から空きバツフアが有るか否か判
定するためにテストするものである。チエツクデ
イジツトとは、ユニツト状態表示のビツトパター
ンとの比較(チエツク)を行うため生成されたデ
イジツトパターンをいう。併せて、繰り返しカウ
ンタCNT1に初期値がセツトされる。この繰り返
しの数とは、後述するデイジツトパターンとユニ
ツト状態表示パターンの比較において、ユニツト
状態表示パターンのすべてに対して同時に比較す
ることを避け、何回かに分けてテストを行なうた
めの数である。本例の場合、デイジツトパターン
は16ビツトであり、また、ユニツトの最大個数
は、ユニツトaiの48個と仮定したので、ユニツ
ト状態IDパターンは48ビツトということにな
る。従つて、両者のパターンの比較は、16ビツト
ずつ3回に分けて行なう必要があるためまず、こ
のカウンタCNT1に“3”が初期値としてセツト
される(ステツプ102)。
次に、シフトカウンタCNT2は、16ビツトのチ
エツクデイジツト中において、何回チエツクが行
われるかをカウントするものである。従つて、初
期値は、16ビツトを要求ユニツト数4の4ビツト
で割つた商、つまり“4”がセツトされる(ステ
ツプ103)。
次にユニツト状態表示パターンとチエツクデイ
ジツトとが比較される(ステツプ104)。次に、バ
ツフアエリア1に未使用ユニツトグループがある
か否かが判定され(ステツプ105)、その結果、未
使用のものがあればステツプ106へ、無ければ、
ステツプ110の処理が行なわれる。
この動作について、第4図に示した状態遷移図
により等価的に説明する。即ち第4図に示した様
なユニツト状態表示パターン301と要求ユニツ
ト数に対応するデイジツトパターン302との比
較は、両者の論理的AND条件がとられ、その結
果が“0”であれば未使用のバツフアエリア即ち
ユニツトグループckがありと判定され、“0”で
なければそのバツフアエリアは使用中であると判
定される。
第4図に示した例の場合、両パターンのAND
の結果はすべて“0”とならないため、当該ユニ
ツト状態表示パターンに対応した先頭の4つの最
小ユニツトのグループは使用中であると判定さ
れ、ステツプ110に処理が移る。そしてチエツク
デイジツトが4ビツト分右へシフトされ、かつカ
ウンタCNT2がマイナス“1”される(ステツプ
110)。つまり、バツフアエリア1の先頭の最小ユ
ニツトのグループc1は使用中であるため、次の最
小ユニツトのグループc2が使用中であるか未使用
であるかを判定するためにシフトされるのであ
り、16ビツト内で残り3回チエツクすることが可
能であるため、シフトカウンタCNT2がマイナス
“1”されるのである。次にCNT2の内容が
“0”か否かが判定される(ステツプ111)。本例
の場合CNT2の内容は当初“4”であり、ステツ
プ110でマイナス“1”されたので“3”となつ
ており、その結果、ステツプ104へ処理が移る。
ステツプ104から以降の処理は前述と同様であ
る。
さて、この処理動作について、再び第4図を参
照して説明するにチエツクデイジツト302を右
へ4ビツト分シフトして得られた新らたなチエツ
クデイジツト303と、前記ユニツト状態表示パ
ターン301との論理的AND条件がとられる。
その結果、“0”か否かが判定される。本例の場
合、1回目のシフトでは依然としてANDの結果
は、すべて“0”にならない。そして更にこのチ
エツクデイジツト303を4ビツト右にシフトし
て得られた新らたなデイジツトパターン304と
上記ユニツト状態表示パターン301とのAND
の結果、すべてが“0”となる。
この段階で、ステツプ105において、未使用ユ
ニツトグループckがあると判定され、ステツプ
106に処理が移る。そして、チエツクデイジツト
304に対応する位置のユニツトグループck
獲保される。第4図で獲保された最小ユニツトの
グループは、第1図のc3に該当する。その獲保の
方法は、即ち、第4図のユニツト状態表示パター
ン301とチエツクデイジツト304との論理的
ORがとられ、その結果が新らたなユニツト状態
表示パターンとして、ユニツト状態表示部9に書
き込まれる。
そして、次に取得されたバツフアの先頭アドレ
スをユニツト状態表示の取得状態位置とユニツト
単位、つまり第1図のai単位のバイト数、即ち
512バイトを乗じた値から算出する(ステツプ
107)。そして、管理テーブル11に、バツフアエ
リア獲保の要求のあつたI/Oデバイスのアドレ
スに対応して、要求ユニツト数及び獲保されたバ
ツフアエリアの先頭アドレスを記憶する(ステツ
プ108)。
次に、要求のあつたI/Oデバイスにバツフア
エリア獲保可を知らせ(ステツプ109)、バツフア
エリア獲保処理を終了する。
一方、ステツプ105において、未使用のユニツ
トグループの有無の判定で無しと判定されカウン
タCNT2の値が順次更新され、ついにCNT2の値
が“0”となつた場合(ステツプ111)には、繰
り返しカウンタCNT1の値がマイナス“1”され
(ステツプ112)、次にCNT1の値が“0”である
か否かが判定される(ステツプ113)。その結果、
“0”であればステツプ114へ、“0”でなければ
ステツプ103へ移る。本実施例の場合、ユニツト
の最大数はユニツトグループaiの48個であり、
しかもユニツト状態表示パターンは1ワード分16
ビツトのパターンとしているので、全てのユニツ
ト状態表示に対して比較するにはその動作は3回
分必要となる。そこで、本例においては、CNT1
の値は当初“3”と設定されており、ステツプ
112において、この値がマイナス“1”されて
も、その値は依然として“2”であるので、ステ
ツプ103に処理が移る。そして、シフカウンタ
CNT2が再度初期設定即ち“4”がセツトされ、
ステツプ104の処理に移る。ステツプ104以降の処
理は前述した動作と同様である。そして再度ステ
ツプ112で繰り返しカウンタCNT1の値は更新さ
れて、今度は“1”となる。従つてステツプ113
の判定では、CNT1は“0”ではないので、再び
ステツプ103に移り、前述と同様の動作が行なわ
れる。
そして、ついにステツプ113において、CNT1
の値が“0”であると判定されれば全てのユニツ
ト状態表示パターンをチエツクしても要求された
分の未使用のバツフアエリア即本例の場合ユニツ
トグループckが無いと判断され、要求のあつた
I/Oデバイスにバツフアエリア獲得不可能を知
らせ(ステツプ114)、バツフアエリア獲保処理を
終了する。
次に、第3図に示した処理フローを参照してバ
ツフアエリアの解放動作について説明する。
この動作は、バツフアエリア1内に既に獲保さ
れたある単位のユニツトグループに記憶されたデ
ータがある出力デバイスに出力し終つたりして、
もはやこのユニツトグループがこのデバイスに対
して不要となつた場合に、このエリアを他のデバ
イスの使用に供するため、処理済みの入出力デバ
イスから発せられるバツフア解放要求に基いて行
なわれる。ある入出力デバイスからバツフア解放
要求が発せられると、この要求及び入出力デバイ
スのアドレスは演算処理ユニツトに送られる。
演算処理ユニツトではこのバツフア解放要求を
検知すると、第1図に示した管理テーブル11よ
り、当該入出力デバイスのアドレスに対応して登
録されているユニツト数及びそのユニツトの先頭
アドレス例えばAkが取り出される(ステツプ
201)。
次に、解放すべきバツフアエリアの先頭アドレ
スAkからバツフアエリア1の先頭アドレス2を
減じてアドレスの変位量が算出される。そしてこ
のアドレス変位量を最小ユニツトサイズ即ち512
バイトで割つて解放すべきユニツトのユニツト状
態表示の位置が算出される(ステツプ202)。
次にテーブル11内の要求ユニツト数から解放
すべきデイジツトパターンを作成する(ステツプ
203)。これがチエツクデイジツトパターンとな
る。
次に、このチエツクデイジツトパターンは解放
ユニツト状態表示の位置だけシフトされる(ステ
ツプ204)。
この状況について第5図に示した状態遷移図に
より等価的に説明する。例えばここでユニツト状
態表示を401で示すパターンとする。さらに解
放すべきユニツト数をユニツトグループbj即ち
2ユニツトとすると、解放するチエツクデイジツ
トパターンは402に示す様に
“1100000000000000”となる。次に、前述したス
テツプ202により解放ユニツト状態表示の位置が
例えば“6”と求められたとすると、この解放デ
イジツトパターンは403に示す如く右へ6ビツ
トシフトされる。そして404の如く、この解放
チエツクデイジツトパターンの“1”、“0”が反
転される。
さて再び第3図を参照するに、ステツプ205に
おいて、ユニツト状態表示を解放すべきユニツト
に対応して使用中の“1”から未使用の“0”へ
書き換える。これについて第5図を参照すれば、
ユニツト状態表示のパターン401と解放チエツ
クデイジツトパターン404の論理的AND条件
がとられ、その結果の新らたなパターンが書き換
え後の新しいユニツト状態表示405となる。こ
の様にしてバツフアエリア1内のあるエリアが解
放される。
この様に、本実施例は、バツフアエリアを大き
さの異なる複数種のユニツトグループに分割し、
最小のユニツト毎に当該ユニツトが使用されてい
るか否かを示すユニツト状態表示フラグを備え、
入出力デバイスからのバツフア獲保要求があつた
場合、要求されたバツフアエリアのサイズをユニ
ツト数に変換し、この変換されたユニツトを含む
最小のユニツトグループを割り当てる様にしたの
で、バツフアエリアの使用効率を極力低下させる
ことがない様にされ得る。また、バツフアエリア
の獲保及び解放の処理はビツトパターンのシフ
ト、比較といつた演算処理ユニツトにおける基本
的な処理で容易に行なえ、くり返し動作の多いバ
ツフア処理を効率的かつ高速に実行することがで
きる。
〔発明の効果〕
本発明によれば、要求されたバツフアエリアの
サイズを最小ユニツトサイズで割つて、ユニツト
の数に変換し、その結果得られたユニツトを含む
最小のユニツトグループを割り当てる様にしたの
で、バツフアエリアの使用効率を比較的低下させ
ないで済む。また、バツフアエリアの獲保、解放
の処理は、シフト処理、比較処理等々の簡単な処
理で容易に行なえるので、くり返し動作の多いバ
ツフア処理を高速に実行できる。
【図面の簡単な説明】
第1図は本発明の一実施例による入出力バツフ
アの構成を示す図、第2図は本発明のバツフア取
得処理の一実施例を示すフローチヤート、第3図
は本発明のバツフア解放処理の一実施例を示すフ
ローチヤート、第4図は本発明のバツフア取得処
理の一実施例に係るユニツト状態表示処理の遷移
を示す図、第5図は本発明のバツフア解放処理の
一実施例に係るユニツト状態表示処理の遷移を示
す図である。 1……入出力バツフア領域、2……バツフア先
頭アドレス、3……バツフア終端アドレス、4…
…aタイプのユニツト群、5……bタイプのユニ
ツト群、6……cタイプのユニツト群、7……d
タイプのユニツト群、8……eタイプのユニツト
群、9……ユニツト状態表示、11……管理テー
ブル。

Claims (1)

  1. 【特許請求の範囲】 1 メモリ上に、少なくとも要求された容量のエ
    リアを取得するメモリの制御方式において、複数
    のユニツトに分割されたメモリと、前記分割され
    たユニツト対応に該ユニツトの記憶エリアが使用
    されているか否かを示すフラグ情報を設定する手
    段を有し、メモリ上にある容量分のエリアを取得
    する要求に従つて、要求される容量分のユニツト
    数を算出し、この算出結果から必要とされるユニ
    ツトに対応するデイジツトパターンと前記フラグ
    情報に対応するデイジツトパターンとを所定単位
    ずつシフトしながら前記フラグ情報のデイジツト
    パターンと比較し、この比較結果によつて未使用
    中のあるユニツトを求めることを特徴とするメモ
    リ制御方式。 2 特許請求の範囲第1項において、メモリ上に
    記憶エリアを取得した要求先毎に、取得されたユ
    ニツト数及びその先頭アドレスに関する情報を登
    録するテーブルを有することを特徴とするメモリ
    制御方式。
JP57179843A 1982-10-15 1982-10-15 バツフア制御方式 Granted JPS5969826A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57179843A JPS5969826A (ja) 1982-10-15 1982-10-15 バツフア制御方式
KR1019830004754A KR880002099B1 (ko) 1982-10-15 1983-10-07 메모리의 제어방식
US07/016,519 US4780815A (en) 1982-10-15 1987-02-17 Memory control method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57179843A JPS5969826A (ja) 1982-10-15 1982-10-15 バツフア制御方式

Publications (2)

Publication Number Publication Date
JPS5969826A JPS5969826A (ja) 1984-04-20
JPS6232518B2 true JPS6232518B2 (ja) 1987-07-15

Family

ID=16072866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57179843A Granted JPS5969826A (ja) 1982-10-15 1982-10-15 バツフア制御方式

Country Status (3)

Country Link
US (1) US4780815A (ja)
JP (1) JPS5969826A (ja)
KR (1) KR880002099B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11052540B2 (en) 2009-11-06 2021-07-06 Irobot Corporation Methods and systems for complete coverage of a surface by an autonomous robot

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179662A (en) * 1989-08-31 1993-01-12 International Business Machines Corporation Optimized i/o buffers having the ability to increase or decrease in size to meet system requirements
JP3110035B2 (ja) * 1990-06-07 2000-11-20 株式会社東芝 携帯可能電子装置
JPH05233426A (ja) * 1992-02-20 1993-09-10 Fujitsu Ltd フラッシュ・メモリ使用方法
JP2957354B2 (ja) * 1992-05-13 1999-10-04 三菱電機株式会社 信号転送方法
GB2271202B (en) * 1992-10-01 1995-12-13 Digital Equipment Int Dynamic non-coherent cache memory resizing mechanism
US5916309A (en) * 1997-05-12 1999-06-29 Lexmark International Inc. System for dynamically determining the size and number of communication buffers based on communication parameters at the beginning of the reception of message
US6046817A (en) * 1997-05-12 2000-04-04 Lexmark International, Inc. Method and apparatus for dynamic buffering of input/output ports used for receiving and transmitting print data at a printer
US6031624A (en) * 1997-09-08 2000-02-29 Lexmark International, Inc. Method and apparatus for adaptive data buffering in a parallelized printing system
US6088777A (en) * 1997-11-12 2000-07-11 Ericsson Messaging Systems, Inc. Memory system and method for dynamically allocating a memory divided into plural classes with different block sizes to store variable length messages
US6615243B1 (en) * 1999-04-01 2003-09-02 Thomson Licensing S.A. System and method for programming and transmitting macros for controlling audio/video devices
KR20010027606A (ko) * 1999-09-14 2001-04-06 구자홍 디스크 기록매체의 데이터 전송장치 및 방법
US7809806B1 (en) 2001-08-02 2010-10-05 Cisco Technology, Inc. Neighbor discovery using address registration protocol over ELMI
US6681309B2 (en) * 2002-01-25 2004-01-20 Hewlett-Packard Development Company, L.P. Method and apparatus for measuring and optimizing spatial segmentation of electronic storage workloads
US6996676B2 (en) * 2002-11-14 2006-02-07 International Business Machines Corporation System and method for implementing an adaptive replacement cache policy
US20060275895A1 (en) * 2003-06-27 2006-12-07 Bio-Circuit Biogas producing facility with anaerobic hydrolysis
US7594081B2 (en) 2004-09-10 2009-09-22 Cavium Networks, Inc. Direct access to low-latency memory
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
WO2006031551A2 (en) 2004-09-10 2006-03-23 Cavium Networks Selective replication of data structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435752A (en) * 1973-11-07 1984-03-06 Texas Instruments Incorporated Allocation of rotating memory device storage locations
NL7600816A (nl) * 1975-02-10 1976-08-12 Siemens Ag Geheugeninrichting.
US4393501A (en) * 1981-02-26 1983-07-12 General Electric Company Line protocol for communication system
US4520453A (en) * 1982-11-01 1985-05-28 Ampex Corporation Address transformation system having an address shuffler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11052540B2 (en) 2009-11-06 2021-07-06 Irobot Corporation Methods and systems for complete coverage of a surface by an autonomous robot

Also Published As

Publication number Publication date
US4780815A (en) 1988-10-25
KR840007286A (ko) 1984-12-06
JPS5969826A (ja) 1984-04-20
KR880002099B1 (ko) 1988-10-15

Similar Documents

Publication Publication Date Title
JPS6232518B2 (ja)
US5481680A (en) Dynamically programmable bus arbiter with provisions for historical feedback and error detection and correction
US3569938A (en) Storage manager
US6782465B1 (en) Linked list DMA descriptor architecture
KR940002088B1 (ko) 데이타 항목 전송 방법 및 장치
JPH0623968B2 (ja) データ転送制御システム
US5148527A (en) Interface for independently establishing a link and transmitting high level commands including logical addresses from dedicated microprocessor to shared intelligent memory
JPH0675897A (ja) 分割を許容するバッファ・メモリ管理方法及びその装置
EP0407087A2 (en) Memory subsystem input queue
US3771142A (en) Digital data storage system
JPH04314163A (ja) バッファ管理方式
US6820186B2 (en) System and method for building packets
EP0037264A2 (en) Associative memory system
US3731283A (en) Digital computer incorporating base relative addressing of instructions
EP0261947A1 (en) Computer system
JPS5819953A (ja) マイクロプログラム制御方式
JPH1069429A (ja) バッファ割当て管理装置およびバッファ割当て管理プログラム
JP3238390B2 (ja) バッファ記憶装置
JP3036809B2 (ja) マイクロコンピュータにおけるバッファ管理方式
KR900005554B1 (ko) 데이타 조작에 의한 메모리 공간확장 방법
JPH0833869B2 (ja) データ処理装置
JP3198853B2 (ja) 受信データ処理方法
JPH0329041A (ja) 分散ページング制御方式
JP2735400B2 (ja) 非同期入出力制御方式
CN113312352A (zh) 数据存储方法、装置、微控制单元和存储介质