JPS6230398A - 回路パタ−ン形成方法 - Google Patents

回路パタ−ン形成方法

Info

Publication number
JPS6230398A
JPS6230398A JP16921485A JP16921485A JPS6230398A JP S6230398 A JPS6230398 A JP S6230398A JP 16921485 A JP16921485 A JP 16921485A JP 16921485 A JP16921485 A JP 16921485A JP S6230398 A JPS6230398 A JP S6230398A
Authority
JP
Japan
Prior art keywords
pattern
thickness
substrate
copper
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16921485A
Other languages
English (en)
Inventor
健治 大沢
河原 孝則
渡辺 喜夫
小泉 孝昭
昭一 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16921485A priority Critical patent/JPS6230398A/ja
Publication of JPS6230398A publication Critical patent/JPS6230398A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Windings For Motors And Generators (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、絶縁基板の少なくとも片面にパターン形成さ
几た電極パターン上に導体を電解メッキにより析出させ
て回路パターンを得るような回路パターン形成方法に関
する。
B0発明の概要 本発明は、銅張基板を用いて回路パターンを形成する方
法において、 銅張基板を予め電解研摩した後にパターンエツチングに
よシミ極パターンを形成し、この電極パターンに電解メ
ッキを施して回路パターン形成することにより、 基板上の位置によって厚みのばらつきの少ない略均−な
厚みを有する回路パターンを得るものである。
C0従来の技術 従来より、動力源を必要とする機器等にはモータが多用
さ几でいるが、近年において、携帯用のカセットテープ
プレーヤやカセットチーブレコーダ(いわゆるヘソドフ
オンステレオ)等の普及に伴い、より小型で性能の良い
モータの開発が要望さ九ている。ところが、このような
小型モータのコイルは、一般の、エナメル被覆線をコア
に巻装する巻線法により製造することは困難である。こ
汎は、巻線機が高価である、複数のコイルを同時に製造
できない、100μm以下の細線化が難しい(銅線の径
が100μm以上必要であるため〕、巻線ごとの相互接
続をするためのハンダ付作業がしにくい等の欠点がある
ためである。
こ汎に対して、絶縁基板の片面や両面にエツチングある
いはメッキによりコイル(いわゆるプリントコイル〕を
形成する方法が提案さ汎ている。
エツチング法は、少なくとも片面に銅箔層が形成さA7
jポリイミド等の絶縁基板にエンチング処理を施し、コ
イルパターンを形成する方法であるが、いわゆる丈イド
エンチング現象によシ、パターン間のギャップを上記銅
箔層の厚みより狭く形成することが困難であり、導体占
積率が低いという欠点がある。
そこで、本件発明者等は、コイルパターンに応じた形状
で線幅のよシ細い微細電極パターンをエツチング等によ
り予めパターン形成しておき、電解メッキにより上記電
極パターンに銅等を析出させてパターンを成長させ、所
望のコイルパターンを得るような一種のメッキ法を提案
している。
D6発明が解決しようとする問題点 ところで、上述のような微細電極パターンに対して電解
メッキを施してコイルパターン等を形成する場合におい
て、生産性を向上するためK、1板の基板から複数のコ
イルを得るようないわゆる多面付けを実施することが多
い。この多面付は法によりコイル(いわゆるプリントコ
イル)を生産する場合には、基板の面積はコイルの複数
個分の面積を要し、大面積となる。
このような大面積の基板に対して電解メッキを施すと、
基板の中央部分と周辺部分とで、被着されるメッキ層の
厚みが異なってきて、多面付けさnた各コイルの電気的
特性にばらつきが生じてしまう。
すなわち、第6図は、−例として100mmX100−
の正方形の基板に対して電着さ几たメッキ層10のみを
取り出し、厚みを誇張して図示した模式図であり、この
ような厚みの分布は、一般に第7図て示すような平行平
板電極11,12をメッキ浴13中に浸漬して電解メン
キすることによシ生ずる現象である。こnは、基板上の
位置に応じた電流密度分布の違い等が原因となって生ず
るものであり、第6図711らも明らかなように、基板
中央部から外周辺に向うに従って、メッキ層10の厚み
が厚くなるように電着形成さ几る。ここで−例として、
硫酸銅を用いた銅メッキを施す場合の第6図のメッキ層
10の各部属みのばらつきとしては、例えば中心部が約
115μmのとき、外周部で約130μmとなり、約1
5μm程度の厚みの差が生じている。このため、例えば
第6図の破線に示す格子パターンの各交点位置を中心と
する9個のコイルを得ようとする場合に、基板中央部の
コイルの抵抗値が基板周囲側のコイルの抵抗値よりも大
きくなり、これらのコイルを用いて製造さfしたモータ
間の性能にばらつきが生じてしまうという欠点がある。
本発明は、このような実情に鑑みてなさ汎たものであり
、比較的大面積の基板を用いて電解メッキによシコイル
パターン等の回路パターンを形成する際に、基板上の各
部での導体の厚みにばらつきを生じさせることが無く、
1枚の基板に対して多面付は等を施しても各部の電気特
性のばらつきを抑えることのできるような回路パターン
形成方法の提供を目的とする。
E0問題点を解決するための手段 上述の問題点を解決するために、本発明の回路パターン
形成方法は、銅張基板の銅箔層の厚みが基板中央部から
外周辺に向って薄くなる↓うに電解研摩を行う工程と、
この電解研摩さfした銅張基板の銅箔層をパターンエツ
チングして回路パターンに応じた電極パターンを形成す
る工程と、この電極パターンに対して電解メッキを施し
て導体を析出させることによシ厚みの均一な回路パター
ンを形成する工程とを有することを特徴としている〇2
0作用 電解メッキの際に生ずる基板上の位置に応じたメッキ層
の厚みのばらつきを、電解研摩による銅箔層の研削量の
差によって相殺(キャンセル〕し、最終的な回路パター
ンの厚みの基板上の位置に応じたばらつきを抑える。
G、実施例 以下、本発明に係る回路パターン形成方法の一実施例に
ついて図面を用いて詳細に説明する。なお、本実施例は
小型モータのコイル(プリントコイル)パターンの形成
方法に本発明を適用したものである。
まず、第1図に示すように、複数のコイルを面付は可能
な比較的大面積の絶縁基板1の両面に銅箔層2A、2B
が形成さnた銅張基板を用意する。
上記絶縁基板1には、たとえば、ポリイミド、ポリアミ
ド、ポリエステル、ジアリルフタレート、ポリブタジェ
ン、エポキシウレタン等の材料を用いることができ、厚
みTo工は5〜2000μm程度である。また、上記銅
箔層2A、2Bは電解メッキ、圧延等によるものであり
、厚みToeは35〜70μm程度である。なお、絶縁
基板1の片面にのみ銅箔層を形成した片面鋼張基板を用
いてもよい。
次に、第2図に示すように、電解エツチング等による電
解研摩を施し、銅箔層2A、2Bの厚みが、基板中央部
から基板外周辺に向うに従って薄くなるように研摩する
。こt′Lは、後述する電解メンキ工程におけるメッキ
層の基板中央部と周辺部のような基板上の位置に応じ九
厚みのばらつきを相殺するためのものであり、電解メブ
キ処理中のメッキ層成長速度の差をも考慮に入几で、第
2図の銅箔層2A、2Bの基板中央部の厚みが約17μ
m程度、基板周辺部の厚みが約10μm程度となるよう
な厚みの勾配がつぐように電解研摩を行えばよい。この
ときの電解研摩のための処理液としては、例えば、 H3PO4700c。
H2O350cc の組成のものを用い、温度約20℃程度で、電流密度を
10 A/ dm2〜5 A / dm”とし、約5分
〜60分程度、上記電解研摩を施すことにより、基板中
央部と周辺部とで約5〜7μm程度の厚みの差のある銅
箔層2A、2Bを得ることができる。
なお、上記電解研摩液としては、 Hs P 04   74重量% Cr(L+    ’   6重量係 H2020重量% の工うな組成のものを用いても工ぐ、この他、陽極にて
電解手段に、Cシ研削効果のあらゆる処理液を使用でき
る。
次に、第3図に示すように、フォトレジスト3A、3B
をパターン形成した後、エツチング処理を施し不要な部
分を除去して、第4図に示すような電極パターン4A、
4Bを形成する。上記フォトレジスト3A、38Kid
、液状レジストを用いるのが好ましいが、ドライフィル
ムレジストを用いることもできる。このフォトレジスト
3A、3Bの厚みTopは1〜10μm8度で十分であ
る。
なお、スクリーン印刷によシレジストパターンを形成し
てもよい。ま之、上記エツチング処理は、たとえば、塩
化第二鉄あるいは塩化第二銅等のエツチング液を用い、
2Kg/cm2程度の条件でスプレー法にニジ行うよう
にすれば良い。
この場合、第4図の電極パターン4A、4Bの基板上の
各部における厚みは、前述した第2図の銅箔層2A、2
Bの各部属みがそのまま表わ几ており、例えば基板中央
部が約17μm程度、基板外周部が約10μm8度とな
っている。
なお、こ几らの第3図、第4図においては、図示の都合
上、基板中央部および基板外周部をそれぞ几取り出して
拡大して示しており、いわゆる多面付けの場合には、各
部毎1’1m−tftぞ几独立したコイルの一部を示す
ことになる。
そして、鏝後に、たとえば、硫酸銅あるいはビロリン酸
銀等のメッキ浴を用いて電解メッキを施し、電極パター
ン4A、4Bの表面に銅を析出させて、第5図に示すよ
うな最終的なコイルパターン5A、5Bを得る。ここで
、上記メッキ処理として硫酸銅メッキを行う場合の条件
の一例を以下に示す。
電流密度 :   1〜2.5 A/dm2時  間 
:  約2時間 この工うな条件の下に電解メッキを行うことにより、メ
ッキ層自体は基板中央部が薄く、基板外周部が厚く被着
形成さnるわけであるが、前述したエツチング後の銅箔
層2A、2B、さらには電極パターン4A、4Bの基板
中央部と外周部との厚みの差により、最終的なコイルパ
ターン5A。
5Bの厚みの基板上の位置によるばらつきが小さく抑え
ら几、例えば中央部の厚みが120μmのとき、外周部
の厚みは120〜125μmとなる。したがって、例え
ば多面付けにより複数個のコイルを得る場合でも、各コ
イルの抵抗値のばらつきが小さく抑えら几、こnらのコ
イルを用いて製造さ几るモータ間の特性のばらつきも小
さぐ抑えら几る。
すなわち、電解メノキ工程で生じ得るメッキ厚のばらつ
きを相殺(キャンセルノすべぐ、電極となる上記銅箔層
2A、2Bに対して、パターンエツチングの前工程で電
解研摩を施している。この電解研摩処理は、電解メッキ
とは逆の現象として、基板中心部Jニジも基板外周部が
多く削几る現象が生じているため、最終的なコイルパタ
ーン5A。
5BU、基板上の位置による厚みのばらつきの極めて少
ないものが得ら几る。また、上記電解研摩工程を介在さ
せることによシ、銅箔層表面として鏡面仕上げさnた平
滑度の高い面を得ることができ、素地の影響を受けない
解像度の高いフォトレジストパターンやエツチングパタ
ーンを得ることができる。また、電解研摩によシ銅箔層
の全体的な厚みが薄ぐなシ、パターンエツチング処理時
)解像度が向上し、パターンの、l微細化、高精度化が
可能となる。
H0発明の効果 比較的大面積の絶縁基板に回路パターンを電解メッキに
よシ形成する際、基板上の位置(例えば中央部と周辺部
]によるパターン厚みのばらつきを抑えることができ、
各部の電気的特性(例えば抵抗値〕のばらつきが小さく
なるとともに、多面付けによる生産性向上を図ることが
できる0さらに、電解研摩工程を導入したことてニジ、
自動的に表面が鏡面仕上げさnるとともに薄膜化さ几、
エツチングパターンの微細化、高精度化が容易に実現で
きる。
【図面の簡単な説明】
第1図ないし第5図は本発明の一実施例を工程順に示す
断面図、第6図は電解メッキによるメッキ層の厚みのば
らつきを誇張して示す概略斜視図、第7図は電解メッキ
処理を説明するための概略斜視図である。 1・・・絶縁基板 2A、2B・・・銅箔層 3A、38・・・ フォトレジスト 4A、4B・・・電極パターン

Claims (1)

  1. 【特許請求の範囲】  銅張基板の銅箔層の厚みが基板中央部から外周辺に向
    つて薄くなるように電解研摩を行う工程と、この電解研
    摩された銅張基板の銅箔層をパターンエッチングして回
    路パターンに応じた電極パターンを形成する工程と、 この電極パターンに対して電解メッキを施して導体を析
    出させることにより厚みの均一な回路パターンを形成す
    る工程とを有することを特徴とする回路パターン形成方
    法。
JP16921485A 1985-07-31 1985-07-31 回路パタ−ン形成方法 Pending JPS6230398A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16921485A JPS6230398A (ja) 1985-07-31 1985-07-31 回路パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16921485A JPS6230398A (ja) 1985-07-31 1985-07-31 回路パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6230398A true JPS6230398A (ja) 1987-02-09

Family

ID=15882320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16921485A Pending JPS6230398A (ja) 1985-07-31 1985-07-31 回路パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6230398A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009854A (ja) * 2014-06-26 2016-01-18 住友電工プリントサーキット株式会社 プリント配線板、電子部品及びプリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009854A (ja) * 2014-06-26 2016-01-18 住友電工プリントサーキット株式会社 プリント配線板、電子部品及びプリント配線板の製造方法

Similar Documents

Publication Publication Date Title
CN101896036B (zh) 多层基板及其制造方法
US4604160A (en) Method for manufacture of printed wiring board
CN1767719B (zh) 多层基板及其制造方法
JPH038004B2 (ja)
US3208921A (en) Method for making printed circuit boards
GB1441781A (en) Electric circuit fabrication
JPS59228789A (ja) 一導体層をもつプリント回路の作成方法
JPS6230398A (ja) 回路パタ−ン形成方法
JP2526586B2 (ja) 配線基板の製造方法
JPH06217482A (ja) 回路パターン形成方法
JPS61254039A (ja) 回路パタ−ン形成方法
US6547974B1 (en) Method of producing fine-line circuit boards using chemical polishing
JPH0431034B2 (ja)
JPH04286389A (ja) 回路基板の製造方法
JPS61254038A (ja) 回路パタ−ン形成方法
JPS60161605A (ja) プリントコイルの製造方法
JPH0199454A (ja) シートコイルの製造方法
JPS60167306A (ja) プリントコイルの製造法
JP2854702B2 (ja) プリント配線板の製造方法
JPS6230396A (ja) 回路パタ−ン形成方法
JPS62195708A (ja) 磁気ヘツドの製造方法
JPH0419807A (ja) 薄膜磁気ヘッドのコイル形成方法
CN114916144A (zh) 具有散热区的柔性电路板及其制备方法
JPS63185088A (ja) プリント配線板
JPS6096153A (ja) プリントコイルの製造方法