JPS62295580A - 自動利得制御装置 - Google Patents

自動利得制御装置

Info

Publication number
JPS62295580A
JPS62295580A JP13955886A JP13955886A JPS62295580A JP S62295580 A JPS62295580 A JP S62295580A JP 13955886 A JP13955886 A JP 13955886A JP 13955886 A JP13955886 A JP 13955886A JP S62295580 A JPS62295580 A JP S62295580A
Authority
JP
Japan
Prior art keywords
circuit
detection circuit
level detection
level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13955886A
Other languages
English (en)
Inventor
Yoshiyuki Yamamoto
義之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13955886A priority Critical patent/JPS62295580A/ja
Publication of JPS62295580A publication Critical patent/JPS62295580A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 産業上の利用分野 本発明は、テレビジョン装置、又は磁気記録再2ベーノ 主装置(以下VTRと略す)等に利用される複合映像信
号の自動利イ(I制御装置に関するものである。
従来の技術 第3図は、従来の自動利得制御装置の一例を示すブロッ
ク図である。第3図において、入力端子1に入力された
複合映像信号は、利得制御回路2を通って出力端子3に
出力されるとともに、レベル検出回路4と同期分離回路
5に供給される。レベル検出回路4は出力端子3の信号
レベルを検出し、検出値に応じた制御信号を利得制御回
路2に供給することによって出力端子3の信号レベルが
一定レベルとなるように制御する。同期分離回路6は複
合映像信号の同期信号に同期したパルスを発生し垂直同
期分離回路らに供給する。垂直同期分離回路6は同期信
号の中から垂直同期信号を抜き取り垂直同期パルスを発
生して放電回路7に供給する。放電回路7はレベル検出
回路4に含まれる時定数回路の放電時定数が垂直同期パ
ルス期間にはその他の期間に比べて小さくなるように動
作する0 次に放電回路の動作についてさらに詳しく説明する。第
4図(呑に示すように出力端子3の信号レベルが何らか
の原因(例えば瞬時停電)で時間t1において異常に抑
えられた場合を考える。一般にレベル検出回路4は、テ
レビジョン画面でのちらつきを防ぐため放電時定数が比
較的太きく設定されているので、そのitでは正規のレ
ベルに復帰するまで比較的長時間を必要とし実用上不都
合である。このような場合の復帰時間を短縮するのが放
電回路7の役割である。このとき、同期分離回路5の出
力は第4図中)のように時間t1以降ハイレベルの状態
が続くので、垂直同期分離回路6の出力も第4図(qの
ように時間t1から若干遅れて時間t2以降ハイレベル
となり、放電回路7の放電電流が定常時の値11よりも
大きい値工2になってレベル検出回路4の応答性が速め
られ、時間t3には同期分離回路5の動作が正常になる
ような出力レベルまで復帰する。ここでtlからt2ま
での時間は通常−水平走査期間(約63.6μ5ec)
以内である。またtlからt3までの時間は通常0.5
sec以内であれば実用上問題なしとされている。
発明が解決し]:うとする問題点 しかしながら前述のよう々構成では、正常動作時におい
ても垂直同期信号の期間に放電回路が動作するため、例
えば垂直同期信号の直後すなわちテレビジョン画面の上
部に大レベルの信号がある場合には短時間の間に放電と
充電が行なわれるため過応答となってサグあるいはフリ
ッカが発生するなどの問題があった。
本発明は前記問題点に鑑み、異常動作時の復帰時間が短
くしかも定常時にサグあるいはフリッカの発生しないよ
うな優れた自動利得制御装置を提供するものである。
問題点を解決するだめの手段 前記問題点を解決するだめに本発明の自動利得制御装置
は、複合映像信号の利得制御回路と、前記利得制御回路
の出力レベルを検出して所望の、値にならしめるように
前記利得制御回路を制御する第1のレベル検出回路と、
前記複合映像信号の同期信号を取り1])す同期分離回
路と、前記同期分離回路の出力パルスの幅を所定の値以
下に制限した制御パルスを発生する手段と、前記利得制
御回路の出力レベルが基準値より小のときには前記第1
のレベル検出回路の放電時定数を小さくするよう動作を
禁止するように構成としたものである。
作  用 出力パルスの幅がm所定の値以上となったときだけを異
常時と判定して前記第1のレベル検出回路の応答性を速
めように動作するので、正常動作時にサグあるいはフリ
ッカの発生を防止できかつ異常動作時の復帰時間を短く
することができる。
実施例 以下、本発明による自動利得制御装置の一実施例にいて
図面を参照しながら説明する。
第1図は同実施例のブロック図を示すものであり、第3
図と同一部分については同一符号を付している。
第1図において、入力端子1に入力された複合映像信号
は、利得制御回路2を通って出力端子3に出力されると
ともに、第1のレベル検出回路4と同期分離回路6と第
2のレベル検出回路8に供給される。第1のレベル検出
回路4は出力端子3の信号レベルを検出し、検出値に応
じた制御信号を利得制御回路2に供給することによって
出力端子3の信号レベルが一定となるように動作する。
同期分離回路6は複合映像信号の同期信号に同期した複
合同期パルスを発生したモノマルチ9と第1のスイッチ
1oに供給する。
モノマルチ9は複合同期パルスの立ち上がりでトリガさ
れる再トリガ可能なモノマルチで所定の時間幅T1のパ
ルスを発生し、これを第1のスイッチ1oに制御信号と
して供給する。第1のスイッチ1oはモノマルチ9の出
力で制御されることによって複合同期パルスのパルス幅
を所定の時間幅T1以内に制限した制御パルスを第2の
スイッチ11に供給する。第2のレベル検出回路8は出
力端子3の信号レベルと基準値とを比較してその結果を
第2のスイッチ11を介して第1のレベル検出回路4に
接続された放電回路7に供給することによって前記制御
パルス期間を除いた期間でしかも出力端子3の信号レベ
ルが基準値よりも小さい期間だけ放電回路7の放電電流
を大きくして第1のレベル検出回路4の応答性を速める
ように作用する。
以上のように構成された自動利得制御装置において、第
2図(5)に示すように出力端子3の信号レベルが何ら
かの原因(停えば瞬時停電)で時間t1において異常に
抑えられた場合を考える。このとき同期分離回路5の出
力は第2図(B)のように時間t1以降ハイレベルの状
態が続くが、モノマルチ9の出力は第2図(qのように
時間t1から所定の時間幅T1後にハイレベルからロー
レベルとなる。したがって第2のスイッチ11に供給さ
れる制御パルスは第2図p)のようになる。ここでT1
を一水平走査期間の60チより犬きく設定しておけば、
通常の垂直同期信号期間にスイッチ11が閉じることは
ない。
さらに第2のレベル検出回路8の基準値を例えば第2図
(への゛ものように正規の出力レベルにおける同期信号
先端レベルとペデスタルレベルのほぼ中間値となるよう
設定しておけば、放電回路7の放電電流が定常時の値1
1よりも大きい値工2となる期間は、第2図(ト)に示
すように同期信号期間を除く期間か捷たけ同期分離回路
6の出力パルス幅が所定の時間幅T1以」二となったと
き(時間t2からt3まで)のうちで、かつ出力端子3
の信号レベルが基準値”もよりも小さい期間に限られる
すなわち、出力端子3の信号レベルが正規の値となって
いる定常時においては第1のレベル検出回路4の放電時
定数が充分に犬きく保たれており、出力端子3の信号レ
ベルが基準値ちよりも小さくなるいは同期分離回路の出
力パルス幅が異常に大きくなるような場合におては第1
のレベル検出回路4の放電時定数が充分に小さくなって
応答性を速めることができる。
発明の効果 以上述べたように本発明によれば、比較的簡単な構成に
よって、定常時のサグやフリッカがなくかつ異常時の応
答性を速くできるという優れた自動利得制御装置を実現
できる。
【図面の簡単な説明】
第1図は本発明による自動利得制御装置の一実施例を示
すブロック図、第2図はその動作を説明するための波形
図、第3図は従来の自動利得制御装置のブロック図、第
4図はその動作を説明するだめの波形図である。 1・・・・・・入力端子、2・・・・・・利得制御回路
、3・・・・・・出力端子、4・・・−・・第1のレベ
ル検出回路、5・川・・同期分離回路、6・・・・・・
垂直同期分離回路、7・・・・・・放電回路、8・・・
・・・第2のレベル検出回路、9・・・・・・モノマル
チ、1o・・・・・・第1のスイッチ、11・・・・・
・第2のスイッチ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 t/+t2bs    →時間 第3図 第4図 →時閘

Claims (1)

    【特許請求の範囲】
  1. 複合映像信号の利得制御回路と、前記利得制御回路の出
    力レベルを検出して所望の値にならしめるように前記利
    得制御回路を制御する第1のレベル検出回路と、前記複
    合映像信号の同期信号を取り出す同期分離回路と、前記
    同期分離回路の出力パルスの幅の所定の値以下に制限し
    た制御パルスを発生する手段と、前記利得制御回路の出
    力レベルが基準値より小のときには前記第1のレベル検
    出回路の放電時定数を小さくするように制御する第2の
    レベル検出回路とを具備し、前記制御パルスによって前
    記第2のレベル検出回路の動作を禁止するように構成し
    たことを特徴とする自動利得制御装置。
JP13955886A 1986-06-16 1986-06-16 自動利得制御装置 Pending JPS62295580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13955886A JPS62295580A (ja) 1986-06-16 1986-06-16 自動利得制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13955886A JPS62295580A (ja) 1986-06-16 1986-06-16 自動利得制御装置

Publications (1)

Publication Number Publication Date
JPS62295580A true JPS62295580A (ja) 1987-12-22

Family

ID=15248057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13955886A Pending JPS62295580A (ja) 1986-06-16 1986-06-16 自動利得制御装置

Country Status (1)

Country Link
JP (1) JPS62295580A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546136A (en) * 1993-02-19 1996-08-13 Fujitsu Limited Information processing unit for modifying gain in a frequency band of a video signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546136A (en) * 1993-02-19 1996-08-13 Fujitsu Limited Information processing unit for modifying gain in a frequency band of a video signal

Similar Documents

Publication Publication Date Title
KR960011562B1 (ko) 자동 동기 극성 제어 회로
JPS62295580A (ja) 自動利得制御装置
JPS6257378A (ja) 自動利得制御装置
US4872055A (en) Line synchronizing circuit in a picture display device
JP3209741B2 (ja) 同期装置
JP3514067B2 (ja) 半導体集積回路
US5940147A (en) Power supply synchronization
KR100287783B1 (ko) 씨씨티브이카메라
CA2352546C (en) Horizontal automatic frequency control (afc) circuit
JPS58215879A (ja) 自動利得制御装置
KR100341705B1 (ko) 전원 동기화를 위한 방법, 장치, 제어 회로
JPH0241976Y2 (ja)
JP3145316B2 (ja) 映像信号処理装置
KR930003724Y1 (ko) 브이씨알의 수직로킹 불안현상 방지회로
KR950007127B1 (ko) 클램프 신호 자동 제어 회로 및 방법
KR800001740Y1 (ko) 자동이득 제어장치(自動利得制御裝置)
KR100206315B1 (ko) 영상표시장치의 디스플레이 제어회로
JPS61258572A (ja) 映像信号のレベル調整装置
JPH047911A (ja) 位相同期発振回路
JPH0391371A (ja) 水平偏向回路
JPH05227483A (ja) 画面表示装置
JPS61140285A (ja) Vtrのサ−ボ回路
JPH05207315A (ja) テレビジョン受像機
JPH03267887A (ja) 多重映像信号分離回路
JPH0818816A (ja) 同期信号発生装置