JPS62293656A

JPS62293656A - 半導体装置

Info

Publication number: JPS62293656A
Application number: JP13603886A
Authority: JP
Inventors: Masami Iwasaki; 岩崎　政美; Yukio Igarashi; 五十嵐　行雄
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-06-13
Filing date: 1986-06-13
Publication date: 1987-12-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳Ｉｌｌな説明［発明の目的］（産業上の利用分野）この発明は、半導体装置に関し、特に大電力用半導体装
置の一つである圧接型半導体モジュールに関するもので
ある。

（従来の技術）大電力用半導体装置の一つである圧接型トランジスタモ
ジュールは、例えば第２図に示す構造を有している。

第２図において、１はケースを兼ねる放熱基板、３は該
放熱基板１上に圧接されたセラミック板、２は該セラミ
ック板３上に互いに隔置されたコレクタ電極４ａ、４ｂ
上に設けられた′半導体素子板（すなわち、素子の形成
された半導体ウェハ）である。　５ａ及び５．ｂはコレ
クタ電極４ａ及び４ｂど一体に構成された外部接続端子
、６ａ及び６ｂはエミッタ板、７ａ及び７ｂはエミッタ
電極（すなわち、アノード電極）、８は外部接続端子、
９ａ及び９ｂはコレクタ電ｆｆ１７ａ及びエミッタ電極
７ｂの内部接続端子、１０は内部接続端子９ａ及び９ｂ
を結合するボルト、１１はボルト１０にはめられたナツ
ト、１２ａ及び１２ｂは絶縁体、１３ａ及び１３ｂは皿
バネ、１４ａ及び１４ｂは皿バネ１３ａ及び１３ｂに圧
力を加えるための金属板、１５ａ及び１５ｂは放熱基板
１のねじ孔にねじ込まれるボルト、１６は駆動回路要素
、１７ａ及び１７ｂは外部接続端子である。

半導体素子板２は主トランジスタと帰還ダイオードとが
一枚の半導体基板にモノリシック形成されたものであり
、該主トランジスタのコレクタはコレクタ電極４ａ及び
４ｂにそれぞれ接続され、該主トランジスタのエミッタ
はエミッタ＆６８及び６ｂを介してエミッタ電ｉ７ａ及
び７ｂにそれぞれ接続されている。　また、該主トラン
ジスタのベースは外部接続端子１７ａ及び１７ｂに接続
されている。

２７は蓋であり、２５ａ及び２５ｂは蓋２７と外部接続
端子１７ａの取出口の間隙を密封している接着剤の層で
ある。　蓋２７と放熱基板１とで形成される閉鎖空間内
には硅素化合物の液状体等が充填されるとともに管２６
からＮ２ガス等の不活性ガスが充填されている（Ｎ、ガ
スの充填後、管２６は密封される）。

ボルト１５ａ及び１５ｂ、金属板１４ａ及び１４ｂ、皿
ばね１３ａ及び１３ｂは半導体素子板２をコレクタ電極
４ａ及び４ｂ上に圧接させるためのばね圧装置を構成し
ている。

１１ｎ記のごとき構造の従来の圧接型トランジスタモジ
ュールは、 ■　主回路の外部接続端子への接続方法がボンディング
や半田付は等の方法によらずにボルト締結等の方法で行
われているため、大電流（例えば１００△以上）を扱う
のに適している。

■　半導体素子板２が過電流のために破壊してしまった
ときにもパッケージ外にシリコン化合物の液状体が噴出
する危険性がない。

■　半導体素子板の裏面全面がコレクタ電極４ａ及び４
ｂに圧接され、該コレクタ電極の全面が放熱基板１に圧
接されているので半導体素子板の全面において放熱特性
の偏りが少なく、放熱バランスが良い。

■　複数の半；り体素子板を均等に加圧接触させる構造
に適し、全体がコンパクトである。

等の特長を有している。

しかしながら、従来の圧接型［・ランジスタモジュール
には次のような問題点があった。

（ａ　）　　一つの半導体ウェハにトランジスタと帰還
ダイオードをモノリシック形成しているが、トランジス
タと帰還ダイオードとはそれぞれの特性がトレードオフ
の関係にあるため、両者をモノリシック形成すると、歩
留りが悪くなり、また、歩留りを高くするには極めて高
度の製造技術を必要とするため生産性が低下してコスト
が高くなる。

（ｂ）　　従来の圧接型トランジスタモジュールでは、
駆動トランジスタと外部端子との接続は半田付けで行わ
れ、また、主トランジスタと外部端子との接続は圧接で
行なわれていたが、電流定格が大ぎい場合は半田付（）
接続では半田が溶融してしまうので、従来のトランジス
タモジュールでは電流定格の大ぎいものには不適であっ
た。

（Ｃ）　　従来の圧接型トランジスタモジュールでは、
すべての半導体素子板が唯一枚のセラミック板３−ヒに
搭載された構造となっているが、各半導体素子板毎に該
セラミック板に対して加わる力が必ずしも同じにはなら
ないことや、セラミック板３の上面に接する金属材の熱
膨張係数とセラミック板３の下面に接する金属材の熱膨
張係数の相ｊη（セラミック板３の上面に接する金属材
は銅であり、セラミック板３の下面に接する金属材はア
ルミである）によってセラミック板３に歪みが生じてク
ランクが発生しやすく、その結果、セラミック板３の破
損による絶縁不良が発生しやすかった。

（ｄ）　　皿ばね１３ａ及び１３ｂが偏ることがあり、
皿ばねが偏ると半導体素子板２に対する圧力の偏りが生
じ、その結果、半導体素子板２の放熱特性をその全面に
わたって均一に保つことができなくなる。

（ｅ）　　一つの半導体素子板にダーリントントランジ
スタと帰還ダイオードとをモノリシック形成しているが
、ダーリントン１−ランジスタど帰還ダイオードをモノ
リシック形成した場合、半導体素子板（チップ）のサイ
ズが大きくなって半導体素子への圧接力が増大するため
好ましくない。

（発明が解決しようとする問題点）この発明の目的は、前記問題点を解決しうる、改良され
た構造の半導体装置を提供することである。

［発明の構成１（問題点を解決するための手段と作用）本発明による改
良された半導体装置における特徴は、例えばトランジス
タモジュールで、従来は１枚であった半導体素子板をダ
ーリントントランジスタチップと帰還ダイオードチップ
との２枚にするなど複数枚で構成するとともに該帰還ダ
イオードチップをダーリントントランジスタチップの上
に積み重ねて両者を同一のばね圧装置で加圧したことで
ある。

従って本発明の半導体装置では、小型かつ均一な圧接に
より半導体素子（チップ）を搭載しているセラミック板
に亀裂等の破損を生ずる恐れがなく、また、半導体素子
板がダーリントントランジスタチップと帰還ダイオード
チップとに分かれているので特性バランスがとりやすく
製造歩留り及び生産能率を改善することができる。

従って本発明の半導体装置では、半導体素子（チップ）
を搭載している各セラミック板に亀裂等の破損を生ずる
恐れがなく、また、半導体素子板がダーリントントラン
ジスタチップと帰還ダイオードチップとに分かれている
ので製造歩留り及び生産能率を改善することができる。

また、以下に示す本発明の実施例では、各ばね圧装置に
曲面座付き均圧板等の均圧部材が含まれているため、半
導体素子板に対する圧力を均一化することができ、半導
体素子板の放熱特性の偏りを防止することができる。

（実施例）以下に添ト１図面の第１図を参照して本発明の一実施例
を説明する。　なＪ５、第１図において第２図と同一の
符号で表示されている部分は、第２図の半導体装置と同
一の構成要素であるから、この同一構成要素については
説明を省略する。

第１図において、２３ａ及び２３ｂはスプリングワッシ
ャ等のばね部材、２２ａ及び２２ｂは上面中央に球面座
を有する均圧板、２１ａ及び２１ｂは絶縁板、２０はカ
ソード板、１９は帰還ダイオードチップ、１８ａ及び１
８ｂはコレクタ・カソード接続電極、２８は帰還ダイオ
ードチップと同一径のダーリントントランジスタチップ
、２４はベースリードであり、ボルト１５ａ及び１５ｂ
１ばね部材２３ａ及び２３ｂ１均圧板２２ａ及び２２ｂ
は半導体チップ及び？Ｈｉ板の積層体に対するばね圧装
置を構成している。　本発明の半導体装置では該積層体
を構成するセラミック板が各ばね圧装置部に（すなわち
、各積層体毎に）分割されたセラミック板３ａ及び３ｂ
として構成されてＪ′−３つ、各セラミック板３ａ及び
３ｂの上下両面はセラミックの熱部Ｉ脹係数の値と近い
熱膨張係数の金属層（もしくは薄い金属板）で被覆され
（もしくは金属板が圧接され）でいる。

［発明の効果１以上に説明したことから明らかなように、本発明の半導
体装置では次のような効果を奏することができる。

（１）　従来はダーリントントランジスタと帰還ダイオ
ードとを１枚の半導体基板に作り込んでいたため、歩留
りも悪く且つ生産能率も悪く、また、電流定格の大きな
ものを作ることができなかったが、本発明の装置ではダ
ーリントントランジスタと帰還ダイオードとを別々の半
導体基板に形成するようにしたので製造歩留りが向」二
するとともに生産能率、ちよくなって半導体素子製造の
コス［−を低下することができた。

（ｉｉ）　　各ばね圧装置部に圧接する半導体素子板が
小型になるので、セラミック板の破損の危険性が解消し
、耐久性が高く長寿命の半導体装置が実現するとともに
電流定格の大きな電力用半導体装首を製造することがで
きる。

（ｉｉｉ　）　　各ばね圧装置に均圧部材が含まれてい
るため、半導体チップに対する圧力の偏りを１する恐れ
が少なくなり、従って半導体チップの而全体における放
熱特性を均一化することができるとともに半導体チップ
の彼奴の恐れがない。

なお、前記実施例ではダーリントントランジスタと帰還
ダイオードとの並列接続体を２個直列接続した構成の半
導体装置について説明したが、該並列接続体を複数個並
列接続した構成の半導体装置についても本発明を適用で
きることは明らかである。　また、該並列接続体の構成
要素をダーリントントランジスタとダイオードとの組合
せでなく、サイリスタやゲートターンオフサイリスクと
ダイオードとの組合せ、もしくは伯のスイッチング素子
の組合せにしてもよいことは当然である。

【図面の簡単な説明】

第１図は本発明による半導体装置の一実施例を示す断面
図、第２図は従来の半導体装置の断面図である。１・・・放熱基板、　２・・・半導体素子板、　３゜３
ａ　、３ｂ・・・セラミック板、　４ａ、４ｂ・・・コ
レクタ電極、　５ａ　、５ｂ・・・外部接続端子、　６
ａ。６ｂ・・・エミッタ板、　　７ａ、７ｂ・・・エミッタ
電極（アノード電極）、　８・・・外部接続端子、　９
８゜９ｂ・・・内部接続端子、　１０・・・ボルト、　
１１・・・ナツト、　１２ａ、１２ｂ−・・絶縁体、　
１３ａ。１３ｂ・・・皿ばね、　　１４ａ、１４ｂ・・・金属板
、１５ａ、１５ｂ・・・ボルト、　１６・・・駆動回路
要素、１７ａ、１７ｂ−外部接続端子、　１８ａ。１８ｂ・・・コレクタ・カソード接続電極、　１９・・
・帰還ダイオードチップ、　２０・・・カソード板、２
１ａ、２１ｂ−・・絶縁板、　２２ａ、２２ｂ・・・均
圧板、　２３ａ　、２３ｂ・・・ばね部材、　２４・・
・ベースリード、　２５ａ〜２５Ｃ・・・接着剤の層、
２６・・・管、　２７・・・蓋、　２８・・・グーリン
１〜ントランジスタチツプ。

Claims

【特許請求の範囲】１　電極板上に複数の回路構成要素を含む半導体素子板
をばね圧装置で圧接して接続する構造の半導体装置にお
いて、１つのばね圧装置で圧接される半導体素子板を複数にし
、前記複数の回路構成要素が分けられて該複数の半導体
素子板にそれぞれ配置されていることを特徴とする半導
体装置。２　１つのばね圧装置に圧接される半導体素子板が２枚
であって該半導体素子板の一方がダーリントントランジ
スタチップであり、他の半導体素子板が帰還ダイオード
チップであることを特徴とする特許請求の範囲第１項記
載の半導体装置。３　該ばね圧装置には均圧部材が含まれていることを特
徴とする特許請求の範囲第１項記載の半導体装置。